CN1770055A - 芯片上系统中用于控制动态电压的时钟系统 - Google Patents

Abstract

本发明是关于芯片上系统中用于控制动态电压的时钟系统，包括：拥有规定的频率并产生时钟的外置时钟发生器；用于输入上述外置时钟发生器产生的时钟并将其固定成一定的频率输出的锁相环；分配从上述锁相环中输出的时钟频率，将其制成具有规定频率的时钟后提供这一时钟的时钟分配器。本发明在不影响其它部分时钟频率的情况下能够控制各构成部分的时钟频率。

Description

芯片上系统中用于控制动态电压的时钟系统

(1)技术领域

本发明是涉及芯片上系统(以下简称“SOC”)中用于控制动态电压的时钟系统，尤其是指能在SOC中更为有效地控制平稳动态电压的一种芯片上系统中用于控制动态电压的时钟系统。

(2)背景技术

为提高中央处理器磁芯(Core)的性能，减少磁芯的电力消耗，最近采取了许多方法，其中常用的方法是：按中央处理器CPU性能调节时钟，并根据该时钟改变电压。

中央处理器磁芯和内存总线等的互补金属氧化物半导体(CMOS)元件所消耗的电力P通常用下列式子表示。

P＝1/2CV²F

在这里，C代表元件的总电容量，V代表操作电压，F代表操作频率。

为减少电力消耗，采取了许多降低操作电压的方法，并且也取得了许多的进展。但是，在降低操作电压方面，最大的障碍就是中央处理器的性能，如果降低操作电压，那么CMOS元件充电需要花费时间就变长，这样只会导致这些元件的操作速度降低。

在这种情况下，如果以必要的中央处理器性能所需的频率进行操作，并随之允许所需要的电压，那么所消耗的电力将分别与V²、F(频率)成正比。

但是，采取这种方法的难点在于：当改变频率时，不仅中央处理器记忆装置时钟，而且其它相关的周边机器时钟也随之一起改变。

图1是应用现有技术的时钟系统的方块图

上述实施例的时钟系统包括：外置时钟发生器101、多个锁相环102a、102b、多个时钟分配器103a、103b。

参照图1，由于现有的时钟结构在最高磁芯的时钟中使用，所以如果磁芯时钟发生变化的话，那么其它时钟也将一同发生变化，尤其是象USB那样必须精密地对准时钟频率的情况，这时必须使用另外的锁相环102a、102b。

这是因为当改变了主时钟时，无论怎么分配频率，也无法产生所要的时钟。

如上所述，现有时钟树形结构的问题是：如果中央处理器磁芯的时钟发生变化，那么其它有关的周边机器时钟也随之发生变化，从而很难轻而易举地控制时钟。

(3)发明内容

本发明的目的就是为解决上述问题，提供一种芯片上系统中用于控制动态电压的时钟系统，以使动态电压控制得更加平稳。

为了实现上述目的，本发明的芯片上系统中用于控制动态电压的时钟系统的构成如下：拥有规定的频率并产生时钟的外置时钟发生器；用于输入上述外置时钟发生器产生的时钟并将其固定成一定的频率输出的锁相环(PLL)；分配从上述锁相环中输出的时钟频率，将其制成具有规定频率的时钟后提供这一时钟的时钟分配器。

本发明的上述时钟分配器最好至少有一个以上与上述锁相环相连接。

本发明的效果：

综上所述，本发明的芯片上系统中用于控制动态电压的时钟系统有如下效果：在不影响其它部分时钟频率的情况下能够控制各构成部分的时钟频率。

为进一步说明本发明的上述目的、结构特点和效果，以下将结合附图对本发明进行详细的描述。

(4)附图说明

图1是应用现有技术的时钟系统的方块图；

图2是本发明实施例的时钟系统的方块图。

附图中主要部分的符号说明：

    101、201：外置时钟发生器

    102a、102b、202：锁相环

    103a、103b、203a～203d：时钟分配器

(5)具体实施方式

下面参照附图，对本发明的芯片上系统中用于控制动态电压的时钟系统的实施方式进行详细的说明。

图2是本发明实施例的时钟系统树形结构的方块图。

上述实施例的时钟系统树形结构包括外置时钟发生器201、锁相环202、多个时钟分配器203a～203d。

上述实施例简单地介绍了将产生的时钟分配给各构成要素的方法。

参照图2，计算机的所有零部件都对应特定的信号运行，这一特定的信号就指时钟。通常将一个信号产生之后至另一个信号产生之前的间隔定为一个单位，因为计算机的所有零部件都在一个时钟里进行一样的操作，所以如果时钟异常快的话，各零部件在一项工作完成之前会试图从事其它的工作。一般来说，上述时钟最好是在安装在主机板上的外置时钟发生器内201制作出来的。

上述时钟频率最好不是限定的，而是分配到各周边装置内的时钟频率的整数倍。

上述外置时钟发生器201产生的具有规定频率的时钟被输入到锁相环202，继而频率被固定。

即，上述外置时钟发生器201产生的时钟，不仅其频率不稳定，同时其相位也不符。为解决上述问题，锁相环202结合在上述外置时钟发生器201的输出端口，将上述外置时钟发生器201产生的时钟频率固定住，并准确地变成所要的频率源。

因操作者已熟知上述锁相环202的情况，故而本发明不对其进行详细说明。

时钟在上述锁相环202被固定为准确的频率后，在时钟分配器203a～203d中被分配为规定的频率，上述被分配的时钟能够提供给中央处理器、记忆装置、周边机器及USB。上述每个构成要素都拥有着各自的时钟分配器203a～203d。每个时钟分配器203a～203d接受从锁相环202输出的时钟并进行频率分配。

因此，即使上述中央处理器的时钟频率发生变动，其它部分的时钟分配器也不受丝毫的影响。

上述实施例配置有4个时钟分配器1～4，即，203a～203d，必要时还可以配置更多的时钟分配器。

上述USB或UART可要求特定的频率，如果某个部分要求特定的频率，就优先这一部分，并调整上述锁相环202。

本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围内，对以上所述实施例的变化、变型都将落在本发明权利要求书的范围内。

Claims (2)

1、一种芯片上系统中用于控制动态电压的时钟系统，其特征在于包括：

拥有规定的频率并产生时钟的外置时钟发生器；

用于输入所述的外置时钟发生器产生的时钟，并将其固定成一定的频率输出的锁相环；

分配从所述的锁相环中输出的时钟频率，将其制成具有规定频率的时钟后提供这一时钟的时钟分配器。

2、如权利要求1所述的芯片上系统中用于控制动态电压的时钟系统，其特征在于；

所述的时钟系统中的时钟分配器至少有一个以上与所述的锁相环相连接。

Images