CN1905061A - 磁存储器件 - Google Patents
磁存储器件 Download PDFInfo
- Publication number
- CN1905061A CN1905061A CNA2006101085322A CN200610108532A CN1905061A CN 1905061 A CN1905061 A CN 1905061A CN A2006101085322 A CNA2006101085322 A CN A2006101085322A CN 200610108532 A CN200610108532 A CN 200610108532A CN 1905061 A CN1905061 A CN 1905061A
- Authority
- CN
- China
- Prior art keywords
- voltage
- circuit
- line
- storage unit
- word line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明揭示一种能高速读出信息的磁存储器件。包括:二维排列的多个存储单元(1),使读出信息用的读出电流(Ib1、Ib2)从第1电源(电源电压Vcc)流到各存储单元(1)的多条读出位线(5)和多条读出字线(6),连接到读出位线(5)的一部分的、将低于电源电压Vcc的中间电压Vry施加在读出位线(5)的Y方向中间电压生成电路(25),以及连接到读出字线(6)的一部分的、将低于电源电压Vcc的中间电压Vrx施加在读出字线(6)的X方向中间电压生成电路(35)。
Description
技术领域
本发明涉及具备包含磁阻效应显现体的存储单元,可构成信息记录和读出的磁存储器件。
背景技术
作为这种磁存储器件,已知有揭示于本申请申请人已经提出的特开2004-119638号公报中的磁存储器件。该磁存储器件是磁随机存取存储器(下面也称作“MRAM:Magnetic Random Access Memory”),如图5所示,包括将多个存储单元1分别配置在字线方向(X方向)和位线方向(Y方向)上的存储单元群14,配置在X方向上的多条读出字线6,以2条线路构成1组配置在Y方向上多条读出位线5,构成矩阵作为整体。各存储单元1由一对存储元件1a、1b构成。各存储元件1a、1b由利用GMR(Giant Magneto-Resistive:巨大磁阻)或TMR(Tunneling Magneto-Resistive:隧道磁阻)构成的磁阻效应显现体2a、2b,分别串联于各磁阻效应显现体2a、2b的防逆流用的2个二极管Da、Db构成,配置在读出字线和读出位线的交叉部位。这时,配置在各交叉部位上的1个存储单元1中,一方的磁阻效应显现体2a,其一端通过二极管Da连接到读出位线5的一方线路5a,而另一端连接到读出位线6。另外,另一方的磁阻效应显现体2b,其一端通过二极管Db连接到与一方线路5a构成一组的另一方线路5b,而另一端连接到共同的读出位线6。另外,各存储单元1根据一对磁阻效应显现体2a、2b中一方阻值高于另一方阻值的状态与低于另一方阻值的状态中一种状态,存储一个信息(“0”或“1”的数字信息)。
另外,用来读出存储单元1所存储信息的读出电路23(图中示出读出电路23n、23n+1)分别连接到读出位线5的一端侧。这种情况下,读出电路23包括:分别连接到构成读出位线5的各线路5a、5b的一端的2个开关(图中作为一例用半导体开关的双极性晶体管Q1、Q2),通过这些双极性晶体管Q1、Q2,其一端侧分别连接到线路5a、5b,同时其另一端连接到电源Vcc的2个感知用电阻R1、R2,以及通过放大各感知电阻R1、R2发生的电压的差分,读出存储单元1所存储信息并输出的电路(例如差动放大电路)42。另一方面,各读出字线6的一端侧上分别设置恒流电路33(图中示出恒流电路33m、33m+1)。
该磁存储器件中读出存储于所要的一个存储单元1中的信息时,通过由Y方向地址译码电路22将规定的电压施加在连接到该读出电路23的位译码器线Y(例如位译码器线Yn),使该读出电路23的晶体管Q1、Q2转为导通状态,从而使连接到所要的存储单元1的读出位线5对应的读出电路23动作。而且,通过将规定电压施加在连接到恒流电路33的字译码器线(例如字译码器线Xm),使连接到所要存储单元1的读出字线6对应的恒流电路33动作。这种状态下,在连接所要的存储单元1的读出位线5的各线路5a、5b的一端侧上通过动作了的读出电路23的各感知用电阻R1、R2加上电源电压Vcc。另一方面,连接所要的存储单元1的读出字线6的一端侧,通过动作了的恒流电路33连接到接近于地电位的电压。这样一来,所要的存储单元1的一方的磁阻效应显现体2a上,通过感知电阻R1、晶体管Q1、二极管Da、磁阻效应显现体2a、读出字线6及恒流电路33的通路,流过电流Ib1,而所要的存储单元1的一方的磁阻效应显现体2b上,通过感知电阻R2、晶体管Q2、二极管Db、磁阻效应显现体2b、读出字线6及恒流电路33的通路,流过电流Ib2。
这时,电流Ib1、Ib2的各电流值,因其总和由恒流电路33控制为一定,所以根据一对磁阻效应显现体2a、2b中的一方阻值大于另一方的阻值与否,成为一方比另一方大的状态和一方比另一方小的状态中的一种状态。另外,与此相应,各感知用电阻R1、R2中发生的电压也变化。因而,读出电路23的差动放大电路42,通过放大各感知用电阻R1、R2中发生的各电压的差分,读出并输出所要的存储单元1所存储的信息。
[特许文献1]特开2004-119638号公报(第12、13、21、22页,第2图)
可是,发明者们经研究上述的以往的磁存储器件的结果后,发现存在如下那样应改善的课题。即,该磁存储器件中,由于读出位线5和读出字线6的各另一端侧为开路状态,故除连接到被进行信息读出的存储单元1的一条读出位线(1组线路)5和一条读出字线6之以外的其他读出位线5和读出字线6均为接近于浮置状态(未固定于特定电位的高阻抗状态)的状态。因此,关于读出字线6,在向实施从存储单元1的信息读出的选择状态(读出字线6的电压从阈值电压Vth至“低电平:接近于地电位的电平”之间的状态)转移而言,由动作了的恒流电路33急速地放电存在于读出字线6与地之间的寄生电容所蓄积的电荷,结果,如图6所示,虽短时间内完成,但当完成从存储单元1的读出之后向非选择状态(读出字线6的电压从阈值电压Vth至“高电平”之间的状态)转移之际,必须由电源Vcc通过存储单元1和读出电路23供给的电流充电上述的寄生电容,如图中的虚线所示,与转移到低电平时相比,需要极长的时间。因而,存在对下一个存储单元1的信息可能读出之前的时间也相应加长那样的课题。这里所谓“高电压电平”是指施加在位译码器线Y的电压V2减去双极晶体管Q1(Q2)的基射极间电压后的电压。
另一方面,各读出位线5经各存储单元的磁阻效应显现体2a、2b和二极管Da、Db连接到读出字线6上。因此,除了连接到处在动作状态的一个读出电路23的一条读出位线5(选择状态的读出位线5)之外的读出位线5(非选择状态的读出位线),经处在选择状态的一条读出字线6使降低(拉低)至地电位附近。结果,从读出电路23经各感知用电阻R1、R2施加电源电压Vcc时(转移到选择状态时),必须由电源电压Vcc供给的电流充电存在于读出位线5与地之间的寄生电容从地电位到上述的高电平,使读出位线5的电压上升。因此,使读出位线5的电压从电源电压Vcc的施加开始上升至可能流过存储单元1信息读出所必要的电流Ib1、Ib2的电压(高电平)为止的时间加长,结果,存在的课题是使从存储单元1的信息读出时间加长。
尤其为了根据存储容量的大容量化要求,在使连接到读出位线5和读出字线6的存储单元1的数目增大时,不能容忍磁存储器件的器件规模大型化的情况下,必须使各读出位线5和读出字线6更细,且使各读出位线5、5之间和各读出字线6、6之间更接近地排列,所以各读出位线5和各读出字线6的电阻值和寄生电容增大。因此,使读出字线6从选择状态恢复到非选择状态要求长的时间,或使读出位线5的电压从电源电压Vcc施加开始至达到可能流过读出存储单元1的信息读出所必要的电流Ib1、Ib2的电压为止读出位线5的电压上升的时间加长的上述各课题更加显著。
本发明为解决有关课题而作,其主要目的在于提供能高速读出信息的磁存储器件。
发明内容
为达到上述目的,本发明的磁存储器件,包括:二维配置的多个存储单元;将用于读出信息用的读出电流,从第1电源流过所述各存储单元的读出用线路;以及连接到该读出用线路的至少一部分上,并将低于所述第1电源的电源电压的中间电压施加在该读出用线路上的第2电源。
这时,所述读出用线路由并排设置的多条读出位线和使与该多条的读出位线分别交义地排列的多条读出字线所构成,所述各存储单元各自配置在所述读出位线与所述读出字线的交义部位或该交义部位的近旁,同时连接到该读出位线和该读出字线,所述第二电源将所述中间电压施加在所述多条读出位线和所述多条读出字线至少一方的各线上。
另外,所述第2电源通过由电阻和二极管构成的并联电路,连接到所述读出用线路。这时,并联电路中的电阻的值规定在大于等于500Ω小于等于10KΩ的范围内为好。
而且,将所述中间电压规定为比所述第1电源的电源电压要低大于等于半导体pn结的固有电位壁垒的电压。根据本发明的磁存储器件,通过由第2电源例如经电阻和二极管的至少一方,将比第1电源的电源电压更低的中间电压施施加在从第1电源流过读出各存储单元信息用的读出电流的读出用线路,例如对选择状态时降低到地电位附近的电压的读出用线路,在转移为比中间电压高出若干或大致相等的电压的非选择状态之际,能用来自第2电源的电流充电连接到读出用线路的寄生电容。因此,能将读出用线路从选择状态短时间地转移到非选择状态的结果,能缩短将连接到要读出下一个信息的存储单元的读出用线路转移到选择状态之前的时间。另一方面,使从非选择状态转移到选择状态之际,对有必要转移到更高的电压的某些读出用线路,在非选择状态中利用第2电源将其电压拉高到中间电压上,故只要使该电压从中间电压上升就可,因此能使读出用线路从非选择状态短时间地转移到选择状态。因此,采用该磁存储器件,则即使随着存储容量的大容量化,读出用线路的电阻值和寄生电容增大的情况下,也能高速地读出存储单元所存储的信息。
另外,本发明的磁存储器件中,使由并排设置的多条读出位线和与该多条读出位线分别交义并排设置的多条读出字线来构成读出用线路,且各存储单元配置在读出位线与读出字线的交义部位或交义部位近旁,同时连接读出位线和读出字线,这样的构成中,第2电源通过例如电阻和二极管的至少一方将中间电压施施加在多条读出位线和多条读出字线的至少一方的各线上。因此根据该磁存储器件,在要读出所要的存储单元的信息时,降低连接该存储单元的读出字线到接近地电位的电压,转移到选择状态的同时,电源电压施施加在连接该存储单元的读出位线使转移为选择状态的构成中,通过对全部的读出字线施加中间电压,能将仅连接不进行信息读出的存储单元的读出字线预先拉高到中间电压(预先转移到非选择状态)。另外,在使选择状态的读出字线转移到非选择状态之际,能由第2电源的电流急速充电连接读出字的寄生电容达到中间电压。另一方面,通过对全部读出电路施加中间电压,能够只将连接不进行信息读出的存储单元的读出位线拉高到成为非选择状态的电压范围内中间电压为止。因此,在使非选择状态的读出位线转移到选择状态之际,能从中间电压开始对连接到读出位线的寄生电容的充电。因而,即使在读出字线和读出位线的电阻和寄生电容大时,也能短时间地使读出字线转移到非选择状态,或短时间地使读出位线转移到选择状态,结果,能高速读出该存储单元存储的信息。
另外,本发明的磁存储器件中,通过第2电源经含有电阻和二极管的并联电路将中间电压施施加在读出用线路,即使读出用线路的电压与中间电压的电位差大时,也能通过二极管施加中间电压,因此能将非选择状态的读出用线路在极短时间中转移到中间电压。因而,能更高速地读出存储单元所存储的信息。
另外,本发明的磁存储器件中,通过将中间电压规定为比第1电源的电源电压要低大于等于半导体pn结的固有电位壁垒的电压,在施加该中间电压状况下,例如使用双极晶体或场效应晶体管等的半导体开关元件,能将读出用线路转移到选择状态和非选择状态的任意的一方。
附图说明
图1示出磁存储器件M(M1)的整体构成的框图。
图2示出有关磁存储器件M的信息读出电路构成的电路图。
图3示出有关磁存储器件M的信息读出电路构成的电路图。
图4示出有关磁存储器件M的信息读出电路构成的电路图。
图5示出有关磁存储器件M的信息读出电路构成的电路图。
图6为施加在读出字线6的电压的电压波形图。
标号说明
1,1A,1B 存储单元
2A、2B 磁阻效应显现体
5 读出位线
6 读出字线
25 Y方向中间电压生成电路
35 X方向中间电压生成电路
M,M1,M2 磁存储器件
Vrx,Vry 中间电压
具体实施方式
以下,参照附图说明本发明的磁存储器件的最佳形态。
首先,参照图1、2说明本发明的磁存储器件M的构成。
如图1所示,磁存储器件M包括地址缓冲器11、数据缓冲器12、控制逻辑部13、存储单元群14、Y方向驱动控制电路部21、以及X方向驱动控制电路部31。这时,Y方向驱动控制电路部21具有Y方向地址译码器电路22、读出电路群23、Y方向电流驱动电路群24及Y方向中间电压生成电路25。另一方面,X方向驱动控制电路部31具有X方向地址译码器电路32、恒流电路群33、X方向电流驱动电路群34、以及X方向中间电压生成电路35。该磁存储器件M,就存储单元群14、读出电路群23、Y方向电流驱动电路群24、Y方向中间电压生成电路25、恒流电路群33、X方向电流驱动电路群34及X方向中间电压生成电路35而言,只具备与数据(经数据缓冲器12输入的数据)的位数相同的数(本例中作为一例是8位),其构成使为,当将规定的数据存储到由通过地址缓冲器11输入的地址确定的规定的地址之际,将构成该规定数据的各位的信息(“0”或“1”)分别存储到各位对应的存储单元群14中的该规定的地址的1个存储单元1中。另外,磁存储器件M所含的各构成要素靠电源端PW与地端GND之间的直流电压源(本发明的第1电源)供给的电源电压Vcc来动作。
地址缓冲器11具有外部地址输入端A0~A20,从外部地址输入端A0~A20取入的地址信号(例如地址信号中的高位地址信号)经Y方向地址总线15输出到Y方向地址译码器电路22,同时,地址信号(例如地址信号中的低位地址信号)经X方向地址总线16输出到X方向地址译码器电路32。
数据缓冲器12包括外部数据端D0~D7、输入缓冲器12a及输出缓冲器12b。另外,数据缓冲器12经控制信号线13a连接到控制逻辑部13。这时,输入缓冲器12a经X方向写入用数据总线17连接到各X方向电流驱动器电路群34,同时,经Y方向写入用数据总线18连接到各Y方向电流驱动器电路群24,为将经外部数据端D0~D7输入的数据所含的各位的信息存储到8个存储单元群14中的各位信息对应的存储单元群14中,分别输出到各位对应的各X方向电流驱动电路群34和各Y方向电流驱动电路群24。另一方面,输出缓冲器12b经Y方向读出用数据总线19连接到读出电路群23。另外,输出缓冲器12b经Y方向读出用数据总线19输入读出电路群23读出的数据,同时将输入的数据输出到外部数据端D0~D7。又,输入缓冲器12a和输出缓冲器12b根据从控制逻辑部13经控制信号线13a输入的控制信号进行动作。
控制逻辑部13具备输入端CS和输入端OE,控制数据缓冲器12、读出电路群23、Y方向电流驱动器电路23及X方向电流驱动器电路群34的动作。具体说,控制逻辑部13根据经输入端CS输入的片选信号及经输入端OE输入的输出许可信号,决定使输入缓冲器12a和输出缓冲器12b中的一个激活与否,同时根据该决定生成使输入缓冲器12a和输出缓冲器12b动作用的控制信号,经控制信号线13a输出到数据缓冲器12。
各存储单元群14具有:由互相并排设置的一对线路构成的同时沿图1中的X方向并排设置的多条((j+1)条。j是大于1的整数)写入位线(未图示),使与写入位线的各线路分别交义(正交)并沿并排设置的多条((i+1)条。i是大于1的整数)写入字线(未图示),通过配置在写入位线和写入字线的各交义部位(或交义部位近旁)排列成二维形状(作为一例以(i+1)行(j+1)列的矩阵形排列)的多个(((i+1)×(j+1))个)存储单元(磁存储单元)1,以互相并排的一对线路5a、5b构成的同时分别并排于各写入位线的多条((j+1)条)的读出位线5(参看图2),及分别并排于各写入位线的多条((i+1)条)的读出字线6。这时,读出位线5和读出字线6分别构成本发明的读出用线路。
如图2所示,各存储单元1以一对存储元件1a、1b构成。各存储元件1a、1b具备利用GMR或TMR构成的磁阻效应显现体2a、2b及各自串联连接到各磁阻效应显现体2a、2b的2个单向性元件(作为一例是二极管Da、Db),根据因写入位线和写入字线供给的电流引起的合成磁场的方向,通过转移到磁阻效应显现体2a的阻值为比磁阻效应显现体2b的阻值小的状态和磁阻效应显现体2a的阻值为比磁阻效应显现体2b的阻值大的状态中的一种状态,来存储构成数据的各位的信息。这时,各二极管Da、Db的各自的阳极端共同连接到读出位线5的各线路5a、5b。另外,二极管Da的阴极端经一方的磁阻效应显现体2a连接到读出字线6,二极管Db的阴极端经另一方的磁阻效应显现体2b连接到同一读出字线6。另外,由于各二极管Da、Db只要能限制流过各磁阻效应显现体2a、2b的电流(后述的Ib1、Ib2:本发明的读出电流)的方向为从读出位线5向读出字线6的方向就行,故也可采用调换磁阻效应显现体2a和二极管Da的各位置,同时调换磁阻效应显现体2b和二极管Db的各位置,将各二极管Da、Db连接到读出字线6侧的构成。
Y方向驱动控制电路部21的Y方向地址译码器电路22,根据经Y方向地址总线15输入的地址信号,选择分别连接到读出电路群23所含的(j+1)个读出电路和Y方向电流驱动电路群24所含的(j+1)个Y方向电流驱动器电路的(j+1)条位译码器线Y0,…,Yn,…,Yj中的一个(位译码器线Yn。n是大于0小于j的数),同时使选择的位译码器线Yn的电压从V1上升到V2(将电压V2施加在位译码器线Yn)。本例中,作为一例规定电压V2为与电源电压Vcc相等的电压,规定电压V1为充分地低于电压V2的电压。
各读出电路(作为一例以读出电路23n为例进行说明)如图2所示,由电压施加电路41与差动放大电路42构成。这时,电压施加电路41配置在连接存储单元群14的第n列所含的(i+1)个存储单元1的读出位线的各线路5a、5b与电源电压Vcc的电源线之间。差动放大电路42通过检测电源电压Vcc被施加之际流过各线路5a、5b的各电流Ib1、Ib2的差分,可从存储单元1读出信息。具体说,电压施加电路41由下列构成:电源电压Vcc施加在其一端侧的2个电流电压变换用电阻(感知用电阻)R1、R2,对应的电阻R1、R2的各另一端分别接集电极,同时发射极分别接线路5a、5b中对应的一方的一端侧的2个开关元件(作为一例,为NPN型双极晶体管)Q1、Q2。此外,各电阻R1、R2的阻值是相同的,与后述的高阻抗状态的磁阻效应显现体2a、2b的低阻值相比,设定十分大的阻值(约大于等于2倍的阻值)。差动放大电路42检测各电流Ib1、Ib2的差分值,具体是检测因各电流Ib1、Ib2引起发生在各电阻R1、R2两端的电压(感知用电压)的电位差,并放大、输出之。如上构成的读出电路23n的电压施加电路41和差动放大电路42,因位译码器线Yn的电压在电压V1时各晶体管Q1、Q2转为截止状态,故停止各自的动作,使读出电路23n转为非动作状态。另一方面,电压施加电路41和差动放大电路42,因在位译码器线Yn的电压为电压V2时,各晶体管Q1、Q2转为导通状态,故使各自动作,使读出电路23n转为动作状态。读出电路23n的动作状态中,如上述各晶体管Q1、Q2成为导通的结果,读出位线5的各线路5a、5b上加上电压(V2-VBE)。另一方面读出电路在非动作状态时,各晶体管Q1、Q2成为截止的结果,读出位线5的各线路5a、5b转到接近浮置的状态。VBE是晶体管Q1、Q2的基极·射极间的正向电压(半导体pn结的固有电位壁垒)。
连接到Y方向电流驱动器电路群24所含的(j+1)个Y方向电流驱动器电路中被选的位译码器线Yn的Y方向电流驱动器电路,在通过位译码器线Yn加上上述规定的电压V2时动作,将写入电流供给连接的写入位线,在通过位译码器线Yn加上上述规定电压V1时停止动作,停止对连接的写入位线的写入电流的供给。
Y方向中间电压生成电路25如图2所示,由生成中间电压Vry的一个电压生成电路51,与并联连接的电阻52a和二极管52b构成的(j+1)个并联电路52构成。电压生成电路51具有作为本发明的第2电源的功能,经各并联电路52将中间电压Vry经常供给构成各读出位线5的一对线路5a、5b(例如各线路5a、5b的另一端侧)。设定该中间电压Vry为小于等于比电压(V2-VBE)低一些的电压(高电压侧)并大于等于比电压(V1-VBE)高一些的电压(低电压侧)的电压范围内的任一电压。这时,设定中间电压Vry为与电压(V1-VBE)相同的电压或高出一些为好。具体说,本例中规定中间电压Vry为等同于电压(V1-VBE)的电压。电阻52a的阻值规定为大于等于500Ω小于等于10KΩ的范围内。对该阻值来说,为减少各读出位线5间的相互影响,有必要设定大于某种程度的值,但考虑到必须强制规定存储单元读出中未使用的(非选择状态的)各读出位线5为中间电压Vry时,数百KΩ就过大了。因此规定在上述范围内为好。本例中,作为一例,电阻52a的阻值规定为5KΩ。
另一方面,X方向驱动控制电路部31的X方向地址译码器电路32,根据经X方向地址总线16输入的地址信号,选择分别连接到恒流电路群33所含的(i+1)个恒流电路和X方向电流驱动电路群34所含的(i+1)个X方向电流驱动器电路的(i+1)条字译码器线X0,…,Xm,…,Xi中的一个(字译码器线Xm。m是大于0小于i的数),同时将规定的电压施加在选择的字译码器线Xm。
恒流电路(作为一例,以连接到字译码器线Xm的恒流电路33m为例进行说明),如图2所示,包括:其集电极端连接到读出字线6的一端侧同时其发射极经电阻33a接地的晶体管33b,和串接于晶体管33b的基极端与地之间的、经字译码器线Xm加上规定电压时使基极电压维持一定的2个二极管33c、33c。该恒流电路33m在经字译码器Xm加上上述规定电压时动作,通过使连接的读出字线6的电压降低到接近地电位的电压V3,从而使开始对存储单元1的各磁阻效应显现体2a、2b的来自读出位线5的电流Ib1、Ib2的供给,同时使经各磁阻效应显现体2a、2b供给的电流Ib1、Ib2流入地端,而且控制流过读出字线6的电流的值(流过各磁阻效应显现体2a、2b的电流Ib1、Ib2的总和)为一定。实际上,除电流Ib1、Ib2之外,从Y方向中间电压生成电路25和X方向中间电压生成电路35供给的电流也经读出字线6和恒流电路33流入地端,但为容易理解本发明起见而加以忽略。另一方面,恒流电路33m在未经字译码器线Xm加上规定的电压时转到非动作状态,使读出字线6转到接近于浮置的状态。
连接到X方向电流驱动器电路群34所含的(i+1)个X方向电流驱动器电路中被选的字译码器线Xm的X方向电流驱动器电路,在通过字译码器线Xm加上上述规定的电压时动作,将写入电流供给连接的写入字线,在未通过字译码器线Xm加上规定电压时停止动作,停止对连接的写入字线的写入电流的供给。
X方向中间电压生成电路35如图2所示,由生成中间电压Vrx的一个电压生成电路61,与并联连接的电阻62a和二极管62b构成的(i+1)个并联电路62构成。电压生成电路61具有作为本发明的又一个第2电源的作用,经各并联电路62将中间电压Vrx经常供给读出字线6(作为一例为读出字线6的另一端侧)。该中间电压Vrx与中间电压Vry一样,设定为小于等于比电压(V2-VBE)低一些的电压(高电压侧)并大于等于比电压(V1-VBE)高一些的电压(低电压侧)的电压范围内的任一电压。另外,设定中间电压Vrx为比读出字线6从非选择状态转移到选择状态时的阈值电压Vth更高的电压。电阻62a的阻值根据与上述电阻52a同样的理由,规定为大于等于500Ω小于等于10KΩ的范围内。本例中,作为一例,电阻62a的阻值规定为2KΩ。
下面,说明磁存储器件M的信息读出动作。作为一例,说明从连接到读出电路23n的读出位线5与连接到恒流电路33m的读出字线6的交义部位的存储单元1的信息读出动作。又,假定通过Y方向电流驱动器电路群24和X方向电流驱动器电路群34分别动作,磁存储器件M中预先存储了信息。
首先,地址缓冲器11将经外部地址输入端A0~A20输入的地址信号,经X方向地址总线16和Y方向地址总线15输出到X方向地址译码器电路32和Y方向地址译码器电路22。这时,Y方向地址译码器电路22根据输入的地址信号,选择位译码器线Y0~Yj中的一个(作为一例位译码器Yn)。同样,X方向地址译码器电路32根据输入的地址信号,选择字译码器线X0~Xi中的一个(作为一例字译码器Xm)。另一方面,数据缓冲器12中,根据控制信号线13a输出的控制信号,使输出缓冲器12b转到动作状态,并使输入缓冲器12a转到非动作状态。
这时,由位译码器线Yn选择的各存储单元群14的各读出电路23n中,位译码器线Yn的电压从V1上升到V2,这样一来,电压施加电路41和差动放大电路42转为动作状态。动作了的电压施加电路41如图2所示,开始对连接到存储单元群14的第n列所含的(i+1)个存储单元1的读出位线5的各线路5a、5b的电源电压的施加。这时,全部读出位线5在非选择状态时由Y方向中间电压生成电路25预先拉高到中间电压Vry。因此,读出电路23n只要使各线路5a、5b的电压从中间电压Vry上升到电压(V2-VBE)就可,故即使读出位线5(线路5a、5b)的阻值和寄生电容大时,也能在转移到动作状态后的短时间内急速地充电该寄生电容,使读出位线5的电位上升到电压(V2-VBE)(使读出位线5转到选择状态)。另外,对因Y方向中间电压生成电路25产生的各线路5a、5b的电压的中间电压Vry的拉高,在读出位线5的电压与中间电压Vry的电位差大时,主要通过二极管52b来实施,故各线路5a、5b的电压短时间内拉高到中间电压Vry。
另外,由位译码器线Xm选择的各存储单元群14的各恒流电路33m中,通过经字译码器线Xm施加在规定的电压,转到动作状态。这样一来,连接到已转移到动作状态的各恒流电路33m的读出字线6,被立即拉低到地电位附近(转到选择状态)。这时,中间电压Vrx通过X方向中间电压生成电路35经常被施加在全部读出字线6上,因此非选择状态的全部读出字线6的电压预先被拉高到中间电压Vrx。另外,对因X方向中间电压生成电路35产生的读出字线6的电压的中间电压Vrx的拉高,在读出字线6的电压与中间电压Vrx的电位差大时,主要通过二极管62b来实施,故读出字线6的电压如图6中实线所示,短时间内拉高到中间电压Vrx。因而,读出字线6以短时间从选择状态转到非选择状态。
这样一来,如图2所示那样,与所要的存储单元1的各磁阻效应显现体2a、2b的阻值成反比例的电流值的各电流Ib1、Ib2,经电源电压Vcc、读出电路23n、读出位线5(线路5a、5b)、存储单元1、读出字线6及恒流电路33m,流入地端。这时,各电流Ib1、Ib2的合计值由恒流电路33m控制为一定值。因此在磁阻效应显现体2a、2b中的磁阻效应显现体2a的阻值为高于磁阻效应显现体2b的高阻抗状态时,电流Ib2的电流值总是大于电流Ib1的电流值。反之,在磁阻效应显现体2a的阻值为低于磁阻效应显现体2b的低阻抗状态时,电流Ib2的电流值总是小于电流Ib1的电流值。
各读出电路23n的差动放大电路42根据各电流Ib1、Ib2检测各电阻R1、R2的两端发生的各电压的电压差(各电流Ib1、Ib2的电流值的差分),从而取得存储单元1所存储的信息(2值信息),输出到Y方向读出用数据总线19。接着,输出缓冲器12将经Y方向读出用数据总线19输入的数据输出到外部数据端D0~D7。根据上述,完成存储单元1所存储数据的读出。
其次,从配置在连接到读出电路23n+1的读出位线5与连接到恒流电路33m+1的读出字线6的交义部位的存储单元1读出信息时,Y方向地址译码器电路22根据输入的地址信号,选择位译码器线Yn+1取代位译码器线Yn,而X方向地址译码器电路32根据输入的地址信号,选择字译码器线Xm+1取代字译码器线Xm。这时,连接到读出电路23n的读出位线5,由于该读出电路23n所含的晶体管Q1、Q2截止的结果,从读出电路23n断开。这时,连接到读出电路23n的读出位线5的电压被拉低到由接于恒流电路33m+1的读出字线6(已转到选择状态的读出字线6)的电压(接近地电位的电压)与中间电压Vxy所决定的电压(转到非选择状态)。另一方面,连接到读出电路23n+1的读出位线5,其电压被读出电路23n+1从中间电压Vry拉高到(V2-VBE)(转到选择状态)。
连接到恒流电路33m的读出字线6,由于该恒流电路33m转到非动作状态的结果,从接近地电位的电压断开,其电压由X方向中间电压生成电路35拉升到中间电压Vrx。这时,X方向中间电压生成电路35中,电压生成电路61经并联电路62的二极管62b将中间电压Vrx供给读出字线6,故读出字线6的电压在短时间内拉升到中间电压Vrx(转到非选择状态)。另一方面,连接到恒流电路33m+1的读出字线6由恒流电路33m+1急速地拉低到接近地电位的电压(转到选择状态)。这样一来,电流Ib1、Ib2从接于读出电路23n+1的读出位线5经所要的存储单元1流到接于恒流电路33m+1的读出字线6,因此,与从配置在接于上述读出电路23n的读出位线5和接于恒流电路33m的读出字线6的交义部位的存储单元1的信息读出动作相同地,读出电路23n+1中实施所要的存储单元1所存储的数据读出。
这样,在该磁存储器件M中,通过从Y方向中间电压生成电路25将中间电压Vry经常施加在各读出位线5,能将非选择状态的全部读出位线5的电压预先拉升到中间电压Vry。因此,位译码器线Y选择的读出电路23即使在读出位线5的阻值和寄生电容大时,也因只要将已经充电到中间电压Vry的寄生电容的电压上升到电压(V2-VBE)就可,故能在转到动作状态后的短时间内,将读出位线5的电压拉升到(V2-VBE),转移到选择状态。另外,该磁存储器件M中,通过经X方向中间电压生成电路35将中间电压Vrx经常施加在各读出字线6,能将非选择状态的全部读出字线6的电压预先拉升到中间电压Vrx。而且,该磁存储器件M中,通过X方向中间电压生成电路35将接于刚实施过信息读出的存储单元1的读出字线6(处于选择状态的读出字线6)的电压,能在短时间内从地电位附近的电压拉升到中间电压Vrx,转移到非选择状态。从而,根据该磁存储器件M,能由位译码器线Y选择读出电路23,并由字译码器线X选择恒流电路33,之后立即将电流Ib1、Ib2供给接于所选择的读出电路23的读出位线5和接于所选择的恒流电路33的读出字线6的所要的存储单元1,其结果,能高速读出该存储单元1存储的信息。
另外,电压生成电路51通过由电阻52a和二极管52b构成的各并联电路52对各读出位线5施加中间电压Vry,电压生成电路61通过由电阻62a和二极管62b构成的各并联电路62对各读出字线6施加中间电压Vrx,这样,即使中间电压Vry与各读出位线5的电压之差,和中间电压Vrx与各读出字线6的电压之差是大的时候,也能经二极管52b、62b施加电压,因此能使非选择状态的各读出位线5和各读出字线6的各电压在极短时间内转为中间电压Vry、Vrx。从而能更高速地读出存储单元1所存储的信息。
再者,本发明不限于上述的构成。例如虽然Y方向中间电压生成电路25和X方向中间电压生成电路35对读出位线5和读出字线6双方施加中间电压Vry和中间电压Vrx,但也可只采用读出位线5和读出字线6中的任一方施加中间电压的构成。另外,虽然说明了用一对磁阻效应显现体2a、2b构成存储单元1的例子,但如图1所示,对用一个磁阻效应显现体2a构成存储单元1A的磁存储器件M1当然也能应用本发明。该磁存储器件M1,在以上述的磁存储器件M的构成为基础,相同构成的电路被配置2个系统来构成的读出电路系统中,如图3所示,通过将相同构成的电路构成1个系统,且使用具有放大电路42A代替差动放大电路42的读出电路23A(图中作为一例示出读出电路23An,23An+1)来实现。又,该磁存储器件M1中,除了上述的构成和存储单元群14A的各存储单元1A用1位存储1个信息的构成以外,基本的构成和动作与磁存储器件M相同,所以对相同的构成附注相同的标号,并省略其说明。该磁存储器件M1中,电压生成电路51也通过由电阻52a和二极管52b构成的各并联电路52对各读出位线5施加中间电压Vry,电压生成电路61也通过由电阻62a和二极管62b构成的各并联电路62对各读出字线6施加中间电压Vrx,所以能收到与上述的磁存储器件M的效果同样的效果。
另外,在上述的磁存储器件M、M1中,使用双极晶体管(作为一例是NPN型)作为开关,如图4所示,本发明也适用于使用场效应晶体管的磁存储器件M2。对磁存储器件M2只说明其特征的构成。又,对与磁存储器件M、M1相同的构成,附注相同的标号,并省略其说明。磁存储器件M2中,各存储单元1B由1个磁阻效应显现体2a和1个N型沟道场效应晶体管Q3构成。这时,场效应晶体管Q3的栅极端接读出字线6,漏极端接作为读出用线路的读出位线5,源极端通过磁阻效应显现体2a接地。各读出位线5的一端侧分别连接场效应晶体管Q4的源极。各场效应晶体管Q4通过将位译码器线Y连接到栅极,使在由Y方向地址译码器电路22选择时转到导通状态。另外,各场效应晶体管Q4的漏极端连接恒流电路71和放大电路42A。另外,当设各场效应晶体管Q4转为导通状态时的栅·源间电压为VGS,又设使各场效应晶体管Q4转为导通状态时的位译码器线Y的电压为V2,使各场效应晶体管Q4转为截止状态时的位译码器线Y的电压为V1时,电压生成电路51中生成的中间电压Vry被设定为小于等于比电压(V2-VGS)更低一些的电压(高电压侧)且大于等于比电压(V1-VGS)更高一些的电压(低电压侧)的电压范围内的任意的电压。这时,设定中间电压Vry为与电压(V1-VGS)相同或高出一些较好。具体说,本例中规定中间电压Vry为与电压(V1-VGS)相同的电压。
在磁存储器件M2中,例如在由Y方向地址译码器电路22选择位译码器线Yn时,利用施施加在位译码器线Yn的规定电压,场效应晶体管Q4转为导通状态。另外,在由X方向地址译码器电路32选择字译码器线Xm时,利用施施加在字译码器线Xm的规定电压,连接到字译码器线Xm的全部存储单元1B的场效应晶体管Q3转为导通状态。这样一来,恒流电源71中生成的电流Ib流经导通状态的场效应晶体管Q4、配置在位译码器线Yn与字译码器线Xm的交义部位的存储单元1B的场效应晶体管Q3(导通状态)及磁阻效应显现体2a到地端。这时,放大电路42A输入由电流Ib与磁阻效应显现体2a的阻值决定的电压,并放大该电压,输出到Y方向读出用数据总线19。这样,配置在位译码器线Yn与字译码器线Xm的交义部位的存储单元1B的信息被读出。
在磁存储器件M2中,因也能在对应的场效应晶体管Q4截止状态时(非选择状态时)由电压生成电路51对成为接近浮置状态的各读出位线5经常施加中间电压Vry,所以能将处于非选择状态的全部读出位线5的电压预先拉高到中间电压Vry。因此,由位译码器线Y选择的场效应晶体管Q4,即使在读出位线5的阻值和寄生电容大时,也能从中间电压Vry开始对寄生电容的充电,结果,能在转到选择状态后的短时间内完成对寄生电容的充电。因而,能快速地转移到使来自恒流电源71的电流Ib通过选择的存储单元1B的磁阻效应显现体2a流到地端的状态,所以能充分缩短存储单元1B的信息的读出时间。
虽然已经说明了通过用电阻52a(62a)与二极管52b(62b)构成的并联电路52(62)施加中间电压Vry(Vrx)的较好的实施例,但也可采用只通过电阻52a(62a)与二极管52b(62b)中任一方施加中间电压Vry(Vrx)的构成。
Claims (5)
1.一种磁存储器件,其特征在于,包括
二维配置的多个存储单元;
将用于读出信息用的读出电流,从第1电源流过所述各存储单元的读出用线路;以及
连接到该读出用线路的至少一部分上,并将低于所述第1电源的电源电压的中间电压施加在读出用线路上的第2电源。
2.如权利要求1所述的磁存储器件,其特征在于,
所述读出用线路由并排设置的多条读出位线和使与该多条读出位线分别交义地并排设置的多条读出字线构成,
所述各存储单元各自配置在所述读出位线与所述读出字线的交义部位或该交义部位近旁,同时连接到该读出位线和该读出字线,
所述第2电源将所述中间电压施加在所述多条读出位线和所述多条读出字线的至少一方的各线上。
3.如权利要求1所述的磁存储器件,其特征在于,
所述第2电源经含有电阻和二极管的并联电路连接到所述读出用线路。
4.如权利要求2所述的磁存储器件,其特征在于,
所述第2电源经含有电阻和二极管的并联电路,连接到所述读出用线路。
5.如权利要求1至4中任一项所述的磁存储器件,其特征在于,
将所述中间电压规定为比所述第1电源的电源电压要低大于等于半导体pn结的固有电位壁垒的电压。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005214151A JP4779487B2 (ja) | 2005-07-25 | 2005-07-25 | 磁気メモリデバイス |
JP2005214151 | 2005-07-25 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1905061A true CN1905061A (zh) | 2007-01-31 |
Family
ID=37081636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2006101085322A Pending CN1905061A (zh) | 2005-07-25 | 2006-07-24 | 磁存储器件 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7349244B2 (zh) |
EP (1) | EP1750274B1 (zh) |
JP (1) | JP4779487B2 (zh) |
CN (1) | CN1905061A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104332171A (zh) * | 2014-10-11 | 2015-02-04 | 上海新储集成电路有限公司 | 基于二极管选择的存储器的快速读取方法 |
CN113707804A (zh) * | 2021-08-27 | 2021-11-26 | 致真存储(北京)科技有限公司 | 一种自旋轨道矩磁存储器及其制备方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4517842B2 (ja) * | 2004-12-08 | 2010-08-04 | Tdk株式会社 | 磁気メモリデバイス |
US10170180B2 (en) * | 2015-04-30 | 2019-01-01 | Hewlett-Packard Development Company, L.P. | Memory including bi-polar memristor |
KR102431206B1 (ko) * | 2015-12-23 | 2022-08-11 | 에스케이하이닉스 주식회사 | 전자 장치 |
JP2020155168A (ja) * | 2019-03-19 | 2020-09-24 | キオクシア株式会社 | 半導体記憶装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US693091A (en) * | 1901-11-19 | 1902-02-11 | Crompton & Knowles Loom Works | Loom for making straw matting. |
JPH05160484A (ja) * | 1991-12-03 | 1993-06-25 | Mitsubishi Electric Corp | パルスレーザ用パルス発生装置 |
JP2845212B2 (ja) * | 1996-08-29 | 1999-01-13 | 日本電気株式会社 | 半導体記憶装置 |
JP3920565B2 (ja) | 2000-12-26 | 2007-05-30 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
US6445612B1 (en) | 2001-08-27 | 2002-09-03 | Motorola, Inc. | MRAM with midpoint generator reference and method for readout |
JP2003208784A (ja) * | 2002-01-10 | 2003-07-25 | Nec Corp | 不揮発性磁気記憶装置 |
JP4404182B2 (ja) * | 2002-09-25 | 2010-01-27 | Tdk株式会社 | 磁気メモリデバイスおよびその読出方法 |
JP4419408B2 (ja) | 2003-03-14 | 2010-02-24 | Tdk株式会社 | 磁気抵抗効果素子および磁気メモリデバイス |
JP2006294155A (ja) | 2005-04-13 | 2006-10-26 | Tdk Corp | 磁気メモリデバイス |
-
2005
- 2005-07-25 JP JP2005214151A patent/JP4779487B2/ja active Active
-
2006
- 2006-07-24 US US11/459,479 patent/US7349244B2/en active Active
- 2006-07-24 CN CNA2006101085322A patent/CN1905061A/zh active Pending
- 2006-07-25 EP EP06015498A patent/EP1750274B1/en active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104332171A (zh) * | 2014-10-11 | 2015-02-04 | 上海新储集成电路有限公司 | 基于二极管选择的存储器的快速读取方法 |
CN104332171B (zh) * | 2014-10-11 | 2017-03-08 | 上海新储集成电路有限公司 | 基于二极管选择的存储器的快速读取方法 |
CN113707804A (zh) * | 2021-08-27 | 2021-11-26 | 致真存储(北京)科技有限公司 | 一种自旋轨道矩磁存储器及其制备方法 |
CN113707804B (zh) * | 2021-08-27 | 2023-12-15 | 致真存储(北京)科技有限公司 | 一种自旋轨道矩磁存储器及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1750274A1 (en) | 2007-02-07 |
US7349244B2 (en) | 2008-03-25 |
JP4779487B2 (ja) | 2011-09-28 |
JP2007035122A (ja) | 2007-02-08 |
US20070019464A1 (en) | 2007-01-25 |
EP1750274B1 (en) | 2012-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102067231B (zh) | 用于具有缩小的位单元尺寸的自旋转移力矩磁阻式随机存取存储器的写入操作 | |
US8780618B2 (en) | Writing circuit for a magnetoresistive memory cell | |
CN1319846A (zh) | 包括差分检测放大器的mram设备 | |
CN1905061A (zh) | 磁存储器件 | |
CN1162863C (zh) | 具有单元电阻及对单元电阻估值的装置的磁电阻存储器 | |
JP2004005965A (ja) | 小面積の磁気メモリデバイス | |
CN1455414A (zh) | 带交叉耦合闩锁读出放大器的电阻交叉点存储单元阵列 | |
CN1777956A (zh) | 同时从/向不同的存储单元的读取/写入 | |
US7719882B2 (en) | Advanced MRAM design | |
CN1147166A (zh) | 用于半导体存贮器件的传感放大器 | |
US9305607B2 (en) | Logical memory architecture, in particular for MRAM, PCRAM, or RRAM | |
CN104882157A (zh) | 一种磁随机存储系统及其读取操作方法 | |
US7535754B2 (en) | Integrated circuit memory devices with MRAM voltage divider strings therein | |
US20040160251A1 (en) | High density magnetic RAM and array architecture using a one transistor, one diode, and one MTJ cell | |
US9934834B2 (en) | Magnetoresistive memory device | |
US7539045B2 (en) | Method and device for improved magnetic field generation during a write operation of a magnetoresistive memory device | |
EP2887354A1 (en) | Nano-electro-mechanical based memory | |
CN1229807C (zh) | 具有短读出时间的存储设备 | |
US7352615B2 (en) | Magnetic memory device | |
US20200168263A1 (en) | Semiconductor memory device | |
CN1335625A (zh) | 存储单元具有磁阻存储效应的集成存储器 | |
CN1497603A (zh) | 磁性随机存取存储器及其数据写入方法 | |
US7269060B2 (en) | Magnetic random access memory | |
JP2003016774A (ja) | 記憶回路ブロック及びデータの書込方法 | |
JP4792093B2 (ja) | スイッチングボックス回路、スイッチングブロック回路、およびfpga回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |