CN1899951A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1899951A
CN1899951A CNA2006101285013A CN200610128501A CN1899951A CN 1899951 A CN1899951 A CN 1899951A CN A2006101285013 A CNA2006101285013 A CN A2006101285013A CN 200610128501 A CN200610128501 A CN 200610128501A CN 1899951 A CN1899951 A CN 1899951A
Authority
CN
China
Prior art keywords
layer
semiconductor devices
silicon
structure sheaf
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101285013A
Other languages
English (en)
Other versions
CN1899951B (zh
Inventor
泉小波
山口真弓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1899951A publication Critical patent/CN1899951A/zh
Application granted granted Critical
Publication of CN1899951B publication Critical patent/CN1899951B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0728—Pre-CMOS, i.e. forming the micromechanical structure before the CMOS circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一直以来在一个衬底上制造一种配置具有空间的微结构、用于控制该微结构的电路以及其他结构的半导体器件是困难的。本发明通过用这样的方式能够在半导体器件中提供微结构和用于控制该微结构的电路：在低温下形成和处理通过利用金属元件的激光结晶或热结晶获得的具有多晶硅的结构层。作为上述电子电路，有用于与天线进行无线通信的无线通信电路。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种在一个衬底上方具有微结构和半导体集成电路且与外部无线通信的半导体器件。此外，本发明涉及一种制造半导体器件的方法。
背景技术
近年来，对称为MEMS的微机械系统的研究已取得了进展。MEMS代表微电子机器系统，并且有时简单地称为微机械。微机械通常指其中通过利用半导体微处理技术所集成了“具有三维结构的可移动微结构”和“具有半导体元件的电子电路”的微器件。与半导体元件不同，微结构具有可移动部分和三维结构。另外，微结构可以具有开关、可变电容器、激励器等的功能。
由于微机械可以通过电子电路控制自身的微结构，所以认为微机械不是象利用计算机的常规器件的中央处理控制类型，而是认为微机械可以构造分布自治系统，该分布自治系统通过利用电子电路处理由传感器获得的信息，经由激励器等完成一系列操作。关于这种微机械已进行了许多研究(参见参考文献1：日本专利公开No.2004-1201)。
其间，随着无线通信技术的发展，对能够通过无线通信发送和接收信息的紧凑设备也向前发展了。这种设备包括用于在电子电路中存储信息的无线芯片、用于读取和写入存储在无线芯片中信息的读出器/记录器、以及用来处理读出信息和控制读出器/记录器的系统。无线芯片也称为RFID标签、IC标签、无线标签或各种其它名称。无线芯片基本上是非电池型的，并且能通过来自读出器/记录器的电磁波获得驱动电能，并与读出器/记录器进行无线通信。近年来，关于无线芯片和利用无线芯片的识别信息控制技术已进行了许多研究。
通过相同的工艺难以制造形成上述微机械的微结构和半导体元件。这是因为微结构的制造需要蚀刻牺牲层的工艺等，这与制造半导体元件的工艺不同。
另外，半导体元件一般具有保护膜和在其上方的布线，在这种情况下，如何密封微结构是非常重要的。
以这种方式，由于需要不同的工艺，所以存在可能破坏微结构或半导体元件以致使微机械不能工作的危险。因此，这种微机械目前是通过以不同的步骤制造微结构和半导体元件来实现的。
发明内容
因此，本发明的目的是提供在一个绝缘衬底上方具有微结构和半导体元件的微机械(在下文中称为半导体器件)。
另外，本发明的目的是提供一种半导体器件，其中在一个衬底上方形成有微结构、用来控制微结构的半导体集成电路和用来进行无线通信的无线通信电路，该半导体器件能够通过无线通信从外部获得驱动电能，经由无线通信发送和接收信息。
另外，本发明的目的是提供一种制造半导体器件的方法。
考虑到上面的目的，本发明的半导体器件包括集成地形成在绝缘表面上方的微结构和电子电路，其中电子电路能利用天线通过无线通信接收电能和信号。微结构具有利用金属元素通过激光结晶或热结晶获得的多晶硅的结构层。这种多晶硅也能应用到形成电子电路的半导体元件。绝缘表面指玻璃衬底、塑料衬底或其上方形成了具有绝缘特性的保护膜的导电衬底或半导体衬底的表面。结构层具有用于形成微结构的三维结构，且在结构层和提供在结构层的上方或下方的层之间设有空间。这样的空间允许微结构具有可移动部分。
本发明具体地具有下面的装置。
本发明的半导体器件具有在绝缘表面上方的天线、微结构和电子电路，其中天线和微结构分别连接到电路，其中微结构具有利用金属元素通过激光结晶或热结晶获得的多晶硅的结构层，且其中微结构具有在绝缘表面和结构层之间的空间。
本发明的半导体器件包括在绝缘表面上方的天线、微结构和电子电路，其中天线和微结构分别连接到电路，其中微结构具有下层和具有导电特性的结构层，其中下层和结构层中的一层具有利用金属元素通过激光结晶或热结晶获得的多晶硅，且其中微结构具有在下层和结构层之间的空间。
本发明的结构层是利用选自Ni(镍)、Fe(铁)、Ru(钌)、Rh(铑)、Pd(钯)、Os(锇)、Ir(铱)、Pt(铂)、Cu(铜)和Au(金)中的一种或多种金属元素通过激光结晶或热结晶获得的。当利用这种金属元素进行结晶时，可以降低结晶步骤的温度；因此，可以使用具有低变形点的衬底例如玻璃衬底。
结构层可以具有包括利用金属元素通过激光结晶或热结晶获得的多晶硅的单层结构或包括多晶硅的多层结构。例如，结构层可具有包括多晶硅和选自非晶硅和硅化物的一种或多种的多层结构。在多层结构中，可提供多层多晶硅、多层单晶硅和多层硅化物。作为硅化物，可以采用包括用来使硅结晶的金属元素的硅化物和包括与用来结晶的金属元素不同的金属元素的硅化物。
可选择性地提供具有多晶硅的区域的结构层。例如，结构层可以包括具有多晶硅的区域和包括选自单晶硅和硅化物中一种或多种的区域。
在本发明的半导体器件中，电子电路具有无线通信电路和处理电路，其中天线连接到无线通信电路，微结构连接到处理电路。
另外，电路可具有半导体元件和微结构，其中天线连接到电路。
电路还包括电源电路、时钟产生电路、解调电路、调制电路、信息判断电路、存储器、存储控制电路、算术电路和微晶控制电路。
本发明的半导体器件可以具有面向绝缘表面的衬底(该衬底称为对置衬底(counter substrate))。另外，该对置衬底可以具有保护层。保护层可以提供在面向没有提供微结构的区域的部分中。
可以将本发明的半导体器件中的天线提供给对置衬底。天线可以连接到电路。
另外，通过全部或部分地蚀刻掉具有金属元素、金属元素化合物、硅、氧化硅、氮化硅或氧氮化硅的牺牲层，微结构可以具有空间。这样的空间可认为与结构层接触。换句话说，牺牲层指要被蚀刻掉的层。然后，利用在形成其形成了微结构的多层结构之后、通过蚀刻掉牺牲层而形成的空间，可以操作微结构的可移动部分。另外，在利用导电材料例如金属元素或金属元素化合物用于牺牲层的情况下，牺牲层的一部分可以用作导电层。
例如，本发明的微结构具有在结构层和绝缘表面之间的空间(称为第一空间)。
另外，微结构具有在结构层和绝缘层之间的第一空间、以及在结构层和提供在结构层上方的层之间的空间(称为第二空间)。
微结构具有在绝缘表面上方的具有导电特性的下层、以及在结构层和下层之间的空间(称为第三空间)。
微结构具有在绝缘表面上方的具有导电特性的下层、在结构层和下层之间的第三空间、以及在结构层和提供在结构层上方的层之间的第二空间。
在本发明的微结构中的下层可以用导电材料例如金属元素、金属元素化合物、硅化物或具有杂质的硅形成，并且用作下电极。下电极可以施加电压等来控制可移动结构层。
结构层优选被加工为即图案化为具有从上方看时其角部是圆形的形状。另外，优选形成结构层以使其截面具有锥角。
本发明的半导体器件的制造方法包括如下步骤：在绝缘表面上方的第一区域内形成第一牺牲层；在第二区域中和第一区域中的第一牺牲层的上方形成具有硅的层；利用金属元素通过激光结晶或热结晶来结晶具有硅的层；通过图案化具有硅的结晶层，在第一区域中形成结构层并在第二区域中形成半导体层；在结构层和半导体层的上方形成第一绝缘层；在第一绝缘层的上方形成第一导电层；通过图案化第一导电层在第二区域中形成栅电极；以及通过蚀刻掉第一牺牲层在绝缘表面和结构层之间形成第一空间。第一区域是要形成微结构的区域，第二区域是要形成半导体元件的区域。
本发明的半导体器件的制造方法包括如下步骤：在绝缘表面上方的第一区域中形成第一牺牲层；在第一牺牲层的上方形成具有硅的层；利用金属元素通过激光结晶或热结晶来结晶具有硅的层；通过图案化具有硅的结晶层，在第一区域中形成结构层并在第二区域中形成半导体层；在结构层和半导体层的上方形成第一绝缘层；在第一绝缘层的上方形成第一导电层；通过图案化第一导电层，在第一区域中形成第二牺牲层并在第二区域中形成栅电极；在第二牺牲层和栅电极的上方形成第二绝缘层；在第二绝缘层中形成第一接触孔；在第二绝缘层的上方形成第二导电层；通过图案化第二导电层，形成连接第一区域和第二区域的布线；在第二绝缘层中形成第二接触孔，以部分地暴露出第一牺牲层和第二牺牲层；以及通过将蚀刻剂引入第二接触孔并且蚀刻掉第一牺牲层和第二牺牲层，形成在绝缘表面和结构层之间的第一空间、和在结构层和第二绝缘层之间的第二空间。
在上述制造半导体器件的方法中，可以在绝缘表面的上方形成用作下层的第一导电层，在第一导电层的上方形成第一牺牲层。
另外，本发明的半导体器件的制造方法包括如下步骤：在绝缘表面的上方形成具有硅的层；利用金属元素通过激光结晶或热结晶来结晶具有硅的层；通过图案化具有硅的结晶层，在第一区域中形成下层并在第二区域中形成半导体层；在下层的上方形成第三牺牲层；在下层和半导体层的上方形成第一绝缘层；在第三牺牲层的上方形成第一导电层；通过图案化第一导电层，在第一区域中形成结构层并在第二区中形成栅电极；以及通过蚀刻掉第三牺牲层在下层和结构层之间形成第三空间。
本发明的半导体器件的制造方法包括如下步骤：在绝缘表面的上方形成具有硅的层；利用金属元素通过激光结晶或热结晶来结晶具有硅的层；通过图案化具有硅的结晶层，在第一区域中形成下层和在第二区域中形成半导体层；在下层和半导体层的上方形成第一绝缘层；在第一绝缘层上方的第一区域中形成第三牺牲层；在第一绝缘层和第三牺牲层的上方层叠第三导电层和第四导电层；通过图案化第五导电层和第六导电层，在第一区域中形成结构层和第四牺牲层、以及在第二区域中形成栅电极；在第四牺牲层和栅电极的上方形成第二绝缘层；在第二绝缘层中形成第一接触孔；在第二绝缘层的上方形成第二导电层；通过图案化第二导电层形成连接第一区域和第二区域的布线；在第二绝缘层中形成第二接触孔，以部分地露出第三牺牲层和第四牺牲层；以及通过蚀刻掉第三牺牲层和第四牺牲层形成与结构层接触的第二空间和第三空间。
在制造本发明的半导体器件的方法中，可以在面对没有提供微结构的区域的对置衬底上方的部分中形成保护层，并且可以粘贴绝缘表面和对置衬底以使其彼此相对。
制造本发明的半导体器件的上述方法可进一步包括如下步骤：在对置衬底的上方形成用作天线的第五导电层；在面对没有提供结构层的区域的部分中的第五导电层的上方形成保护层；在保护层中形成第三接触孔；图案化第六导电层以便填充第三接触孔；以及使绝缘表面和对置衬底彼此相对以便电连接布线层和第六导电层。
在制造本发明的半导体器件的方法中，可以通过层叠选自多晶硅、非晶硅和硅化物的一种或多种形成具有硅的层。可以通过将金属元素加在非晶硅上并且用激光照射加入了金属元素的区域来结晶具有硅的层。可以整个或有选择地加入金属元素。
作为金属元素，可以使用选自Ni、Fe、Ru、Rh、Pd、Os、Ir、Pt、Cu和Au中的一种或多种。
在制造本发明的半导体器件的方法中，第一牺牲层和第二牺牲层可以用相同的材料形成且可以在相同的步骤中被蚀刻掉。同样，第三牺牲层和第四牺牲层也可以用相同的材料形成并同时蚀刻掉。
在本发明制造半导体器件的方法中，优选地形成结构层和第一到第四牺牲层中的任一层，以具有从上方看时角是角部为圆形的多边形形状且其截面为锥形。
根据本发明，可以通过利用多晶硅来提供在一个衬底上方形成了微结构和半导体元件的半导体器件，其中多晶硅是通过利用金属元素例如镍对于微结构的结构层和半导体元件的有源层进行结晶获得的。由于用这种方式形成的微结构能抵抗外力和应力，所以微结构可以在具有半导体元件的一个衬底上形成。
通过在一个衬底上制造微结构和半导体元件，可以提供不需要装配和封装且不需要高制造成本的半导体器件。
另外，本发明可以提供具有能够实现通过无线通信控制或供电的无线通信电路的半导体器件。因此，由于半导体器件不需要用来控制或供电的布线连接到半导体器件，所以半导体器件可以实际上独立地操作，且具有很高的自由度。由此，通过提供中央处理算术电路等用来控制微结构能够提供仅通过无线通信控制就能完成检测、判断和执行等一系列操作的半导体器件。
附图说明
图1A和1B示出了本发明的半导体器件；
图2示出了本发明的半导体器件；
图3A和3B示出了提供给本发明半导体器件的微结构的剖面图；
图4A和4B是示出了提供给本发明半导体器件的微结构的剖面图；
图5A到5C示出了本发明的半导体器件的制造步骤；
图6A到6D示出了本发明的半导体器件；
图7A和7B示出了本发明的半导体器件的制造步骤；
图8A到8C示出了本发明的半导体器件的制造步骤；
图9A和9B示出了本发明的半导体器件的制造步骤；
图10A到10D示出了本发明的半导体器件的制造步骤；
图11A到11C示出了本发明的半导体器件的制造步骤；
图12A和12B示出了本发明的半导体器件的制造步骤；
图13A到13E示出了本发明的半导体器件；
图14A到14E示出了本发明的半导体器件；
图15A和15B示出了本发明的半导体器件的制造步骤；
图16A到16C示出了本发明的半导体器件的制造步骤；和
图17A到17D示出了本发明的半导体器件的使用。
具体实施方式
在下文中将参考各图描述实施方式和实施例。然而，由于本领域技术人员很容易理解，在不脱离本发明的范围和精神的前提下，方式和细节可以进行不同的改变，所以本发明并不限于下面的描述。因此，本发明不限于下文中示出的实施方式和实施例的描述。参考附图对本发明的描述，在全部不同的图中，用相同的附图标记表示相同的部分。
[实施方式1]
实施方式1将参考附图描述本发明的半导体器件。
本发明的半导体器件可以利用无线通信控制识别信息。换句话说，本发明的半导体器件设置有能够用无线通信控制识别信息的无线芯片。设置有无线芯片的半导体器件能通过从读出器/记录器发出的电磁波获得驱动电能，来与读出器/记录器进行无线通信。因此，本发明的半导体器件可以是无电池型。然而，为了补偿驱动电能，本发明的半导体器件可安装有电池等。
图1A示出本发明的半导体器件的结构。本发明的半导体器件101包括天线12、微结构13和电子电路14。电子电路14具有无线通信电路15和处理电路16。天线12连接到无线通信电路15，以便能够交换信号等。微结构13连接到处理电路16，以便能够交换信号等。
当天线12和无线通信电路15接近读出器/记录器17时，天线12能接收从读出器/记录器17发出的电磁波并获得用于驱动半导体器件101的驱动电能。天线12能利用电磁波将信息发送给读出器/记录器17、以及接收来自读出器/记录器17的信息。处理电路16能基于接收来自读出器/记录器17的信息来控制微结构13、处理微结构13所接收的来自物体110的处理信息等。处理电路16可以具有所谓的反馈机制。在反馈机制中，从微结构13接收且被处理的信息和从读出器/记录器17接收的信息被一起处理以控制微结构13。
连接到处理电路16的微结构13是用作例如传感器或激励器的结构。由于其微小的结构，按比例缩小规则可应用于微结构13，由此微结构13能捕捉物体110的微小改变并把该改变转换成信号。
读出器/记录器17具有通过电磁波向半导体器件101提供驱动电能、和通过电磁波向半导体器件101发送信息和接收来自半导体器件101的信息的功能。读出器/记录器17的操作受例如在此的计算机18的系统的控制。读出器/记录器17和计算机18可以使用通过例如USB(通用串行总线)的通信线连接的有线通信或利用红外线等的无线通信。
另外，本发明的半导体器件101可以对于电路使用微结构。例如，如图1B所示，半导体器件101具有天线12、和通过半导体元件31和微结构32形成的电子电路14。类似于图1A，电子电路14具有无线通信电路、处理电路等，并且天线连接到电子电路14中具有无线通信功能的电路。在此，形成电子电路14的微结构32可用作例如开关或电容器。通过利用用作开关或电容器且具有高响应速度的微结构32形成该电路，无线通信可利用较高的频率进行。
如图所示本发明的半导体器件101具有天线12和无线通信电路15，而没有提供输入驱动电能和来自外部的控制信号的布线，且半导体器件101没有物理地连接到其它装置上。也就是说，本发明的半导体器件101能够无线通信。
图2示出了半导体器件101的电子电路14的详细结构。电子电路14具有接收从外部例如读出器/记录器17发出的电磁波以产生驱动半导体器件101的电能并与外界进行无线通信的功能。因此，电子电路14具有电源电路11、时钟产生电路19、调制电路113、解调电路114、解码电路116、编码电路117、信息判断电路118等，这些对无线通信都是必需的。另外，在一些情况下，根据用于无线通信的频率或通信方法，半导体器件可具有不同的结构。
另外，电子电路14具有控制微结构13、处理来自读出器/记录器17的信息等的功能。因此，电子电路14具有存储器、存储控制电路、算术电路等。图2示出了电子电路14具有存储器121、存储控制电路122、算术电路123、微结构控制电路124、A/D转换电路125和信号放大电路126的结构。
电源电路11具有二极管和电容器，能通过对在天线12处产生的交变电压进行整流来保持恒定电压并向每个电路提供恒定电压。时钟产生电路19具有滤波器或频率驱动电路，由此基于在天线12处产生的交变电压产生具有所需频率的时钟，并可以将时钟提供给每个电路。在此，通过时钟产生电路19产生的时钟的频率基本上设置在等于或低于读出器/记录器17和半导体器件110用来通信的电磁波的频率。另外，时钟产生电路19具有环形震荡器，并且能通过由电源电路11输入电压产生具有任意频率的时钟。
调制电路113具有滤波器和放大电路，以便可以调制包含在于天线12处产生的交变电压中的信号。根据用于无线通信的调制方法，调制电路113具有不同结构的电路。解码电路116解码被调制电路113调制了的信号。该解码信号是从读出器/记录器17发送的信号。信息判断电路118具有比较电路等，并且能判断解码信号是否是由读出器/记录器17发出的正确的信号。如果信号被判断为正确的信息，则信息判断电路118会向每个电路例如存储控制电路122、算术电路123或微结构控制电路124发送表示该信号是正确的信号，并且收到信号的电路能进行预定操作。
编码电路117编码从半导体器件101向读出器/记录器17发送的数据。调制电路114调制编码数据，并通过天线12向读出器/记录器17发送调制数据。
发送给读出器/记录器的数据对半导体器件是唯一并存储在存储器中的数据，或是通过半导体器件的功能获得的数据。对于半导体器件唯一的数据是例如识别信息的数据，通过半导体器件的功能获得的数据例如是由微结构获得的数据，以及基于由微结构获得的数据已进行了某种运算的数据等。这些数据存储在半导体器件中的存储器，例如非易失性存储器中。
存储器121可以具有易失性存储器和非易失性存储器，并且存储对于半导体器件101唯一的数据(识别信息)、从微结构13获得的信息等。尽管图2仅示出了一个存储器121，但能够根据存储信息的类型和半导体器件101的功能具有多个存储器。在读取存储在存储器121中的信息和在存储器121中写入信息的情况下，存储控制电路122具有控制存储器121的功能。具体地，存储控制电路122能产生写信号、读信号、存储器选择信号等，并指定地址等。
微结构控制电路124可产生用来控制微结构13的信号。例如，在根据来自读出器/记录器17的指令控制微结构13的情况下，基于由解码电路116解码的信号产生用于控制微结构13的信号。在用于控制微结构13操作的数据例如程序存储在存储器121中的情况下，基于从存储器121读取的数据产生用于控制微结构13的信号。此外，基于存储器121中的数据、来自读出器/记录器17的数据、和从微结构13获得的数据，能够提供反馈机制来产生用于控制微结构13的信号。
例如，算术电路123可以处理从微结构13获得的数据。另外，在微结构控制电路124具有反馈功能的情况下，算术电路123可进行信息处理等。A/D转换电路125是用来转换模拟数据和数字数据的电路，并向微结构13传送控制信号。或者，A/D转换电路125能转换来自微结构13的数据并将该数据传送给每个电路。信号放大电路126能放大从微结构13获得的弱信号，并将该放大信号传送给A/D转换电路125。
尽管在图1A中电子电路具有无线通信电路15和处理电路16，但在某些情况下，在图2所示的详细电路中，很难清楚区分无线通信电路15结束的地方和处理电路16开始的地方。这是因为，例如，可在无线通信电路15和处理电路16中的一个或两个中设置存储器121。更具体地，电子电路14可具有非易失性的且不可再写的存储器，用于存储对半导体器件唯一的信息；和非易失性且可再写的存储器，用于存储控制微结构的数据和从微结构获得的数据。作为无线通信电路15可设置非易失性的且不可再写的存储器，作为处理电路16可设置非易失性的且可再写的存储器。
因此，电子电路14具有无线通信电路15，用于进行无线通信；和处理电路16，用于处理来自控制微结构13的读出器/记录器17的指令。作为完成那些功能的特定电路，给出了参考图2描述的电源电路11、存储器121等。这些电路是形成无线通信电路15还是处理电路16根据半导体器件101的功能等而改变。
本发明的半导体器件101不限于上面描述的特定实例。换句话说，半导体器件101具有通过经由无线通信从外部获得驱动半导体器件101的电能并进行无线通信的无线通信电路105、具有半导体元件并控制微结构13的处理电路16、和由处理电路16控制的微结构13，而没有限定半导体器件的其它结构。另外，本发明的半导体器件101具有天线和电子电路14，且电子电路14可由半导体元件131和微结构32形成。
通常，在处理具有亚毫米尺寸的微小物体的情况下，首先必须进行扩大微小物体结构的处理，基于通过人或计算机获得的信息进行信息处理和操作设定，缩小该操作的尺寸并发送给微小物体。
相反，上述的本发明的半导体器件使得能够仅通过从人或计算机传输主要概念指令处理微小物体。换句话说，一旦人或计算机确定目的并发送指令，半导体器件就能工作，以通过使用传感器等获得物体的信息并进行信息处理。
该实施方式解释了物体微小的情况。例如，假设物体自身具有米级的尺寸并且包括从物体发出的微弱信号(例如光和压力的小改变)等。本发明的半导体器件包括微结构和电路，且可以具有微米级到毫米级的尺寸。如果将半导体器件作为组件合并入机械器件中或如果普通用户处理半导体器件，则半导体器件可具有米级的尺寸，以便在组装时容易处理或容易使用。
[实施方式2]
根据半导体器件的功能，设置于本发明的半导体器件中的微结构具有不同的形状和结构。该实施方式将描述微结构用作传感器、激励器或开关的情况。
例如，传感器可以检测物体的浓度、压力、流速等。作为用作传感器的微结构的典型结构的实例，如图3A所示，给出了其中在衬底上方提供结构层402且在衬底和结构层402之间提供空间的微结构401。当压力从外部施加到具有这种结构的微结构时，就使结构层变形了，从而改变了下层和结构层之间保持的电容。通过检测电容的改变，就能测量施加的力。通过测量下层的电位就可知道电容的改变量。在结构层402的下方可提供具有导电特性的下层403，且下层403可以用作电极。当下层403用作电极时，通过向下层403施加电压就能控制结构层402的运动。
接下来，描述激励器。激励器将电信号变成动能(机械能)。典型地，可以给出通过静电的力(静电力)驱动的齿轮(见图3B)。图3B示出了齿轮的截面。图3B所示的激励器提供有沿着提供在衬底407上方的轴404转动的转子405。转子405可以在提供在转子405下面或旁边的空间运动。转子和轴可用多晶硅形成。
为了使转子容易运动，可在邻近转子405的平面上提供低摩擦层406。低摩擦层406可用类金刚石碳(DLC)形成。
另外，给出了其中每个具有梳状的结构层彼此接合并且通过静电力改变结构层之间距离的结构(参见图4A)。图4A示出了其中固定电极408和可移动电极409彼此接合的结构，通过在固定电极408和可移动电极409之间施加电压，静电吸引力在电极之间发生作用，由此可移动电极409向固定电极408移动。
作为开关，给出了具有通过利用控制电极控制导电层的粘接和分离且能物理地确定电连接或断开的结构的开关(见图4B)。图4B所示的开关具有开关元件410和在衬底上方提供的微结构415。开关元件410具有控制电极411、通过去除牺牲层412获得的空间418、结构层417和悬臂414。由于存在空间418故悬臂414能够移动。微结构415具有下电极416和通过去除牺牲层获得的空间413。通过下电极416和结构层417，微结构415可用作保持电荷的电容元件。另外，由于结构层417能够移动，所以微结构415能够用作传感器或开关。微结构415可用作存储元件。在微结构415和开关元件410中可共用地使用结构层417。
通过组合地使用这种微结构，可制造具有不同功能的半导体器件。例如，能够获得通过微结构的传感器检测特定物质和用激励器捕捉物质、或通过激励器移动半导体器件直到传感器检测到特定物质的功能。
根据本发明的具有上述结构的半导体器件可用于机器的维护。半导体器件可通过微结构形成传感器和自动推进的激励器，当使用传感器检测到机器内部的缺陷部分时移动，利用处理电路处理从传感器获得的信息，并且在获得已发现了缺陷部分的信息的情况下利用无线通信电路与外界通信。另外，通过利用多个半导体器件的协同操作能够修理缺陷部分。
该实施方式可与上面的实施方式自由地组合。
[实施方式3]
该实施方式将描述利用用于无线通信电路的微结构的实例。
为了进行无线通信，除由晶体管代表的半导体元件外，无线通信电路具有例如电感器或电容器的无源元件和例如开关的有源元件。这些元件可根据用于制造半导体元件的技术制造；然而导致了一些问题。例如，用作开关元件的晶体管具有不能增加ON状态和OFF状态的输入电压的差、不能提高响应速度等等的问题。
然而，考虑通过利用微结构制造这些元件来解决这些问题。例如，通过利用微结构制造的开关可以在OFF状态完全地绝缘信号传输通道。另外，可完全绝缘开关的控制电极和信号传输通道。此外，获得了响应速度按比例缩放规则变高的优点。因此，本发明的半导体器件101在电子电路14中可具有微结构32。
该实施方式可与上面的实施方式自由地组合。
[实施方式4]
该实施方式将描述制造本发明的半导体器件的方法。本发明的半导体器件在绝缘表面上方具有微结构和半导体元件，在此将参考附图描述在一个衬底上方制造微结构和半导体元件的方法。在各图中，上面的图示出了顶示图，同时在下面的图中示出了沿着顶示图的O-P或Q-R线的截面图。另外，通过利用形成在绝缘表面上方的半导体元件可形成无线通信电路。
可在具有绝缘表面的衬底的上方制造在本发明的半导体器件中提供的微结构和半导体元件。在此，具有绝缘表面的衬底是玻璃衬底、石英衬底、塑料衬底等。另外，能够使用由金属元素等制成的导电衬底或用硅等制成的半导体衬底，在其上方提供了由具有绝缘特性的材料形成的层。通过在塑料衬底上方形成微结构和半导体元件，可以制造出重量轻、薄且高柔性的半导体器件。另外，当通过从衬底的背表面抛光的方法或其它方法减薄制造半导体器件的玻璃衬底时，也可形成重量轻且薄的半导体器件。
首先，在具有绝缘表面的衬底201的上方形成基层202(见图5A)。基层202可用绝缘材料例如氧化硅、氮化硅或氧氮化硅(silicon oxynitride)形成单层或多层结构。在该实施方式中，基层201具有两层结构。
作为基层202的第一层，形成具有10到200nm(优选50到100nm)厚度的氧氮化硅层。可利用SiH4、NH3、N2O和H2作为反应气体，通过等离子体CVD方法形成该氧氮化硅层。接下来，作为基层202的第二层，形成具有50到200nm(优选100到150nm)厚的氧氮化硅层。可利用SiH4和N2O作为反应气体，通过等离子体CVD方法形成该氧氮化硅层。
接下来，在基层202的上方形成用来形成微结构的牺牲层(对应于第一牺牲层)，然后图案化成任意形状(见图5A)。提供这种牺牲层来形成包含在微结构中的空间。换句话说，通过蚀刻等去除该牺牲层可形成包含在微结构中的空间。由于该空间制造在结构层的上方或下方，所以该空间可以认为是与结构层接触的空间。可通过溅射方法、CVD方法等，用例如金属或硅的元素或它们的化合物，例如钨或氮化硅，形成第一牺牲层203。以通过光刻法形成抗蚀剂掩模然后进行各向异性干法蚀刻的方式进行图案化。
第一牺牲层203的厚度可以考虑多种因素决定，例如第一牺牲层203的材料、微结构的结构和操作方法、和用于牺牲层的蚀刻方法和蚀刻剂。例如，如果第一牺牲层203太薄，蚀刻剂不能扩散，以致没有蚀刻第一牺牲层203，或蚀刻后结构层变弯曲(微结构贴附在衬底上)。而如果牺牲层太厚，在通过静电力操作微结构的情况下，由于去除牺牲层后形成的空间太大，微结构不能用静电力驱动。考虑到这些因素，例如，在形成由在结构层和形成在第一牺牲层203下面的导电层之间的静电力驱动的微结构的情况下，第一牺牲层203的厚度优选为0.5到3μm，更优选1到2μm。
另外，如果材料由于强的内应力、低的粘性等容易从基层202上剥落，则不能一次形成厚层。在利用这种材料形成第一牺牲层203的情况下，可重复进行薄膜形成和图案化，来形成厚的第一牺牲层203。
接下来，形成将成为形成半导体元件的半导体层204和形成微结构的结构层205的硅层，并且处理，即图案化成所需的形状(见图5B)。硅层(半导体层204和结构层205共同称为硅层)可用具有硅的材料形成，且可利用具有结晶条件的硅层、具有非晶条件的硅层、具有微晶条件的硅层等形成。在该实施方式中，形成具有非晶条件的硅层，将金属元素加到硅层，并且利用激光照射或热处理进行结晶，从而形成具有结晶条件的硅层。
为了结晶硅层，采用了在加热炉里加热的热处理、用从灯发出的光的热处理、激光照射等。这些或它们的组合中的任一个都可用于结晶。如果用加热炉来热处理，将具有非晶条件的硅层在400到550℃下加热2到20小时。此时，在400到550℃范围内分多阶段设定温度，以便温度逐渐地变高。由于在初始低温加热过程在约400℃时释放了包含在具有非晶条件的硅层中的氢等，所以能够减小结晶时层表面的粗造度。
可通过利用连续波激光束(CW激光束)或脉冲激光束进行激光照射。作为激光束，可以使用选自Ar激光器、Kr激光器、受激准分子激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、变石激光器、Ti:蓝宝石激光器、铜蒸汽激光器和金蒸汽激光器的一种或多种。通过提供这种激光束的基波或基波的任何二次到四次谐波，可获得具有大颗粒尺寸结晶的硅层。例如，可以使用Nd:YVO4激光器(基波：1064nm)的二次谐波(532nm)或三次谐波(355nm)。此时，需要约0.01到100MW/cm2(优选0.1到10MW/cm2)的激光能量密度。扫描速度设在约10到2000cm/s。
可提供具有基波的CW激光束和具有谐波的CW激光束，或可提供具有基波的CW激光束和具有谐波的脉冲激光束。通过提供多个激光束，可以覆盖宽范围的能量区域。另外，也可以使用按所设定的重复频率发射的脉冲激光束，以便可以在具有非晶条件的硅层被前面的激光束融化之前和在融化的硅层凝固之后提供脉冲激光束。通过发出具有这种重复频率的激光束，能够获得具有向扫描方向连续生长的晶粒的硅层。这种激光束的重复频率是10MHz或更高，其比通常所用的几十到几百Hz的重复频率要高得多。
在上述的热结晶或激光结晶的步骤中，加入用来促进硅层结晶的金属元素，例如镍。例如，将包含镍的溶液涂敷到具有非晶条件的硅层上，然后进行结晶步骤。通过用金属元素进行热结晶，可以减小用来结晶的热温度，另外可获得晶粒界面连续的硅层。在此，作为用于促进结晶的金属元素，除镍外也可使用Fe、Ru、Rh、Pd、Os、Ir、Pt、Cu、Au等。
由于促进结晶的金属元素变成了半导体器件的污染源，所以希望在结晶硅层后进行吸杂步骤以去除金属元素。在吸杂步骤中，在结晶硅层后，在硅层的上方形成用作吸杂器(gettering sink)的层，通过热处理将金属元素移动到吸杂器。作为吸杂器，可以用多晶半导体层或加入杂质的半导体层。例如，形成将惰性元素例如氩加到了硅层上的多晶半导体层，该多晶半导体层可用作吸杂器。通过加入惰性元素，多晶半导体层被扭曲，从而更有效地吸杂金属元素。另外，通过形成加入了例如磷的元素的半导体层，可以吸杂金属元素。
通过上面的吸杂步骤制造的硅层可用作半导体层204和结构层205。另外，在结构层205需要具有导电特性的情况下，可以在与在半导体层204中形成杂质区域的相同步骤中加入杂质元素例如磷、砷或硼。如果制造通过静电力控制的微结构，则优选结构层205具有导电特性。
结构层205的厚度可考虑多种不同的因素例如第一牺牲层203的厚度、结构层205的材料、微结构的结构和蚀刻牺牲层的方法来确定。例如，如果用在内应力分布上具有很大差异的材料形成结构层205，结构层205是翘曲的。然而，结构层205的这种翘曲可用来形成微结构。另外，如果结构层205形成得厚，就会产生导致翘曲或弯曲的内应力的分布。相反，如果结构层205薄，就存在通过在蚀刻牺牲层时使用的溶液的表面张力使微结构弯曲的危险等。由此，在用具有该实施方式的结晶条件的硅层制造结构层205的情况下，优选薄膜厚度为0.5到10μm。
在形成用作结构层205的厚硅层的情况下，能够一次性形成厚硅层，也能够通过层叠硅层形成厚层。此时，可以通过层叠具有通过用上面的步骤结晶获得的多晶硅的层(下文中称为具有多晶硅的层)和具有非晶硅的层形成硅层。另外，能够用具有促进结晶的金属元素的硅层。具有促进结晶的金属元素的硅层形成所谓的硅化物。由此，可以采用包含用来促进结晶的金属元素的硅化物或包含与用来促进结晶的金属元素不同的金属元素的硅化物。
多晶硅具有高的韧性，由此在材料中难以产生裂纹且产生的裂纹不会蔓延。另外，如上述步骤中所示，由于具有通过利用用于促进结晶的金属元素结晶获得的多晶硅的层具有连续的晶粒界面，所以它的韧性比具有没有用金属元素结晶获得的多晶硅的层的韧性高。尽管非晶硅具有低的韧性，但是强度高且不太可能导致塑性变形。另外，非晶硅具有可以容易地通过CVD方法或溅射方法而形成的优点。另外，硅化物具有高强度和导电性。通过利用这些具有不同特征的硅层选择性地形成结构层，能够根据结构和功能制造微结构。
随后，在半导体层204和结构层205的上方形成第一绝缘层206(见图5B)。类似于基层202，第一绝缘层206可通过等离子体CVD方法、溅射方法等用绝缘材料例如氧化硅、氮化硅或氧氮化硅形成。在该实施方式中，通过等离子体CVD方法形成厚度为50nm的氧氮化硅层(成分比：Si＝32％，O＝59％，N＝7％，H＝2％)。不必说，第一绝缘层206不限于氧氮化硅膜，而可以形成单层或多层结构的其他绝缘层。
作为第一绝缘层206的材料，可以使用具有高介电常数的金属氧化物，如氧化铪(Hf)。通过利用这种高介电常数材料形成第一绝缘层206，半导体元件可以在低电压下驱动且可以减小半导体器件的功耗。
可通过高密度等离子体处理形成第一绝缘层206。高密度等离子体处理是在等离子体密度为大于等于1×1011cm-3，优选1×1011cm-3到9×1015cm-3，并且利用高频例如微波(例如2.45GHz频率)的条件下的等离子体处理。如果在这种条件下产生等离子体，则低电子温度从0.2增加到2eV。由于在低电子温度下高密度等离子体的活性种(active species)的动能低，所以可以形成具有很少等离子体损伤和很少缺陷的膜。
在能够进行这种等离子体处理的膜形成室中，设置形成了半导体层204和结构层205的衬底，同时设置即将形成膜的主体和产生等离子体的电极即天线之间的距离为20到80mm，优选20到60nm。这种高密度等离子体处理实现了低温处理(小于等于400℃的衬底温度)；因此，对于衬底201可以使用具有低热电阻的玻璃或塑料。
用于这种绝缘层的膜形成气氛可以是氮气氛或氧气氛。氮气氛是氮气和稀有气体的混合气氛或者氮气、氢气和稀有气体的混合气氛。作为稀有气体，可以使用氦、氖、氩、氪和氙中的至少一种。氧气氛典型是氧气和稀有气体的混合气氛；氧气、氢气和稀有气体的混合气氛；或一氧化二氮和稀有气体的混合气氛。作为稀有气体，可以使用氦、氖、氩、氪和氙中的至少一种。
通过应用这种步骤，能够抑制对于其它膜的损伤并形成致密的绝缘层。通过高密度等离子体处理形成的绝缘层能改善绝缘层和与绝缘层接触的层之间的界面的条件。换句话说，通过使用高密度等离子体处理，能够改善第一绝缘层206和半导体层204之间的界面以及第一绝缘层206和结构层205之间的界面的条件。从而，可以改善半导体元件的电特性。此外，可以制造具有高强度的结构层205的微结构。
在此，尽管描述了用高密度等离子体处理形成第一绝缘层206的情形，但高密度等离子体处理也可应用到半导体层204和结构层205。通过高密度等离子体处理，可以改进半导体层204和结构层205的表面。从而，可增强半导体元件和微结构的电特性。此外，高密度等离子体处理不仅能应用到第一绝缘层206的形成另外可应用到基层202和另一绝缘层的形成。
接下来，在第一绝缘层206的上方形成将成为形成半导体元件的栅电极207和形成微结构的第二牺牲层208的第一导电层，并图案化成任意形状(见图5C)。第一导电层(栅电极207和第二牺牲层208共同称为第一导电层)用具有导电特性的金属元素例如钨或金属化合物，通过溅射方法、CVD方法等形成。
第一导电层成为半导体元件的栅电极207。因此，考虑到导电特性、可使用性等，能够用多种导电材料层叠第一导电层。图5C示出了形成单层结构的第一导电层的实例。
第一导电层成为形成微结构的第二牺牲层208。在与第一牺牲层203同时蚀刻第二牺牲层208的情况下，优选用相同的材料形成第一牺牲层203和第二牺牲层208。然而，本发明不限于这些材料，也可用相同的材料或不同的材料制造。
通过形成用光刻方法形成的抗蚀剂掩模和进行各向异性的干法蚀刻，来图案化栅电极207和第二牺牲层208。作为干法蚀刻的一个实例，可以使用ICP(感应耦合等离子体)蚀刻法。作为蚀刻气体，可以适当地使用由Cl2、BCl3、SiCl4、CCl4等代表的氯基气体；由CF4、SF6、NF3等代表的氟基气体；或O2。在用多种导电材料形成第一导电层的情况下，通过适当地调整蚀刻条件(施加到线圈状电极的电能、施加到衬底201一侧上的电极的电能、衬底201一侧上的电极的温度等)可以蚀刻第一导电层。
接下来，通过向形成半导体元件的半导体层204加入杂质元素来形成N型杂质区域112和P型杂质区域111。这种杂质区域可通过形成由光刻方法形成的抗蚀剂掩模并加入杂质元素来选择性地形成。作为加入杂质元素的方法，可以使用离子掺杂法或离子注入法。作为赋予N型导电性的杂质元素，典型地使用磷(P)或砷(As)，以及作为赋予P型导电性的杂质元素，可以使用硼(B)。优选N型杂质区域212和P型杂质区域111具有在1×1020到1×1021/cm3范围内的赋予N型导电性的杂质元素的浓度。
随后，通过等离子体CVD方法等用氮的化合物例如氮化硅或氧化物例如氧化硅形成绝缘层，并且在垂直方向上各向异性蚀刻绝缘层，从而形成与栅电极207的侧表面接触的绝缘层209(下文中绝缘层209称为侧壁)(见图7A)。接下来，将杂质元素加到具有N型杂质区域212的半导体层204，以形成具有比提供在侧壁209下方的N型杂质区域212更高杂质浓度的高浓度N型杂质区域112。通过以这种方式利用侧壁209提供不同的杂质浓度，可以防止由半导体元件的栅极长度变短导致的短沟道效应。
在通过层叠不同导电材料制造栅电极207以具有锥形形状的情况下，不必形成侧壁209。这是因为，在这种情况下，N型杂质区域212和高浓度N型杂质区域112可通过一次性加入杂质元素来形成。
在形成杂质区域后，为激活杂质元素进行热处理、红外光照射或激光照射。在激活的同时，可以恢复等离子体对第一绝缘层206的损伤和等离子体对第一绝缘层206和半导体层204之间界面的损伤。特别地，在从室温到300℃的气氛内，当利用受激准分子激光器从上表面或背表面激活杂质元素时，能够进行有效的激活。另外，可通过提供YAG激光器的二次谐波进行激活，由于不需要经常维护，所以这是一种优选的激活方式。
另外，在通过利用绝缘层例如氧氮化硅膜或氧化硅膜形成钝化膜以覆盖半导体层204或成为栅电极207的导电层之后，可以通过热处理、红外光照射或激光照射进行氢化。例如，通过等离子体CVD方法形成厚度为100nm的氧氮化硅膜，然后用清洁炉在300到550℃下进行热处理1到12小时，从而氢化半导体层。例如，用清洁炉在氮气氛中在410℃进行热处理1小时。该步骤可以用包含于钝化膜中的氢终止半导体层204中通过加入杂质元素引起的悬挂键。同时，可进行杂质区域的前述激活处理。
根据上面的步骤，形成N型半导体元件213和P型半导体元件214(见图7A)。形成微结构的结构层205可具有形成在没有被第二牺牲层208覆盖的区域中的杂质区域。
随后，形成绝缘层215以覆盖全体(见图7B)。绝缘层215可以使用具有绝缘特性的无机或有机材料等形成。作为无机材料，可以使用氧化硅或氮化硅。作为有机材料，可以使用聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、苯环丁烯、硅氧烷或聚硅氮烷。硅氧烷树脂对应于包含Si-O-Si键的树脂。硅氧烷具有包含硅(Si)和氧(O)键的骨架结构。作为替代，可以使用至少包括氢的有机基(例如烷基或芳烃)。作为替代，可使用氟基。另外，作为替代，可使用至少包括氢的有机基和氟基。聚硅氮烷是通过使用具有硅(Si)和氮(N)键的聚合物材料作为原材料形成的。
接下来，顺序地蚀刻绝缘层215和第一绝缘层206以形成第一接触孔216(见图7B的顶视图)。作为蚀刻工艺，可应用干法蚀刻工艺或湿法蚀刻工艺。在该实施方式中，第一接触孔216通过干法蚀刻形成。
接下来，在绝缘层215和第一接触孔216的上方形成第二导电层且图案化成任意形状，从而形成布线217，该布线217形成源极、漏极和电子电路(见图7B中的截面图)。可以通过使用包含元素例如铝(Al)、钛(Ti)、钼(Mo)、钨(W)或硅(Si)的膜或利用这些元素的合金膜来形成布线217。
接下来，顺序地蚀刻绝缘层215和第一绝缘层206以形成第二接触孔218，由此暴露出第一牺牲层203和第二牺牲层208(见图8A)。图8A仅示出了微结构。
作为蚀刻工艺，可应用干法蚀刻工艺或湿法蚀刻工艺。在该实施方式中，第二接触孔218是通过干法蚀刻形成的。为了蚀刻掉第一牺牲层203和第二牺牲层208，开口第二接触孔218。这样，确定第二接触孔218的直径以便蚀刻剂通过其流入。例如，第二接触孔218的直径优选为大于等于2μm。
另外，可以形成第二接触孔218作为具有大直径的接触孔，以便容易地蚀刻第一牺牲层203和第二牺牲层208。换句话说，没有必要形成如图8A所示的小接触孔，而是形成第二接触孔218以在留下绝缘层215必需的部分(例如，半导体元件上方的绝缘层等)的同时暴露整个牺牲层。
随后，蚀刻掉第一牺牲层203和第二牺牲层208(见图8B和8C)。可以只要利用湿法蚀刻剂或通过干法蚀刻通过第二接触孔218来蚀刻牺牲层，适合用于牺牲层的材料即可。在蚀刻步骤中，必需选择用于结构层205的材料、用于第一牺牲层203和第二牺牲层208的材料、和用来去除牺牲层的的蚀刻剂的合适组合。例如，如果确定蚀刻剂是特定的一种，则第一牺牲层203和第二牺牲层208可利用具有比用于结构层205的材料高的蚀刻率的材料形成。
如果牺牲层用钨(W)形成，则可通过在28％的氨水和31％的过氧化氢按1∶2的比率混合的溶液中浸泡牺牲层约20分钟来蚀刻牺牲层。如果牺牲层用二氧化硅形成，则可以用含49％的氟酸的水溶液和氟化铵按1∶7比例混合的缓冲氟酸。如果牺牲层用硅形成，则可以使用磷酸；金属氢化物例如KOH、NaOH或CsOH；NH4OH；肼；EPD(乙二胺、邻苯二酚和水的混合剂)；TMAH；IPA；NMD3溶液；等。为了防止由于湿法蚀刻后干燥时的毛细作用导致的微结构的弯曲，用具有低粘性的有机溶剂(如环己胺)进行冲洗或在低温和低压下进行干燥。可选地，它们可以组合。另外，冷冻干燥也是有效的。
为了防止由于毛细作用导致的微结构的弯曲，可进行等离子体处理用于给微结构的表面提供防水特性。在高压例如大气压条件下，可通过利用F2或XeF2的干法蚀刻来蚀刻牺牲层。在此，如果第一牺牲层203和第二牺牲层208用不同的材料形成且不能用相同的蚀刻剂蚀刻，则必需用两个步骤来蚀刻牺牲层。在这种情况下，需要仔细地考虑牺牲层和与没有蚀刻掉的蚀刻剂相接触的层(例如结构层205和绝缘层215)之间的选择比。
通过利用这些步骤，去除第一牺牲层203以形成第一空间219，并且蚀刻掉第二牺牲层208以形成第二空间220，由此可以制造出微结构221(见图8B和8C)。在此，微结构221具有提供在结构层205和具有绝缘特性的衬底201之间的第一空间219，并且具有提供在结构层205和形成在结构层205上方的绝缘层215之间的第二空间220。通过具有这种结构，可以移动微结构221的结构层205。
在以上的步骤中激光器结晶或通过激光器和镍等组合的结晶的情况下，可以在比仅加热的结晶的温度低的温度下进行结晶。由此，可以扩大可应用于处理的材料的范围。例如，在仅通过加热结晶半导体层的情况下，必需在约1000℃下加热半导体层约1小时，且不能使用对热敏感的玻璃衬底或熔点在1000℃以下的金属元素。然而，通过使用上面的步骤，可以使用具有593℃扭变点的玻璃衬底等。
由于与仅通过热结晶形成的半导体层相比，通过上面的步骤制造的半导体层具有连续的晶粒界面，所以共价键也是连续的。因此，不会出现由于晶界之间的非成对键引起的缺陷产生的应力集中，与正常的多晶硅相比其增加了破坏应力。
尽管非晶硅的韧性低，但它不会塑性变形。即，非晶硅除了易碎之外可以认为像玻璃一样坚硬。由于在本发明中进行激光结晶，因此根据衬底201上的位置能够分离地形成非晶硅和多晶硅。这使得能够制造出组合了具有连续的晶粒界面、高韧性的多晶硅和不会塑性变形的非晶硅的微结构。
另外，由于在形成膜后非晶硅通常具有内部残余应力，所以很难形成厚的非晶硅。由于用上述的步骤制造的多晶硅可以缓和内应力且能在低温形成，所以可通过重复形成膜和结晶来形成具有任意厚度的半导体层。另外，可以在半导体层上方图案化另一材料并且可以在其上方形成另一半导体层。
公知硅合金例如硅化镍一般具有高的强度。通过在半导体层中选择性地留下镍和适当地应用热处理，可制造出更硬和具有更高导电特性的微结构。因此，可以薄化结构层205，由此可提供具有高工作速度和优良反应性的微结构。
根据本发明，通过在一个衬底上方制造微结构和半导体元件，可进一步提供不需要装配或封装且不需要高制造成本的半导体器件。
该实施方式可以与上面的实施方式自由地组合。
[实施方式5]
在通过静电力移动微结构的情况下，优选在基层202的下方形成下层222。在该实施方式中，将描述在基层下方提供包括导电材料的下层的结构。
首先，在基层202和衬底201之间形成具有导电特性的下层222(见图9A)。下层222可以用作公共电极、控制电极等。下层222可以用金属元素例如钨或导电材料通过CVD方法等形成。另外，下层222可图案化成所需的任意形状。如果基层202具有多层结构，则下层222可插入基层202之间。
尽管在上述的步骤中在第一牺牲层203的上方形成了将成为半导体层204的半导体层和结构层205，但是可以在第一牺牲层203的上方形成绝缘层、然后再形成半导体层。通过利用该步骤，当去除第一牺牲层203时可通过绝缘层保护结构层205，以减少对结构层205的损伤。
在通过静电力移动微结构的情况下，用这种方式提供的下层可以用作公共电极或控制电极。
可以形成第一牺牲层203和第二牺牲层208，使其当从截面看时具有锥形形状225(见图9A)。另外，也可以形成结构层205使其当从截面看时具有锥形形状225(见图9A的截面图)。以这种方式，由于牺牲层具有锥形截面，所以在蚀刻和清洗等步骤中可以减少尘埃的产生和附着。
可以形成第一牺牲层203和第二牺牲层208，使其当从上面看时具有角是圆形的形状223(见图9B)。另外，可以形成结构层205使其当从上面看时具有角是圆形的形状223(见图9B的顶视图)。用这种方式，由于牺牲层的图案具有圆角，所以在蚀刻和清洗等步骤中可以减少尘埃的产生和附着。
第一牺牲层203、第二牺牲层208和结构层205比用来制造半导体元件而形成的其它层厚。例如，在很多情况下，半导体层204具有约60nm的厚度，而牺牲层和结构层具有约1μm的厚度。如果图案化这些厚层以使它们的角具有直角或锐角，或提供这些厚层以使它们的截面与衬底垂直，则这些角会剥落并产生污染半导体器件的尘埃。如果厚层具有T形状或箱形状，则尘埃就收集在角内并且即使在清洗步骤中也不能去除这些尘埃。因此，希望牺牲层和结构层具有当从上面看时角是圆形的形状223和224、以及当从截面看时是锥形形状225和226。
上面提到的锥形形状和圆形形状不限于形成微结构的牺牲层和结构层。在形成这些厚层的情况下，希望这些层当从上面看时具有角是圆形的形状和当从截面看时具有锥形形状。例如，希望比较厚的栅电极207和布线217当从上面看时具有角是圆形的形状227和228，以及当从截面看时具有锥形形状。结果，可以抑制尘埃的产生并且可以提高成品率。
该实施方式可以与上面的实施方式自由地组合。
[实施方式6]
在本发明的半导体器件中提供的微结构中，结构层可具有单层或多层结构。该实施方式将描述具有多层结构的结构层。
图6A示出了具有不同条件的硅层层叠以形成结构层205的情形。在通过上面的步骤形成的第一牺牲层203的上方，可以层叠第一硅层252、第二硅层253和第三硅层254以形成结构层205。通过任意地层叠具有多晶硅的层、具有非晶硅的层和具有硅化物的层，可以形成第一硅层252、第二硅层253和第三硅层254。
例如，可以用具有非晶硅的层形成第一硅层252、用具有硅化物的层形成第二硅层253、以及用具有多晶硅的层形成第三硅层254的这种方式形成结构层205。为了形成该结构层205，用具有非晶硅的层在第一牺牲层203的上方形成第一硅层252。随后，通过形成具有非晶硅的层、提供用来促进结晶的金属元素、以及用激光照射等进行结晶，形成第二硅层253。然后，通过形成具有非晶硅的层、提供用来促进结晶的金属元素、用激光照射等进行结晶以及通过稍后描述的吸杂步骤去除金属元素，来形成第三硅层254。
通过用这种方式层叠具有非晶硅的层、具有硅化物的层和具有多晶硅的层，可以形成具有导电特性、高强度、和不易破裂的结构的结构层205。
同样地，可以用具有多晶硅的层形成第一硅层252和第三硅层254，用具有非晶硅的层形成第二硅层253。通过具有将不会导致塑性变形的非晶硅夹在具有高韧性的多晶硅之间的结构，可以形成具有柔性和硬度的结构层205。另外，通过用具有硅化物的层形成第二硅层253，可以形成除柔性和硬度外还具有导电特性的结构层205。在此，多层的组合并不限于上面的实例，且具有非晶硅的层、具有硅化物的层和具有多晶硅的层可以选择性地任意层叠。
尽管图6A示出了结构层205具有三个硅层的实例，但本发明并不限于这三层。例如，如图6B所示，结构层205可以用两个硅层形成。换句话说，结构层205可形成为单层结构或包含两层或更多层的多层结构。
通过在第一牺牲层203的上方层叠第一硅层255和第二硅层256可形成图6B所示的结构层205。通过任意地层叠具有多晶硅的层、具有非晶硅的层和具有硅化物的层，可以形成第一硅层255和第二硅层256。
如果为了获得结构层205的强度而需要厚度，则通过层叠如上所述的膜，结构层205可以形成得更厚，同时具有需要的特性。例如，即使在由于内应力分布的差异大而不能一次形成得厚的层中，仍可通过重复膜形成和图案化缓和内应力。
另外，形成半导体元件的半导体层204和形成微结构的结构层205需要非常不同的特性。另外，所需要的结构层205的特性根据微结构的结构、预期的目的等而不同。因此，如图6C所示，可通过具有不同条件的硅层形成半导体层204和结构层205。
例如，可通过具有多晶硅的层形成半导体层204，且通过具有非晶硅的层形成结构层205。为了分离地形成这些硅层，在衬底上方形成非晶硅，促进结晶的金属元素仅应用到要形成具有多晶硅的层的区域，并且通过用激光仅照射加入金属元素的区域进行结晶，由此选择性地形成具有多晶硅的层。
通过形成利用具有多晶硅的层的半导体层204，可以制造出具有高迁移率和良好元件特性的半导体元件。因为使用了促进结晶的金属元素用来结晶，所以具有多晶硅的层具有连续的晶粒界面；因此，该层的迁移率和特性优于那些具有没有用金属元素结晶的多晶硅的层。另外，通过形成利用具有非晶硅的层的结构层205，可以制造出具有高强度以维持结构的微结构。
即使在参考图6A和6B描述的多层结构中，仍可通过不同的硅层形成半导体层204和结构层205。此时，半导体层204和结构层205的多层结构可相同或不同。
例如，可以通过层叠具有非晶硅的层和具有多晶硅的层形成半导体层204和结构层205。可以通过层叠具有非晶硅的层和具有多晶硅的层形成半导体层204，通过层叠具有非晶硅的层和具有硅化物的层形成结构层205。为了用这种方式制造对于半导体层和结构层不同的多层结构，首先形成非晶硅层。然后，形成用来形成硅化物的多晶硅和非晶硅，应用促进结晶的金属元素，用激光照射等进行结晶，并且通过吸杂步骤仅从将成为半导体层204的部分去除金属元素。
通过用这种方式层叠硅层以形成半导体层204和结构层205，可以很容易地进行这些步骤以形成厚的结构层205。另外，通过形成具有多晶硅的层作为半导体层204，获得了在没有降低半导体元件特性的前提下形成厚的结构层205的优点。
另外，仅半导体层204和结构层205中的一个具有多层结构。例如，为了具有良好的半导体元件特性，通过具有多晶硅的层形成半导体层204，其具有高迁移率，以及为了获得适于结构层205的强度，通过任意地层叠具有非晶硅的层、具有硅化物的层和具有多晶硅的层来形成结构层205。另一方面，半导体层204可以具有多层结构，同时结构层205可以具有单层结构。
在此，导体层204和结构层205的多层结构不限于上面描述的那些，可应用任意的组合。通过利用对于结构层205和半导体层204的不同的多层结构，可以获得具有适合形成半导体元件和微结构的层。
如图6D所示，可部分地分别制造形成结构层205的硅层。图6D示出了其中分别形成了第一部分257和第二部分258的结构层205。结构层205的第一部分257和第二部分258可分别用具有多晶硅的层、具有非晶硅的层和具有硅化物的层任意地形成。
例如，结构层的第一部分257可通过具有非晶硅的层形成，而结构层的第二部分258可通过具有多晶硅的层形成。为了部分地形成硅层，可用下面的方式进行结晶，即，在衬底上方形成非晶硅，仅在打算形成具有多晶硅层的部分提供促进结晶的金属元素，然后通过激光照射等结晶加入金属元素的部分。如果分离制造的部分是微小的，则可以通过用光刻法等在非晶硅上方形成抗蚀剂掩模来部分结晶。通过改变提供给非晶硅的激光的条件(例如，减小照射强度)，仅其一部分(例如，支撑结构的柱状部分(a pillar portion of a brace structure))没有被结晶以保持非晶，同时可以结晶其它的部分。
通过以这种方式部分分离地制造硅层，可以形成具有坚固的支柱部分和柔性的可移动部分的结构层205。
另外，可以通过组合上述方法形成结构层205和半导体层204，以便组合多层结构和其中的部件被分离制造的结构。例如，如图6B所示，结构层205可以以两层结构形成，并且第二硅层可以部分地形成：第一部分257和第二部分258。
另外，如图6D所示，结构层205可以部分地制造：第一部分257和第二部分258，并且第一部分257和第二部分258中的一个可以通过层叠层形成。
如上所述，可以通过层叠或分离地形成具有不同条件的硅层来形成半导体层204和半导体层205。由于本发明的半导体器件可以具有多层结构或者进行具有不同组合的分离构成，所以不仅可应用上述组合另外可应用任意的组合。
在以上的实例中，形成半导体元件的半导体层204和形成微结构的结构层205可以通过层叠或部分分离地形成具有不同特性的硅层来形成。由此，通过分离地形成半导体层204和结构层205，可以形成具有最适合于半导体元件和微结构的特性的层。
这种层的层叠和分离构成可以通过多次组合膜形成、结晶、吸杂等来执行。另外，可以进行促进结晶的金属元素的选择性应用、用于结晶的选择性激光照射、通过吸杂步骤选择性去除金属元素等等。在选择性地应用金属元素的情况下，可以采用以喷墨法为代表的液滴喷射法或掩模的选择性形成。
通过改变用于结晶的激光的条件，可以进行层的层叠或分离构成。例如，当通过用具有减弱强度的激光照射结晶非晶硅时，层的上部具有多晶硅而层的下部具有非晶硅。如果通过激光照射来结晶像在支架结构中的具有厚的部分和薄的部分的层，则薄的部分可以完全结晶，而厚的部分仅在其上面部分结晶而保留其下面部分的非晶。
例如，如果组合使用具有良好韧性的多晶硅和不会塑性变形的非晶硅，则可以形成既有强度又有柔性的层。由于具有通过上面步骤结晶的多晶硅的层具有连续的晶界且共价键也是连续的，所以不会出现由于晶界之间的不成对键产生的缺陷所产生的应力集中。从而，破坏应力较高。因此，即使从具有非晶硅的层中的结晶缺陷而出现破坏，破坏也不太可能蔓延到具有多晶硅的层；因此，可以停止破坏。
硅合金像硅化镍，具有高强度和导电特性。在通过利用促进结晶的金属元素结晶非晶硅以形成具有多晶硅的层之后，选择性地全部或部分留下金属元素并视需要对其进行热处理。通过组合使用具有硬度和导电特性的硅化物和具有良好韧性的多晶硅，可形成具有硬度、柔性和导电特性的层。
在用金属元素激光结晶的情况下，硅结晶的生长向着衬底垂直进行。而在没有利用金属元素激光结晶的情况下，硅结晶的生长与衬底平行进行。这些可以组合。例如，在层叠这些层的情况下，由于结晶方向不同，即使在一层出现破坏时，裂纹也不会蔓延到具有不同结晶方向的层，从而避免了破坏。如此，可以形成除了具有多晶硅才有的柔性外还具有高强度的层。
如上所述，通过层叠不同的硅层、改变层叠的硅层的厚度比、组合层的层叠和分离构成等，可形成具有符合规格的强度和电气特性的结构层205。而且，当通过层的层叠或分离构成来形成半导体层204和结构层205时，可以形成具有十分适于半导体元件和微结构的特性的层。另外，可以容易地进行前面提到的层叠和分离构成。如此，能够容易地形成具有所需特性的结构层205和半导体层204。
该实施方式可与上面的实施方式自由地组合。
[实施方式7]
接下来，将描述制造形成本发明半导体器件的天线的方法。
首先，如图10A所示，形成第二导电层并图案化以形成布线217。同时，可以形成天线229。该步骤可在蚀刻掉第一牺牲层和第二牺牲层之前进行。通过同时形成布线217和天线229，可以减少步骤的数目。
如图10B所示，可以在布线217和第二绝缘层228的上方形成第三保护层230，并可以在其上方形成天线231。为了电连接天线231和布线217，在第三保护层230中形成接触孔。该步骤可在蚀刻掉牺牲层之前进行。然后，在蚀刻牺牲层时，在第二绝缘层228和第三保护层230中形成第二接触孔218。随后，通过第二接触孔218引入蚀刻剂蚀刻掉牺牲层。这一点可在如图10A所示不能同时形成布线217和天线229时使用，例如，当布线217和天线229的膜厚度不同、天线229占用面积大等时。
如图10C所示，可向半导体器件提供对置衬底232并在对置衬底的上方形成天线233。此时，为了防止微结构受压损坏，也可以部分地提供不面向微结构的保护层234。这可以在具有绝缘表面的衬底201和对置衬底232相互接触时防止微结构被破坏。通过利用这种方法，天线233可以形成在比图10B所示的大的面积中。由于天线233形成在对置衬底232的上方，所以与天线形成在形成了微结构和半导体元件的衬底上的情况相比可以减少对半导体元件和微结构的损伤。
如图10D所示，可以使用陶瓷天线235(平面天线)作为该天线。陶瓷天线235可通过在用作反射体的第一导电层237和用作接地体的第二导电层239之间插入了介质层238的结构形成。可通过提供电能供给层240来实现从第一导电层237到具有微结构和半导体元件的层的供电。另外，可用通过在其中提供电能供给点供电的结构。在图10D中，陶瓷天线235具有提供电能供给层240的结构。
通过使用具有高介电常数的陶瓷或有机树脂、它们的混合物、磁性体等形成介质层238，以及用导电材料通过印刷法、电镀法等形成导电层237和239以及电能供给层240，可以在介质层238的表面上制造陶瓷天线235。可选地，陶瓷天线235可用下面的方式形成，即通过蒸镀法、溅射法等在介质层238的整个表面上形成导电层，并将导电层蚀刻成所需的形状。
用这种方式制造的第二导电层239和电能供给层240电连接到具有微结构和半导体元件的层。具体地，第二导电层239连接到具有半导体元件的层的给出接地电压的部分，电能供给层240连接到参考图1A描述的无线通信电路上。
被读出器/记录器和半导体器件所用的无线通信的电磁波的频带是直到135kHz的长波段、从6到60MHz(典型13.56MHz)的短波段、400到950MHz的超短波段、2到25GHz的微波段等。天线可根据用来通信的电磁波的频率设计。天线可用下面的方式分离地提供，即，与读出器/记录器通信的天线和提供驱动电能的天线是分离的。
该实施方式可以与上面的实施方式自由地组合。
[实施方式8]
为了制造本发明的半导体器件，本实施方式将参考附图描述一种在一个衬底上方制造微结构和半导体元件的方法，其不同于实施方式1示出的方法。在这些图中，在上面示出了顶示图同时在下面示出了沿着顶示图的O-P或Q-R线的截面图。
本发明的半导体器件中的微结构和半导体元件可制造在绝缘衬底的上方。
首先，在具有绝缘表面的衬底301的上方形成基膜302(见图11A)。基膜302可利用绝缘层例如氧化硅膜、氮化硅膜或氧氮化硅膜形成为单层或多层结构。在此，类似于实施方式4，基膜302形成为两层结构；然而，基膜302可具有单绝缘层或层叠的三层以上绝缘层的结构。
随后，形成形成有微结构的半导体层303和形成有半导体元件的半导体层304，并图案化成任意的形状(见图11A)。半导体层303和304可用相似的材料形成，且可以具有同实施方式4类似的结晶结构。在该实施方式中，结晶半导体层是利用类似于实施方式4的金属元素通过热处理制造的。
由于具有用于结晶的金属元素的半导体层导电性良好，所以金属元素可选择性地仅从形成半导体元件的半导体层304去除而留下形成微结构的半导体层303中的金属元素。如果去除了包含在形成微结构的半导体层303中的金属元素，则可以使用形成微结构的半导体层303而不加入金属元素。如果半导体层303需要导电性来驱动微结构，则可以加入赋予P型或N型导电性的杂质。可在加入杂质形成半导体元件的杂质区域的步骤的同时加入该杂质。在该步骤中具有导电性的半导体层303优选用于通过静电力控制的微结构的结构。
接下来，在半导体层303和304的上方形成绝缘层305(见图11A)。用与实施方式4中所示的材料和方法相似的材料和方法形成绝缘层305。形成于半导体元件区域中的绝缘层305可以用作栅绝缘层。
在类似于实施方式4的条件等下，通过高密度等离子体处理形成绝缘层305。
尽管描述了通过高密度等离子体处理形成绝缘层305的情况，但对于半导体层303和304也可进行高密度等离子体处理。通过高密度等离子体处理可以重整半导体层的表面。从而，可以改进界面的条件，由此可以改善半导体元件和微结构的电气特性。另外，高密度等离子体处理不仅用来形成绝缘层305，另外可用来形成基膜302或其它绝缘层。
随后，在形成微结构的半导体层303的上方形成第一牺牲层306并图案化成任意形状(见图11B)。可用金属元素、例如硅的元素、或化合物，例如钨或氮化硅，通过溅射法、CVD法等，形成第一牺牲层306。通过用光刻法形成抗蚀剂掩模和进行各向异性干法蚀刻来进行图案化。
第一牺牲层306的厚度考虑到多种因素来确定，例如第一牺牲层306的材料、微结构的结构和操作方法、以及蚀刻牺牲层的方法。例如，如果第一牺牲层306太薄，则蚀刻剂不能扩散而使得不能进行蚀刻，或蚀刻后结构层变弯曲。另外，如果在通过静电力操作微结构的情况下第一牺牲层太厚，则不能驱动微结构。例如，在通过结构层和牺牲层下部中的导电层之间的静电力驱动的微结构的情况下，第一牺牲层306优选具有0.5到3μm的厚度，更优选1到2.5μm。
接下来，形成成为结构层307、微结构的第二牺牲层308和半导体元件的栅电极309的导电层，并图案化成任意形状(见图11C)。导电层可以用具有导电特性的金属元素例如钨或化合物等形成，且通过溅射法、CVD法等顺序地形成。在该实施方式中，使用层叠了导电层的结构。层叠的导电层可用相同或不同的材料形成。
形成了形成微结构的结构层307和半导体元件的栅电极309的第一导电层310。可用选自Ta、W、Ti、Mo、Al和Cu的元素或包含这些元素的合金或化合物材料作为其主要成分，形成厚度约为50nm到2μm的第一导电层310。在第一导电层310的上方，形成了形成半导体元件的第二牺牲层308和栅电极309的第二导电层311。可用选自Ta、W、Ti、Mo、Al和Cu的元素或包含这些元素的合金或化合物材料作为其主要成分，形成厚度约为100nm到2μm的第二导电层311。作为第一导电层和第二导电层，可使用以掺杂杂质元素例如磷的多晶硅膜为代表的半导体层或AgPdCu合金。
导电层不仅可具有两层结构，另外可具有三层结构。例如，钨、氮化钨等可用作第一层，铝和硅的合金(Al-Si)或铝和钛的合金(Al-Ti)可用作第二层，氮化钛膜、钛膜等可用作第三层。如此，这些层可层叠以形成三层结构。在这种情况下，第一层和第二层可用作微结构的结构层，第三层可用作第二牺牲层。另外，第一层可以用作结构层，第二层和第三层可以用作牺牲层。导电层可具有单层结构。
其后，用下面的工序进行图案化，由此形成结构层307、第二牺牲层308和栅电极309。首先，形成具有将要按其形状进行蚀刻的抗蚀剂掩模。随后，应用ICP(感应耦合等离子体)蚀刻法以蚀刻第二牺牲层308和第二导电层311。此时，截面可垂直地图案化或通过各向异性蚀刻蚀刻成锥形。接下来，在结构层307和第一导电层310被蚀刻成所希望锥形的前提下，确定蚀刻条件例如施加到环形电极的电能、施加到衬底一侧上的电极的电能、和衬底一侧上的电极的温度。作为蚀刻气体，可以使用氯基气体例如Cl2、BCl3、SiCl4或CCl4；氟基气体例如CF4、SF6或NF3；或O2。
当蚀刻牺牲层制造微结构时，由于步骤比较少，优选同时蚀刻第二牺牲层308和第一牺牲层306。因此，希望第二牺牲层308和第一牺牲层306用相同的材料形成。然而，本发明不限于这些材料，第一牺牲层306和第二牺牲层308可用相同的材料或不同的材料制造。
接下来，通过向形成半导体元件的半导体层304加入杂质元素形成N型杂质区域和P型杂质区域。这种杂质区域可通过由光刻方法形成的抗蚀剂掩模和进行掺杂处理加入杂质元素来选择性地形成。作为加入杂质元素的方法，可以使用离子掺杂法或离子注入法。作为赋予N型导电性的杂质元素，可以典型地使用磷(P)或砷(As)。作为赋予P型导电性的杂质元素，可以典型地使用硼(B)。优选N型杂质区域和P型杂质区域具有在1×1020到1×1021/cm3范围内的赋予N型导电性的杂质元素的浓度。通过按需要对栅电极309交替地重复蚀刻和掺杂，可形成高浓度杂质区域和低浓度杂质区域，同时控制半导体层的杂质浓度。
另外，在用单层导电层形成栅电极309或具有多层结构的导电层没有蚀刻成锥形的情况下，通过在栅电极309的上方形成绝缘层并且各向异性地蚀刻该绝缘层，可以形成与栅电极309的侧表面(侧壁)接触的绝缘层。侧壁可类似于实施方式4制造。
在形成杂质区域后，优选进行热处理、红外光照射或激光照射用于激活杂质元素。通过与实施方式4相似的方式进行激活。
在形成包含绝缘层例如氧氮化硅膜或氧化硅膜的钝化膜之后，可以进行热处理、红外光照射或激光照射用于氢化。氢化可类似于实施方式4进行。
通过上面的步骤，形成N型半导体元件312和P型半导体元件313(见图12A)。此时，在形成没有被第一牺牲层306、结构层307和第二牺牲层308覆盖的微结构的半导体层303的区域内形成杂质区域。
随后，形成绝缘层314以覆盖全体(见图12A)。绝缘层314可以用具有绝缘特性的无机或有机材料等形成。绝缘层314可类似于实施方式4示出的绝缘层215制造。
接下来，顺序地蚀刻绝缘层314和绝缘层305，以形成用来连接半导体层303和304以及结构层307的布线的第一接触孔315(见图12A)。作为蚀刻处理，可采用干法蚀刻法或湿法蚀刻法。在该实施方式中，第一接触孔315是通过干法蚀刻形成的。
接下来，填充第一接触孔315并在绝缘层314的上方形成布线316且图案化成任意形状，从而形成形成源电极、漏电极和电路的布线等(见图12A)。可以利用包含铝(Al)、钛(Ti)、钼(Mo)、钨(W)或硅(Si)的膜或包含这些元素的合金膜来形成布线316。
如果布线316图案化具有角，则角优选类似于实施方式5的圆角。
接下来，顺序地蚀刻绝缘层314和绝缘层305，由此形成第二接触孔317和318。形成第二接触孔317来暴露第一牺牲层306，形成第二接触孔318来暴露第二牺牲层308(见图12B)。蚀刻处理可以采用干法蚀刻法或湿法蚀刻法。
在该实施方式中，通过干法蚀刻形成第二接触孔317和318。形成第二接触孔317和318，以蚀刻掉第一牺牲层306和第二牺牲层308。例如，优选第二接触孔317和318每一个具有大于等于2μm的直径。根据被蚀刻的牺牲层的体积等来确定接触孔的直径。
另外，第二接触孔317和318可形成为具有第一牺牲层306和第二牺牲层308容易被蚀刻的这种直径的接触孔。换句话说，不一定形成如上所提到的小孔，而可形成第二接触孔317和318以暴露出整个牺牲层，同时留下半导体层303和304等上方的绝缘层314的必要部分。因此，可以缩短用于去除牺牲层所需要的时间。
接下来，蚀刻掉第一牺牲层306和第二牺牲层308(参见图13A至13C)。在此，图13A至13C仅示出了微结构。作为蚀刻，可以采用湿法蚀刻或干法蚀刻法，只要适合用于牺牲层的材料即可。因此，可以通过第二接触孔317和318蚀刻掉牺牲层。由于第一牺牲层306和第二牺牲层308彼此连接，所以它们两个都可以通过第二接触孔317和318蚀刻掉。
例如，如果第一牺牲层306或第二牺牲层308用钨(W)形成，则该蚀刻通过将第一牺牲层306或第二牺牲层308浸在以1∶2的比例混合28％的氨水和31％的过氧化氢水的溶液中达20分钟来进行。如果第一牺牲层306或第二牺牲层308是二氧化硅，则可以使用其中以1∶7的比例混合含49％的氟酸的水溶液和氟化铵的缓冲氟酸。如果第一牺牲层306或第二牺牲层308用硅形成，则可以使用磷酸；碱金属的氢化物如KOH、NaOH或CsOH；NH4OH；肼；EPD(乙二胺、邻苯二酚和水的混合剂)；TMAH；IPA；NMD3溶液等。
为了防止由于湿法蚀刻之后在干燥时的毛细作用引起的微结构弯曲，利用具有低粘性的有机溶剂(如环己胺)进行冲洗或者在低温和低压下进行干燥。可选地，可组合这些。
第一牺牲层306或第二牺牲层308可以通过在大气压或高压下利用F2或XeF2干法蚀刻来去除。
以这种方式，去除了第一牺牲层的区域变成空间(对应于第三空间)，去除了第二牺牲层的区域变成空间(对应于第四空间)。
为了防止由于在去除第一牺牲层306或第二牺牲层308之后在这些空间中产生的毛细作用引起的微结构弯曲，可以进行等离子体处理以使微结构在该表面上具有拒水性质。通过由该步骤蚀刻掉第一牺牲层306和第二牺牲层308，形成空间并且可以制造具有可移动部分的微结构319。
在用于制造微结构319的前述方法中，必须选择用于结构层307的材料、用于第一牺牲层306和第二牺牲层308的材料、以及用于去除牺牲层的蚀刻剂的适当组合。例如，在选择了特定蚀刻剂的情况下，第一牺牲层306和第二牺牲层308优选通过利用具有比结构层307高的蚀刻率的材料形成。
此外，在第一牺牲层306和第二牺牲层308用不同的材料形成并且不能用相同的蚀刻剂蚀刻掉的情况下，以两个分离的步骤蚀刻牺牲层。在该情况下，必需仔细地考虑牺牲层和与蚀刻剂接触但未被去除的层(例如，结构层307、绝缘层314等)之间的选择比。
如在该实施方式中所示，通过制造具有形成栅电极的导电层的微结构的结构层，可以制造具有可移动部分的微结构，该可移动部分具有高的强度和柔性。
在以上步骤中，蚀刻掉第二牺牲层308，并且形成第二导电层311的导电层是结构层307；然而，可以在没有蚀刻掉第二牺牲层308的前提下制造该微结构(参见图13D和13E)。以这种方式，可仅蚀刻掉第一牺牲层306，而不需要用于蚀刻掉第二牺牲层308的第二接触孔318。
特别地，如图13E所示，在一些情况下，如果形成结构层307和第二牺牲层308并且蚀刻掉牺牲层，则绝缘层314保持粘贴到结构层307的锥形部分。这可以用作暂时支撑物，以当通过蚀刻掉牺牲层形成微结构319时防止结构层307弯曲。
在进行湿法蚀刻以蚀刻掉牺牲层的情况下，蚀刻剂渗入结构层307和绝缘层305之间中以使结构层307和绝缘层305通过毛细作用(即，弯曲)彼此贴附。为了避免这种情形，可以通过绝缘层314制造该支撑物。
结构层307的锥形部分和绝缘层314彼此贴附的面积从约100nm2到1μm2的范围，并且可以通过绝缘层314的支撑物防止前述贴附。然而，当通过移动使用结构层307时，支撑物不是必需的。在此，当在微结构319的结构层307和半导体层303之间给出具有不同极性的电荷时，即在其间施加电压，通过静电力将结构层307拉到半导体层303一侧以向下弯曲，由此可以将支撑物和结构层307彼此分离。这是因为支撑物和结构层307是以具有约100nm2到1μm2尺寸的小面积彼此贴附的。
通过以这种方式使用支撑物制造微结构319，能够防止结构层307弯曲。
该实施方式可以与以上实施方式自由地组合。
[实施方式9]
可以通过部分地改变以上实施方式中描述的步骤或添加另外的步骤来制造具有各种结构的微结构和半导体元件。因此，该实施方式将描述与以上实施方式的不同步骤。
在第一牺牲层306的上方，第二牺牲层321可以用与第一牺牲层306相同的材料形成并且然后可以顺序地层叠导电层322(参见图14A至14C)。然后，通过蚀刻掉第一牺牲层306形成空间，并且可以制造其中导电层322和绝缘层314用作结构层的微结构。根据以上方法，可以制造具有下面有空间的电容器、悬臂、开关等功能的微结构324(参见图14D和14E)。
此时，可以在形成第一接触孔315的同时形成用于蚀刻牺牲层的接触孔323。另外，可在形成布线316之后形成接触孔323。可以通过接触孔323的形状确定形成结构的结构层的形状。
尽管在以上实例中层叠了第一牺牲层306和第二牺牲层321，但可以在没有形成第一牺牲层306的条件下形成具有单层结构的牺牲层。另外，尽管在以上实例中第一牺牲层306和第二牺牲层321用相同的材料形成并且同时被蚀刻掉，但本发明不限于该实例。例如，第一牺牲层306和第二牺牲层321可用不同的材料形成并且以多个步骤蚀刻掉。
该实施方式可以与以上实施方式自由地组合。
[实施方式10]
为了保护微结构，可以将对置衬底粘贴到衬底上。该实施方式将描述一种将对置衬底粘贴到衬底上的方式。
如图15A和15B所示，为了保护微结构，将对置衬底325粘贴到衬底301上。在粘贴对置衬底325的情况下，在形成布线316之后，在绝缘层314(对应于第一绝缘层)的上方形成第二绝缘层326并且将该第二绝缘层326蚀刻成任意形状。此时，图案化第二绝缘层326，以便暴露出牺牲层和形成微结构的结构层。其后，蚀刻掉牺牲层，由此制造具有空间的微结构。图15A中所示的空间在一端具有开口的区域。
随后，描述了对置衬底325。在面对形成于绝缘层314(对应于第一绝缘层)上方的第二绝缘层326的对置衬底325的部分形成第三绝缘层327，以使微结构不会因粘贴对置衬底325而被破坏(参见图15A)。由于在面对形成于衬底301上方的微结构的部分中没有形成绝缘层，所以在衬底之间形成空间。因为当彼此粘贴衬底301和对置衬底325时没有破坏微结构，所以优选这种结构。
在对置衬底325上，可以形成形成半导体器件电路的天线328(参见图15B)。在该情况下，在形成于绝缘层314(对应于第一绝缘层)上方的第二绝缘层326的上方形成要与布线316(对应于第一布线)连接的第二布线329。然后，彼此固定和粘贴衬底301和对置衬底325，以便将第二布线329电连接至天线328。
优选通过利用各向异性导电材料彼此粘贴衬底301和对置衬底325，以便电连接形成于衬底上方的第二布线329和形成于对置衬底的天线328。该各向异性导电材料仅在特定的方向(在此垂直于衬底的方向)上具有导电性质，并且例如，可以使用热固各向异性导电膏(ACP)或热固各向异性导电膜(ACF)。各向异性导电膏称为粘合层，并且具有其中每个都具有导电表面的颗粒(下文称作为导电颗粒)在包含粘合剂作为其主要成分的层中扩散的结构。各向异性导电膜具有其中每个都具有导电表面的颗粒(下文称作为导电颗粒)在热固化或热塑树脂膜中扩散的结构。作为具有导电表面的颗粒，使用镀有镍(Ni)、金(Au)等的球状树脂。为了防止不必要部分中的导电颗粒之间的电短路，可在其中混合由硅石等制成的绝缘颗粒。另外，在对置衬底325上仅形成绝缘层而无需例如天线的电连接的情况下，可以通过利用不具有导电性质的粘合剂彼此粘贴衬底301和对置衬底325。
此时，与前述步骤相同，为了保护形成于衬底301上方的微结构，希望在没有面向微结构的部分和第二导电层和第三导电层的连接部分中所形成的第三绝缘层327和对置衬底325不与微结构接触。天线328可仅形成于第三绝缘层327的上方，或者天线328可形成于第三绝缘层327的上方和下方，并且天线328和第三绝缘层327可彼此电连接(参见图15B)。
该实施方式可以与上述实施方式自由地组合。
[实施方式11]
该实施方式将描述从衬底301剥离根据以上的步骤制造的半导体器件和将剥离的器件粘贴到另一衬底或物体上的制造步骤。例如，可以在玻璃衬底的上方制造半导体器件，然后将半导体器件转移到比玻璃衬底薄和软的柔性衬底如塑料衬底上。
在从衬底301剥离半导体器件的情况下，当制造基膜302时形成剥离层330(参见图16A)。剥离层330可以形成在基膜下方或层叠的基膜之间。然后，在形成上述实施方式中的布线316之后，形成接触孔331以暴露出剥离层。优选在形成用于蚀刻牺牲层的接触孔之前，从衬底剥离半导体器件。因为，如果在形成用于蚀刻牺牲层的第二接触孔之后从衬底剥离半导体器件，则在通过蚀刻掉牺牲层制造空间之后，从衬底剥离半导体器件会导致该空间破坏。
然后，将蚀刻剂引入到接触孔331中以部分地去除剥离层330(参见图16B)。接下来，从衬底301的顶表面方向贴附用于支撑剥离的衬底332，然后从具有作为界面的剥离层330的衬底301剥离半导体元件和微结构。其后，将半导体元件和微结构转移到衬底332。接下来，将柔性衬底333贴附到半导体元件和微结构与衬底301接触的一侧、即剥离表面上。然后，通过剥离用于剥离已从顶表面方向粘贴了的衬底332，可以转移半导体元件和微结构。要注意的是，衬底332可以是膜状。
随后，形成接触孔以暴露出牺牲层，并且蚀刻掉牺牲层，由此制造微结构。为了防止布线316等在剥离时与蚀刻剂发生反应，可在布线的上方形成保护膜。
在转移之后，如果微结构需要保护，则还可以粘贴前述对置衬底325。对置衬底325可以是膜状。
尽管该实施方式描述了在蚀刻剥离层330之后将半导体元件和微结构从衬底301转移到另一柔性衬底333上的方法，但本发明不限于该实例。例如，还有在仅通过蚀刻步骤去除剥离层330之后将半导体器件转移到另一衬底等的方法，以及在没有提供剥离层330的前提下从衬底301的顶表面粘贴用于剥离的衬底并且从衬底301剥离掉半导体元件和微结构的方法。另外，给出了通过从衬底301的背表面抛光衬底301获得半导体元件和微结构的另一方法。还能够适当地组合这些方法。除了从衬底301的背表面抛光衬底301的方法外，用于将半导体器件转移到另一柔性衬底333的方法具有可以重复使用衬底301的优点。
如上所述，可以通过剥离制造在衬底301上方的半导体元件和微结构并且将它们粘贴到柔性衬底333上来制造薄的、软的且紧凑的半导体器件。
可以通过激光结晶或激光结晶和金属元素的组合在比通过仅利用加热结晶低的温度下来进行结晶。由此，可以扩大可应用于该工艺中的材料范围。例如，如果仅通过加热结晶半导体层，则需要在约1000℃下进行加热约1小时；因此不能使用对加热敏感的玻璃衬底或具有其1000℃以下熔点的金属元素。然而，利用金属元素的前述步骤使得能够使用具有593℃扭变点的玻璃衬底等。
与仅由热结晶获得的半导体层相比，通过上述步骤制造的半导体层具有连续的晶粒界面；因此，共价键也是连续的。由此，没有出现由于由晶界之间不成对的键引起的缺陷而产生的应力集中，其相比正常的多晶硅增加了破坏应力。
另外，由于在膜形成之后非晶硅一般具有内残余应力，所以难以形成厚的非晶硅。而由于由上述步骤制造的多晶硅可以具有缓解的内应力并且可以在低温下形成，所以可以通过重复膜形成和结晶来形成具有任意厚度的半导体层。另外，可以在半导体层的上方图案化另外的材料并且可以在其上方形成另一半导体层。
公知硅合金例如硅化镍通常具有高的强度。通过在半导体层中选择性地留下用于结晶的金属元素并且适当地进行热处理，可以制造较硬且具有较高导电性质的微结构。因此，该方法适用于在利用半导体层作为如该实施方式中所描述的微结构的下部的电极的情况。
另外，本发明通过在一个衬底上方制造微结构和半导体元件，可以提供不需要装配或封装并且不需要高制造成本的半导体器件。
该实施方式可以与上述的实施方式自由地组合。
[实施方式12]
参考各图，实施方式12将描述在上述实施方式中说明的半导体器件的具体结构和用法。
在此，将参考图17A至17D描述一种半导体器件的实例，其是具有经由无线通信发送生物体的检测功能数据、将医用制剂注入到疾病的影响区域、采样病灶区域的细胞等的功能的医用装置。
图17A中所示的医用装置3950在涂布有保护层的封壳3952内提供有本发明的半导体器件3951。封壳3952和半导体器件3951之间的空间可用填充物3953填充。
图17B中所示的医用装置3955在涂布有保护层的封壳3952内提供有本发明的半导体器件3951。半导体器件中的微结构3956整个或部分地暴露于封壳3952的外部。封壳3952和半导体器件3951之间的空间可用填充物3953填充。
优选用于涂布封壳表面的保护层包含金刚石状碳(DLC)、氮化硅、氧化硅、氧氮化硅或氮化碳。可以适当地使用公知的封壳和填充物。通过提供具有保护层的封壳，能够防止封壳和半导体器件在体内溶解或质量改变。
另外，当封壳的最外表面具有圆形形状如椭圆形时，可以在不损伤人体的前提下安全地使用封壳。
包含在医用装置3950和3955中的半导体器件3951具有以上实施方式中提到的结构，并且通过利用微结构制作传感器、泵、采样结构等。该微结构具有用于通过测量物理量或化学量检测生物体的功能数据的传感器、用于将医用制剂注入到疾病的影响区域的泵、采样病灶区域的细胞的采样器等。
如果由医用装置检测的物理量为压力、光、声波等，则可以使用电极没有暴露到如图17A中所示的封壳外部的半导体器件。而如果检测温度、流速、磁力、加速度、湿度、化学物质如气体组分或液体组分如离子等，则优选使用微结构3956暴露到如图17B中所示的封壳外部的半导体器件。即使在具有用于将医用制剂注入到受影响区域上的泵或用于采样的采样器的医用装置的情况下，也优选将图17B中所示的微结构暴露到封壳的外部。
还能够通过电路进行由微结构获得的信息的信号转换和信号处理。另外，还可以根据半导体器件中的电路的结构，基于由微结构获得的信息提供复杂的功能，如判断半导体器件是否移动来寻找疾病的病灶区域，通过观察病灶区域使半导体器件注入医用制剂。
可以通过RF电路将由微结构获得的信息和由电路处理的信号发送给读出器/记录器。另外，能够通过无线通信将控制信号发送给在体内工作的半导体器件。由于半导体器件可以通过具有RF电路提供电源和无线地通信，所以能够增加医学处置的自由度和降低给病人带来的痛苦(如由胃内照相机带来的痛苦)。
如果医用装置是用于照取体内图像的装置，则医用装置可提供有发光器件如LED(发光二极管)或EL。结果，能够照取体内的图像。
为了将由医用装置产生的检测数据自发地发送给读出器/记录器，检测装置可提供有公知的电池。
接下来，描述使用医用装置的方法。如图17C所示，被检查者3962吞下医用装置3950或3955并且让医用装置3950或3955在体内的腔3963内移动。由半导体器件中的微结构检测的结果发送到提供于被检查者附近的读出器/记录器3961。用读出器/记录器接收该结果。结果，在没有收回半导体器件的前提下，能够在该位置检测被检查者的生物体的功能数据。另外，可以拍摄体内的腔和消化器官内的图像。
尽管上述实例已示出了通过吞下医用装置检查消化器官，但本发明不限于此。例如，通过制造很小的医用装置(例如，约几μm至几百μm)，能够将医用装置插入到血管或腹腔内。
另外，如图17D所示，通过将医用装置3950或3955嵌入在被检查者3962的内部，将由半导体器件的微结构检测的结果发送到提供于被检查者附近的读出器/记录器3964。在该情况下，将医用装置3955嵌入在体内，使电极3957与将被测量的被检查者的目标区接触。可以通过利用生物结合(biobond)等将嵌入在体内的医用装置固定到任一位置。
用读出器/记录器接收该结果。将该接收的结果记录在计算机中用于控制生物信息和在其中进行处理，由此可以控制被检查者的生物信息。通过在床3960提供读出器/记录器3964，能够在任何时间检测遭受功能障碍并且难以移动的被检查者的生物信息，以及控制被检查者的医学状态或健康条件。
该实施方式可以与以上的实施方式自由地组合。
[实施例]
该实施例将示出通过利用例如参考图5A至8C在实施方式4中示出的结构层205的半导体层形成的结构层的机械特性。
例如，如图6B所示，该结构中的结构层205可以通过层叠具有由以上步骤结晶的多晶硅的层和具有非晶硅的层来形成。具有不同结晶条件的硅层如具有多晶硅的层和具有非晶硅的层是具有机械特性彼此不同的层。因此，当通过层叠如在上述实例中的层或在相同层内的选择区域中形成结构层来形成结构层时，可以制造根据各种目的的结构。
为了检查具有不同结晶条件的硅层的机械特性的不同，对用于具有通过CVD方法形成的非晶硅的层和具有多晶硅的层的组合的弹性模量和压痕硬度进行测量。在此，利用金属元素通过激光结晶来结晶具有非晶硅的层以获得具有多晶硅的层。
在石英衬底的上方，通过CVD方法形成50nm厚的氮化硅层和100nm厚的氧化硅层作为基层、并通过CVD方法形成66nm厚的非晶硅层来形成具有非晶硅的层作为样品。通过利用连续波激光结晶具有与上述利用金属元素形成的非晶硅相同的层来获得具有多晶硅的层作为样品。用于结晶所使用的激光的能量密度在从9到9.5W/cm2的范围内，其扫描速度设定为35cm/s。由于膜的收缩，具有通过激光照射结晶的多晶硅的层的厚度变成约60nm。
通过将三棱锥形的压痕计压在样品上的纳米压痕(nanoindentation)测量来进行机械特性的测量。用于测量的条件是压痕计的单压印，并且要使用的压痕计是由金刚石制成的Berkovich压痕计。因此，压痕计的弹性模量在约0.1泊松比时为约1000GPa。
通过组合样品和压痕计的弹性模量来获得测量的总弹性模量，其表示为以下公式(1)。在公式(1)中，Er是总的弹性模量，E是杨氏模量，v是泊松比。公式中的第一项(标有“样品”的项)是样品的弹性模量所贡献的项，第二项(标有“压痕计”的项)是压痕计的弹性模量所贡献的项。
Figure A20061012850100501
如公式(1)中所示，总的弹性模量是由样品的弹性模量贡献的第一项和压痕计的弹性模量贡献的第二项的和获得的。然而，由于压痕计的弹性模量比样品的大得多，所以可以忽略第二项，因此总的弹性模量近似地示出了样品的弹性模量。
另外，压痕硬度(indentation hardness)是由压痕方法测量的硬度，通过压痕计的最大压配合重量除以最大压配合处的投影面积获得。在此，压配合处的投影面积是通过当压痕计压住样品时压痕计的几何形状和接触深度获得的。通过使该压痕硬度乘以76，可以等效地处理为，其通常用作硬度的指示的维氏硬度。
表1示出了具有多晶硅的层和具有非晶硅的层的总弹性模量和压痕硬度的测量结果。该结果示出了三个测量结果的平均值。
[表1]
样品   总的弹性模量(GPa)   压痕硬度(Gpa)
  具有非晶硅的层   141   15.5
  具有多晶硅的层   153   20.3
根据表1中所示的结果，具有多晶硅的层具有比具有非晶硅的层高的弹性模量。换句话说，表1表示，在弯曲力作用在结构层中的情况下，具有多晶硅的层具有比具有非晶硅的层更强的耐受弯曲的抵抗力。
另外，表1中所示的结果表明具有多晶硅的层比具有非晶硅的层更硬。
通过层叠具有不同弹性模量和硬度的半导体层，能够制造具有耐受弯曲的硬度和柔性的结构。例如，即使发生因具有多晶硅的层的结晶缺陷所导致的破坏，该破坏也不会传播到具有非晶硅的层；因此，该破坏可以在具有非晶硅的层之前停止。因此，可以根据层叠层的厚度的比来确定柔性和硬度的平衡。
通过具有不同性质的硅层、层叠硅化合物的层或者部分地形成硅化合物的层，可以制造具有所希望的性质如柔性、硬度、导电性质等的结构层的结构。
本申请以于2005年6月17日在日本专利局申请的日本专利申请系列号2005-178612为基础，在此通过引用其全部内容。

Claims (65)

1.一种半导体器件，包括：
在绝缘表面上方的微结构，其包括结构层和在该结构层与绝缘表面之间的空间；
电子电路，其包括在该绝缘表面上方的半导体元件；以及
该微结构和该电子电路上方的天线；
其中，所述天线和微结构分别电连接至所述电子电路。
2.根据权利要求1的半导体器件，其中，所述结构层可在该空间中移动。
3.根据权利要求1的半导体器件，其中，所述结构层包括通过利用金属元素进行的激光结晶或热结晶获得的多晶硅。
4.根据权利要求3的半导体器件，其中，所述金属元素是选自Ni、Fe、Ru、Rh、Pd、Os、Ir、Pt、Cu和Au中的一种或多种。
5.根据权利要求1的半导体器件，其中，所述半导体元件包括多晶硅。
6.根据权利要求1的半导体器件，其中，所述结构层具有多晶硅和非晶硅的多层结构。
7.根据权利要求1的半导体器件，其中，所述结构层具有多晶硅和包含硅与金属元素的硅化物的多层结构。
8.根据权利要求1的半导体器件，其中，所述结构层具有多晶硅、非晶硅、和包含硅和金属元素的硅化物的多层结构。
9.根据权利要求1的半导体器件，其中，所述结构层在同一层中包括具有多晶硅的区域和具有非晶硅的区域。
10.根据权利要求1的半导体器件，其中，所述结构层在同一层中包括具有多晶硅的区域、和具有包含硅和金属元素的硅化物的区域。
11.根据权利要求1的半导体器件，其中，所述结构层在同一层中包括具有多晶硅的区域、具有非晶硅的区域、和包含硅和金属元素的硅化物的区域。
12.根据权利要求1的半导体器件，其中，所述天线与电子电路的半导体元件电连接。
13.根据权利要求1的半导体器件，还包括：
面对着该绝缘表面的对置衬底；以及
微结构上方的保护层，其提供在微结构的没有提供对置衬底的区域中。
14.根据权利要求1的半导体器件，其中，所述微结构具有提供在所述结构层和绝缘表面之间的第一空间和提供在结构层与在结构层上方提供的层之间的第二空间，其中第一空间和第二空间彼此交叠。
15.根据权利要求1的半导体器件，其中，多晶硅被图案化成当从上方看时角部是圆形的多边形形状。
16.根据权利要求1的半导体器件，其中，形成多晶硅，以使其截面具有锥角。
17.一种半导体器件，包括：
在绝缘表面上方的微结构，其包括具有导电性质的下层、在该下层上方的结构层、和在该结构层与下层之间的空间；
电子电路，其包括在该绝缘表面上方的半导体元件；以及
该微结构和电子电路上方的天线；
其中，所述天线和微结构分别电连接至所述电子电路。
18.根据权利要求5的半导体器件，其中，所述结构层可在该空间中移动。
19.根据权利要求5的半导体器件，其中，该下层和结构层之一包括通过利用金属元素进行的激光结晶或热结晶获得的多晶硅。
20.根据权利要求19的半导体器件，其中，所述金属元素是选自Ni、Fe、Ru、Rh、Pd、Os、Ir、Pt、Cu和Au中的一种或多种。
21.根据权利要求5的半导体器件，其中，所述半导体元件包括多晶硅。
22.根据权利要求5的半导体器件，其中，该下层包括金属元素、金属元素的化合物、包括金属元素和硅的硅化物或具有杂质的硅。
23.根据权利要求5的半导体器件，其中，所述结构层具有多晶硅和非晶硅的多层结构。
24.根据权利要求5的半导体器件，其中，所述结构层具有多晶硅和包含硅与金属元素的硅化物的多层结构。
25.根据权利要求5的半导体器件，其中，所述结构层具有多晶硅、非晶硅、和包含硅和金属元素的硅化物的多层结构。
26.根据权利要求5的半导体器件，其中，所述结构层在同一层中包括具有多晶硅的区域和具有非晶硅的区域。
27.根据权利要求5的半导体器件，其中，所述结构层在同一层中包括具有多晶硅的区域、和具有包含硅和金属元素的硅化物的区域。
28.根据权利要求5的半导体器件，其中，所述结构层在同一层中包括具有多晶硅的区域、具有非晶硅的区域、和包含硅和金属元素的硅化物的区域。
29.根据权利要求5的半导体器件，其中，所述天线与电子电路的半导体元件电连接。
30.根据权利要求5的半导体器件，还包括：
面对着该绝缘表面的对置衬底；以及
微结构上方的保护层，其提供在微结构的没有提供对置衬底的区域中。
31.根据权利要求5的半导体器件，其中，所述微结构具有提供在所述结构层和绝缘表面之间的第一空间和提供在结构层与在结构层上方提供的层之间的第二空间，其中第一空间和第二空间彼此交叠。
32.根据权利要求5的半导体器件，其中，多晶硅被图案化成当从上方看时角部是圆形的多边形形状。
33.根据权利要求5的半导体器件，其中，形成该多晶硅，以使其截面具有锥角。
34.一种用于制造半导体器件的方法，包括下列步骤：
仅在绝缘表面上方的第一区域中形成第一牺牲层；
在第二区域中和第一区域中的第一牺牲层的上方形成具有硅的层；
通过利用金属元素进行的激光结晶或热结晶来结晶该具有硅的层；
通过将具有硅的结晶层图案化，在第一区域中形成结构层和在第二区域中形成半导体层；
在结构层和半导体层的上方形成第一绝缘层；
在第一绝缘层的上方形成第一导电层；
通过将第一导电层图案化，在第二区域中形成栅电极；以及
通过蚀刻掉第一牺牲层，在绝缘表面和结构层之间形成空间。
35.根据权利要求34的用于制造半导体器件的方法，其中，
在绝缘层的上方形成施加用于控制上述结构层的移动的电压的第一导电层，以及
在该第一导电层的上方形成第一牺牲层。
36.根据权利要求34用于制造半导体器件的方法，
其中，所述具有硅的层通过层叠选自多晶硅、非晶硅、和包含金属元素和硅的硅化物中的一种或多种来形成。
37.根据权利要求34用于制造半导体器件的方法，
其中，所述具有硅的层通过对非晶硅选择性地添加金属元素并通过用激光照射添加了金属元素的区域而结晶化来形成。
38.根据权利要求34用于制造半导体器件的方法，
其中，所述具有硅的层在非晶硅的上部部分中添加金属元素之后通过结晶化来形成。
39.根据权利要求34用于制造半导体器件的方法，
其中，所述金属元素是选自Ni、Fe、Ru、Rh、Pd、Os、Ir、Pt、Cu和Au中的一种或多种。
40.根据权利要求34用于制造半导体器件的方法，
其中，形成第一至第四牺牲层中的任一层，以便具有从上方看时角部为圆形的多边形形状。
41.根据权利要求34用于制造半导体器件的方法，
其中，形成第一至第四牺牲层中的任一层，使之截面具有锥形形状。
42.根据权利要求34用于制造半导体器件的方法，
其中，形成该结构层，使之具有从上方看时角部为圆形的多边形形状。
43.根据权利要求34用于制造半导体器件的方法，
其中，形成该结构层，使其截面具有锥形形状。
44.一种用于制造半导体器件的方法，包括下列步骤：
仅在绝缘表面上方的第一区域中形成第一牺牲层；
在第二区域中和第一区域中的第一牺牲层的上方形成具有硅的层；
通过利用金属元素进行的激光结晶或热结晶来结晶该具有硅的层；
通过将具有硅的结晶层图案化，在第一区域中形成结构层和在第二区域中形成半导体层；
在结构层和半导体层的上方形成第一绝缘层；
在第一绝缘层的上方形成第一导电层；
通过将第一导电层图案化，在第一区域中形成第二牺牲层和在第二区域中形成栅电极；
在上述牺牲层和栅电极的上方形成第二绝缘层；
在第二区域中的第二绝缘层中形成第一接触孔；
在第一接触孔和第二绝缘层的上方形成第二导电层；
通过将第二导电层图案化，形成电连接在第一区域中的结构层和在第二区域中的半导体层的布线；
在第二绝缘层中形成第二接触孔，用于部分地露出第一牺牲层和第二牺牲层；以及
通过经由第二接触孔引入蚀刻剂并且蚀刻掉第一牺牲层和第二牺牲层，在上述绝缘表面和结构层之间形成第一空间，以及在上述结构层和第二绝缘层之间形成第二空间。
45.根据权利要求35的用于制造半导体器件的方法，其中，
在绝缘层的上方形成施加用于控制上述结构层的移动的电压的第一导电层，以及
在该第一导电层的上方形成第一牺牲层。
46.根据权利要求35用于制造半导体器件的方法，
其中，所述具有硅的层通过层叠选自多晶硅、非晶硅、和包含金属元素和硅的硅化物中的一种或多种来形成。
47.根据权利要求35用于制造半导体器件的方法，
其中，所述具有硅的层通过对非晶硅选择性地添加金属元素并通过用激光照射添加了金属元素的区域而结晶化来形成。
48.根据权利要求35用于制造半导体器件的方法，
其中，所述具有硅的层在非晶硅的上部部分中添加金属元素之后通过结晶化来形成。
49.根据权利要求35用于制造半导体器件的方法，
其中，所述金属元素是选自Ni、Fe、Ru、Rh、Pd、Os、Ir、Pt、Cu和Au中的一种或多种。
50.根据权利要求35用于制造半导体器件的方法，
其中，第一牺牲层和第二牺牲层用同一种材料形成并且在同一步骤中蚀刻掉。
51.根据权利要求35用于制造半导体器件的方法，
其中，形成第一至第四牺牲层中的任一层，以便具有从上方看时角部为圆形的多边形形状。
52.根据权利要求35用于制造半导体器件的方法，
其中，形成第一至第四牺牲层中的任一层，使之截面具有锥形形状。
53.根据权利要求35用于制造半导体器件的方法，
其中，形成该结构层，使之具有从上方看时角部为圆形的多边形形状。
54.根据权利要求35用于制造半导体器件的方法，
其中，形成该结构层，使其截面具有锥形形状。
55.一种用于制造半导体器件的方法，包括：
在绝缘表面上方的第一区域和第二区域中形成具有硅的层；
通过利用金属元素进行的激光结晶或热结晶来结晶该具有硅的层；
通过将具有硅的结晶层图案化，在第一区域中形成包含金属元素和硅的硅化物作为下层和在第二区域中形成半导体层；
在第一区域中的下层的上方形成第三牺牲层；
在第一区域和第二区域中的所述下层和半导体层的上方形成第一绝缘层；
在第一区域中的所述第三牺牲层的上方形成第一导电层；
通过将第一导电层图案化，在第一区域中形成结构层和在第二区域中形成栅电极；以及
通过蚀刻掉第三牺牲层，在所述下层和结构层之间形成第三空间。
56.一种用于制造半导体器件的方法，包括下列步骤：
在绝缘表面上方的第一区域和第二区域中形成具有硅的层；
通过利用金属元素的激光结晶或热结晶来结晶该具有硅的层；
通过将具有硅的结晶层图案化，在第一区域中形成包含金属元素和硅的硅化物作为下层和在第二区域中形成半导体层；
在第一区域的下层和第二区域的半导体层的上方形成第一绝缘层；
在第一区域中的第一绝缘层的上方形成第三牺牲层；
在第一区域和第二区域中的绝缘层和第三牺牲层的上方层叠第三导电层和第四导电层；
通过将第三导电层和第四导电层图案化，在第一区域中形成结构层和第四牺牲层以及在第二区域中形成栅电极；
在第一区域和第二区域的第四牺牲层和栅电极的上方形成第二绝缘层；
在第二绝缘层中形成第一接触孔；
在第一区域和第二区域中的第二绝缘层和第一接触孔的上方形成第二导电层；
通过将第二导电层图案化，形成电连接第一区域中的结构层和第二区域的半导体层的布线；
在第二绝缘层中形成第二接触孔，使之部分地露出第三牺牲层和第四牺牲层；以及
通过第二接触孔引入蚀刻剂并且蚀刻掉第三牺牲层和第四牺牲层，分别形成与所述结构层接触的第二空间和第三空间。
57.根据权利要求39用于制造半导体器件的方法，
其中，所述具有硅的层通过层叠选自多晶硅、非晶硅、和包含金属元素和硅的硅化物中的一种或多种来形成。
58.根据权利要求39用于制造半导体器件的方法，
其中，所述具有硅的层通过对非晶硅选择性地添加金属元素并通过用激光照射添加了金属元素的区域而结晶化来形成。
59.根据权利要求39用于制造半导体器件的方法，
其中，所述具有硅的层在非晶硅的上部部分中添加金属元素之后通过结晶化来形成。
60.根据权利要求39用于制造半导体器件的方法，
其中，所述金属元素是选自Ni、Fe、Ru、Rh、Pd、Os、Ir、Pt、Cu和Au中的一种或多种。
61.根据权利要求39用于制造半导体器件的方法，
其中，第三牺牲层和第四牺牲层用同一种材料形成并且同时蚀刻掉。
62.根据权利要求39用于制造半导体器件的方法，
其中，形成第一至第四牺牲层中的任一层，以便具有从上方看时角部为圆形的多边形形状。
63.根据权利要求39用于制造半导体器件的方法，
其中，形成第一至第四牺牲层中的任一层，使之截面具有锥形形状。
64.根据权利要求39用于制造半导体器件的方法，
其中，形成该结构层，使之具有从上方看时角部为圆形的多边形形状。
65.根据权利要求39用于制造半导体器件的方法，
其中，形成该结构层，使其截面具有锥形形状。
CN2006101285013A 2005-06-17 2006-06-16 半导体器件及其制造方法 Expired - Fee Related CN1899951B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005178612 2005-06-17
JP2005-178612 2005-06-17
JP2005178612 2005-06-17

Publications (2)

Publication Number Publication Date
CN1899951A true CN1899951A (zh) 2007-01-24
CN1899951B CN1899951B (zh) 2011-11-23

Family

ID=37572530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101285013A Expired - Fee Related CN1899951B (zh) 2005-06-17 2006-06-16 半导体器件及其制造方法

Country Status (2)

Country Link
US (2) US7642612B2 (zh)
CN (1) CN1899951B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113772620A (zh) * 2020-06-10 2021-12-10 中国科学院微电子研究所 一种图案化有机半导体的制备方法及形变拉伸测试方法
WO2022001461A1 (zh) * 2020-06-29 2022-01-06 京东方科技集团股份有限公司 声波换能单元及其制备方法和声波换能器

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005007305A1 (en) * 2003-07-17 2005-01-27 Angelsen Bjoern A J Curved ultrasound transducer arrays manufactured with planar technology
US7560789B2 (en) 2005-05-27 2009-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7683429B2 (en) * 2005-05-31 2010-03-23 Semiconductor Energy Laboratory Co., Ltd. Microstructure and manufacturing method of the same
TWI401803B (zh) 2005-06-30 2013-07-11 Semiconductor Energy Lab 微結構、微機械、有機電晶體、電氣設備、及其製造方法
US8043950B2 (en) 2005-10-26 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7732241B2 (en) * 2005-11-30 2010-06-08 Semiconductor Energy Labortory Co., Ltd. Microstructure and manufacturing method thereof and microelectromechanical system
US8008735B2 (en) * 2006-03-20 2011-08-30 Semiconductor Energy Laboratory Co., Ltd. Micromachine device with a spatial portion formed within
US7642114B2 (en) * 2006-07-19 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Micro electro mechanical device and manufacturing method thereof
KR101478810B1 (ko) * 2006-07-28 2015-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 축전 장치
US8232621B2 (en) * 2006-07-28 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4737140B2 (ja) * 2006-10-20 2011-07-27 セイコーエプソン株式会社 Ｍｅｍｓデバイスおよびその製造方法
JP2008132583A (ja) * 2006-10-24 2008-06-12 Seiko Epson Corp Ｍｅｍｓデバイス
FR2932791B1 (fr) * 2008-06-23 2010-06-18 Commissariat Energie Atomique Procede de realisation d'une structure comportant un element mobile au moyen d'une couche sacrificielle heterogene.
JP5100670B2 (ja) 2009-01-21 2012-12-19 株式会社半導体エネルギー研究所 タッチパネル、電子機器
DE102009023371A1 (de) * 2009-05-29 2010-12-02 Acandis Gmbh & Co. Kg Verfahren zur Herstellung eines medizinischen Funktionselements mit einer freitragenden Gitterstruktur
ITTO20110995A1 (it) * 2011-10-31 2013-05-01 St Microelectronics Srl Dispositivo micro-elettro-meccanico dotato di regioni conduttive sepolte e relativo procedimento di fabbricazione
ITTO20130931A1 (it) * 2013-11-15 2015-05-16 St Microelectronics Srl Sensore di forza microelettromeccanico di tipo capacitivo e relativo metodo di rilevamento di forza
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10529915B2 (en) 2018-03-23 2020-01-07 Spin Memory, Inc. Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5381157A (en) * 1991-05-02 1995-01-10 Sumitomo Electric Industries, Ltd. Monolithic microwave integrated circuit receiving device having a space between antenna element and substrate
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US7056381B1 (en) 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6063654A (en) 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP3590283B2 (ja) 1999-01-13 2004-11-17 日本電信電話株式会社 静電型可動接点素子の製造方法
WO2003020946A2 (en) * 2001-08-14 2003-03-13 The Penn State Research Foundation Fabrication of molecular scale devices using fluidic assembly
WO2003047307A2 (en) * 2001-11-27 2003-06-05 Corporation For National Research Initiatives A miniature condenser microphone and fabrication method therefor
US6813054B2 (en) 2002-03-21 2004-11-02 Agere Systems Inc. Micro-electro-mechanical device having improved torsional members and a method of manufacturing therefor
US7125451B2 (en) 2002-04-23 2006-10-24 Sharp Laboratories Of America, Inc. Crystal-structure-processed mechanical devices and methods and systems for making
US7253488B2 (en) 2002-04-23 2007-08-07 Sharp Laboratories Of America, Inc. Piezo-TFT cantilever MEMS
US7135070B2 (en) 2002-04-23 2006-11-14 Sharp Laboratories Of America, Inc. Monolithic stacked/layered crystal-structure-processed mechanical, and combined mechanical and electrical, devices and methods and systems for making
US7128783B2 (en) 2002-04-23 2006-10-31 Sharp Laboratories Of America, Inc. Thin-film crystal-structure-processed mechanical devices, and methods and systems for making
US20030196591A1 (en) 2002-04-23 2003-10-23 Hartzell John W. Formation of crystal-structure-processed mechanical, and combined mechanical and electrical, devices on low-temperature substrates
US6860939B2 (en) 2002-04-23 2005-03-01 Sharp Laboratories Of America, Inc. Semiconductor crystal-structure-processed mechanical devices, and methods and systems for making
US7156916B2 (en) 2002-04-23 2007-01-02 Sharp Laboratories Of America, Inc. Monolithic integrated crystal-structure-processed mechanical, and combined mechanical and electrical devices, and methods and systems for making
KR100512960B1 (ko) * 2002-09-26 2005-09-07 삼성전자주식회사 플렉서블 ｍｅｍｓ 트랜스듀서와 그 제조방법 및 이를채용한 플렉서블 ｍｅｍｓ 무선 마이크로폰
EP1573800A2 (en) * 2002-11-08 2005-09-14 Koninklijke Philips Electronics N.V. Flexible semiconductor device and method of manufacturing the same
JP2004319215A (ja) * 2003-04-15 2004-11-11 Murata Mfg Co Ltd 静電駆動素子
TWI260104B (en) 2003-07-25 2006-08-11 Sony Corp MEMS type resonator, method for manufacturing the same, and communication device
JP4464125B2 (ja) 2003-12-22 2010-05-19 ソニー株式会社 構造体の作製方法及びシリコン酸化膜エッチング剤
JPWO2006025210A1 (ja) 2004-08-31 2008-05-08 松下電器産業株式会社 マイクロマシンデバイス
JP4627676B2 (ja) 2005-03-31 2011-02-09 シチズン電子株式会社 耐熱性帯電樹脂体を用いたエレクトレットコンデンサマイクロホン及びその製造方法。
US7560789B2 (en) 2005-05-27 2009-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7460292B2 (en) * 2005-06-03 2008-12-02 Qualcomm Mems Technologies, Inc. Interferometric modulator with internal polarization and drive method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113772620A (zh) * 2020-06-10 2021-12-10 中国科学院微电子研究所 一种图案化有机半导体的制备方法及形变拉伸测试方法
WO2022001461A1 (zh) * 2020-06-29 2022-01-06 京东方科技集团股份有限公司 声波换能单元及其制备方法和声波换能器

Also Published As

Publication number Publication date
US20060284183A1 (en) 2006-12-21
CN1899951B (zh) 2011-11-23
US20100087048A1 (en) 2010-04-08
US7776665B2 (en) 2010-08-17
US7642612B2 (en) 2010-01-05

Similar Documents

Publication Publication Date Title
CN1899951A (zh) 半导体器件及其制造方法
CN1911779A (zh) 半导体器件及其制造方法
CN101033057A (zh) 微结构、半导体器件、以及微结构的制造方法
CN1200793C (zh) 利用激光加工被加工物的方法
CN101041413A (zh) 微机械及其制造方法
CN1294619C (zh) 半导体器件及其制造方法
CN1293601C (zh) 半导体器件生产系统、激光装置以及激光辐射方法
CN1288710C (zh) 半导体器件及其制造方法
CN1160800C (zh) 薄膜器件的剥离方法
CN1409374A (zh) 剥离方法以及制造半导体器件的方法
CN1132245C (zh) 3维器件的制造方法
CN1294618C (zh) 半导体器件及剥离方法以及半导体器件的制造方法
CN1145215C (zh) 薄膜器件的转移方法及其应用
CN1056940C (zh) 半导体部件及其制造方法
CN101064347A (zh) 半导体器件及其制造方法
CN101064320A (zh) 半导体器件及其制造方法
CN1770474A (zh) 半导体器件及其制造方法
CN1706044A (zh) 半导体设备及其制作方法
CN1519929A (zh) 半导体芯片及其制作方法
CN1409373A (zh) 剥离方法及半导体器件的制造方法
CN1790741A (zh) 半导体器件及制造该器件的方法
CN1708852A (zh) 半导体装置及半导体装置的制作方法
CN1753166A (zh) 半导体器件及其制造方法和电器
CN1765014A (zh) 基于玻璃的soi结构
CN1725513A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111123

Termination date: 20180616