CN1877741B - 分析多位存储单元的临界状态相互作用的方法 - Google Patents

分析多位存储单元的临界状态相互作用的方法 Download PDF

Info

Publication number
CN1877741B
CN1877741B CN2006100719532A CN200610071953A CN1877741B CN 1877741 B CN1877741 B CN 1877741B CN 2006100719532 A CN2006100719532 A CN 2006100719532A CN 200610071953 A CN200610071953 A CN 200610071953A CN 1877741 B CN1877741 B CN 1877741B
Authority
CN
China
Prior art keywords
memory cell
bit memory
critical conditions
running
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006100719532A
Other languages
English (en)
Other versions
CN1877741A (zh
Inventor
李明修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN1877741A publication Critical patent/CN1877741A/zh
Application granted granted Critical
Publication of CN1877741B publication Critical patent/CN1877741B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data

Abstract

提供了一种分析多位存储单元的临界状态相互作用的方法。此坐标系统为一多轴坐标系统，其中一轴线为一存储单元第一端的临界状态，而第二轴线为一多位存储单元第二端的临界状态。运作始于该存储单元第一端的一起始点，延续至第一端的第一标的点。接着，沿着该存储单元第一端的起始点到第一端的标的点绘出一轮廓。此图阐明了该存储单元第一端到第二端临界状态的相互作用。

Description

分析多位存储单元的临界状态相互作用的方法
背景技术
许多存储器元件由于在存储单元内存储不同电荷量，因而拥有不同的临界电压(Vt)状态。一两端存储器元件单元内的一两端晶体管(例如晶体管的源极和漏极)被基板上的沟道分隔，以存储电荷，如Eitan所发明的美国专利No.5,768,1929中的图1所示。然而，在运作的时候，该存储器单元一端的临界电压(Vt)状态可能会与另一端相互作用。因此存储单元里端和端的相互作用，造成难以分析或预计运作时存储单元临界电压(Vt)的变动。 
Muralidhar等人所发明的美国专利No.6,320,784第二栏第36至36行，讨论到用于奈米晶体编程的方法。然而，其中并未讨论到存储器单元每端临界状态相互作用的分析。尽管Eitan所发明的美国专利No.5,768,192第二栏第41至65行及第三栏第16行至第四栏第3行，讨论到NROM单元的运作，然而，两端临界电压分析并没有显示出存储单元由一端到另一端之间的相互作用。此外，由Yeh等人于2002年国际电子元件会议文摘(International Electron Devices Meeting Digest)中所发表的期刊第931页至934页，曾对PHINES单元的运作及对每种运作情形临界电压进行讨论，但仍未讨论到存储单元中两端临界电压相互作用的分析方法。 
发明内容
本发明提供一种方法，利用在坐标系统上绘出存储单元每一端的临界状态，以分析与存储元件有关的多位存储单元其临界状态间的相互作用。此存储元件为一多位存储单元，包含了多个临界状态，而该坐标系统则包含多条轴线，其中一轴线则代表一临界状态，每一轴则可与多位存储单元的一端相关联，因此可用来分析该存储单元不同端临界状态间的相互作用。 
坐标系统上图形的轮廓，显示出了该多位存储单元的临界状态，同一张图上代表该元件多端在一特定状态下运作。运作模式(例如编程、读取、或擦除)始于该存储单元的一端的起始点到一标的点，利用此运作方法，则可以绘出该存储单元每一端的临界状态。由于坐标系统可同时绘出该多位存储单元每一端临界状态，因此存储单元每端临界状态的相互作用可以被分析。 
附图说明
图1是一结合的存储状态，用以阐明一存储单元一端至另一端临界状态的相互作用； 
图2说明存储单元在一运作下，由一起始点到第一标的点，接着在另一端由该第一标的点到第二标的点的运作时，一端至另一端临界状态的相互作用； 
图3为一“叶状图”，用以说明存储单元在一完整运作下，一端到另一端临界状态的相互作用； 
图4显示出由一起始点到一标的点该步的过程，并说明在一选定的编程及读取情形下的方格点； 
图5为一“叶状图”上方格点的例子，然而不同的编程及读取情形会形成不同的方格点； 
图6说明编程状态改变及“叶状图”上不同方格点的应用； 
图7说明擦除运作时叶状图上的方格点； 
图8显示一元件在一漏极读取情形下的叶状图； 
图9显示出与图8相同的元件在经历不同漏极读取情形下的叶状图； 
图10显示一PHINES元件的叶状图。 
发明详述 
本发明的叶状图为一种多轴坐标系统的分析方法，轴线可以不同 的角度分开，且每一条轴线与多位存储单元每端的临界状态有关，而另一些轴线则与存储单元另一端的临界状态有关。坐标系统上的每一点则对应于一存储器状态组合(例如每一点即为每一个不同的临界状态的组合)，图1以双轴坐标系统显示出一端的临界状态与另一端临界状态的结合存储器状态。 
为了要画出叶状图，可以由存储单元的第一端启动一运作情形，而此运作可以是编程(如写入)，或读取，或者是擦除。接着，在坐标系统上画出从存储单元第一端的起始点(例如一擦除状态)到第一端的一标的点的临界状态。在标的点完成运作之后，开始进行存储单元的第二端的编程，然后在坐标系统上画出从存储单元第一端标的点到第二端第一标的点的临界状态。图2则阐明这样的运作，其中空心圆代表由第一端一起始点到第一端一标的点的运作，而实心圆则代表由第一端第一标的点到第二端第一标的点的运作。接着再由第一端开始运作，并在坐标图上画上由第二端第一标的点到第一端第二标的点的临界状态。为了完成叶状图，由第一端开始，并在坐标系统上画上由第一端第二标的点至第二端第一点的临界状态。 
图3说明了一个完整的叶状图，其中空心圆代表在存储单元一端完成的运作，而实心圆代表在存储单元第二端上完成的运作。此叶状图说明了存储单元上，一端临界状态与另一端临界状态间的相互作用。 
无论由存储单元任何一端开始运作，都可画出与图3相同的叶状图，而这是叶状图的一个特色。因为只要在相同情形下操作，一样的元件无论由存储单元的哪一端开始，都可以得到相同的叶状图。因此，叶状图图形的轮廓乃是依照不同元件结构及其运作的分析，并且每一元件及运作都有其独特的叶状图。 
本发明的一实施例是一两端存储器元件的存储单元编程(如写入)，在此存储器元件指的是闪存。利用供给不同的标的临界状态，细密的方格点可被定义在叶状图上，以代表所选择编程及其读取情形，如图4所示。 
另一个优选实施例是使用不同的编程及读取情形时，将在叶状图 上构成不同方格点。图5则是以不同方格点的使用，代表编程情形，其可将粗略的方格点变得更为细密。举例而言，图6显示出一元件以点A为其擦除状态起点，然后利用一粗略的编程情形，使临界状态移动到新的标的状态点B上。然后，将编程情形改变成微调的编程情形，进而移动到点C上的另一个标的临界状态。 
第二个优选实施例是画出存储器元件的存储单元的擦除运作标的。如同编程一样，擦除运作在叶状图上导致不同的方格点，如图7所示。擦除运作的叶状图的形状及其方格点也决定于元件，每一元件都有其每项运作情形的叶状图，这使得人们可以分析任一存储元件运作情形及预测运作窗口。 
第三个优选实施例是画出元件的读取运作的临界标的状态。不同的叶状图代表着不同的元件结构以及读取和运作情形。例如图8和图9，分别代表着同一元件的不同叶状图，然而每一张图都显示出对于同一元件在不同的运作之下，不同的漏极读取偏压情形会产生不同的图形。 
本发明第四个优选实施例是PHINES单元的编程。单元编程的临界电压，可向上高于或向下低于临界电压标准。当开始编程时，可始于较高或低的临界电压标准，这是元件的一个特色。比方说PHINES单元的擦除状态是高临界电压，当开始此单元的编程时，它会始于高临界电压，然后降至较低的临界电压。为了完成运作，PHINES存储单元需要利用价电子带到传导带的穿隧热空穴注入(BTBTHH)，以编程至存储层。此编程情形使临界电压由高降低，图10阐明了PHINES存储单元的编程叶状图。 
叶状图提供了一种分析方法以分析及预测不同元件运作下的临界电压状态，且无论运作情形为编程(如写入)，或者是擦除，或者是读取，叶状图及其分析方法可应用于所有的多位/单元元件，如NROM，奈米晶体存储器，热空穴注入氮化电子储存的编程(PHINES)，不对称两端编程一端读取存储器(ATPOR)，两端分裂栅存储器，两端空间储存存储器，以及其它拥有多元储存位置的元件。 
利用绘出叶状图来分析存储元件的存储单元，使元件运作窗口更 容易理解。此外，它更有助于在不同操作情形下进行元件的分析，以及预测在繁复的操作算法下元件存储器的状态。 

Claims (19)

1.一种分析多位存储单元的临界状态相互作用的方法，该多位存储单元含有存储电荷的多端，此方法包含：
(a)定义一多轴坐标系统，一轴是该多位存储单元的第一端的临界状态，另一轴为该多位存储单元的第二端的临界状态；
(b)在该多位存储单元的该第一端开始一运作；
(c)在该坐标系统上画出由该多位存储单元的该第一端一起始点到一标的点的该临界状态，其中该图阐明了该多位存储单元的该第一端的该临界状态到该多位存储单元的该第二端的该临界状态的该相互作用，并且根据该图能够分析该多位存储单元的运作情形及预测运作窗口；
(d)在该多位存储单元的该第二端开始该运作；
(e)在该坐标系统上画出由该多位存储单元的该第一端的该标的点到该多位存储单元的该第二端的第一标的点的该临界状态，其中该图阐明了该多位存储单元的该第一端的该临界状态到该多位存储单元的该第二端的该临界状态的该相互作用
(f)在该多位存储单元的该第二端开始该运作；
(g)在该坐标系统上画出由该多位存储单元的该第二端的一起始点到该多位存储单元的该第二端的第一标的点的该临界状态，其中该图阐明了该多位存储单元的该第二端的该临界状态到该多位存储单元的该第一端的该临界状态的该相互作用
(h)在该多位存储单元的该第一端开始该运作；以及
(i)在该坐标系统上画出由该多位存储单元的第二端的该第一标的点到该多位存储单元的该第一端的该标的点的该临界状态，其中该图阐明了该多位存储单元的该第一端的该临界状态到该多位存储单元的该第二端的该临界状态的该相互作用，结合第(c)，(e)，(g)以及(i)步骤的图可得一叶状图。
2.如权利要求1所述的方法，其中，该多位存储单元为二位存储单元。
3.如权利要求2所述的方法，其中，该二位存储单元包含有一源极和一漏极的晶体管，而该源极端和该漏极端与该第一端和该第二端相对应。
4.如权利要求1所述的方法，其中，该多轴为二轴。
5.如权利要求4所述的方法，其中，该二轴正交。
6.如权利要求1所述的方法，其中，该运作为写入运作。
7.如权利要求1所述的方法，其中，该运作为擦除运作。
8.如权利要求1所述的方法，其中，该运作为读取运作。
9.如权利要求1所述的方法，其中，该临界状态为临界电压。
10.如权利要求1所述的方法，其中，该临界状态为读取电流。
11.如权利要求1所述的方法，其中，该存储器元件为浮动栅极存储器元件。
12.如权利要求1所述的方法，其中，该存储器元件为介电层载流子储存存储器元件。
13.如权利要求1所述的方法，其中，该存储器元件为多晶体载流子储存存储器元件。
14.如权利要求1所述的方法，其中，该存储器元件为NROM存储器元件。
15.如权利要求1所述的方法，其中，该存储器元件为PHINES存储器元件。
16.如权利要求1所述的方法，其中，该存储器元件为闪存元件。
17.如权利要求1所述的方法，该运作使用粗略编程情形。
18.如权利要求1所述的方法，该运作使用精密编程情形。
19.如权利要求1所述的方法，该起始点为擦除状态。
CN2006100719532A 2005-06-10 2006-04-03 分析多位存储单元的临界状态相互作用的方法 Expired - Fee Related CN1877741B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/150,799 US7161831B2 (en) 2005-06-10 2005-06-10 Leaf plot analysis technique for multiple-side operated devices
US11/150,799 2005-06-10

Publications (2)

Publication Number Publication Date
CN1877741A CN1877741A (zh) 2006-12-13
CN1877741B true CN1877741B (zh) 2012-05-23

Family

ID=37510139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100719532A Expired - Fee Related CN1877741B (zh) 2005-06-10 2006-04-03 分析多位存储单元的临界状态相互作用的方法

Country Status (2)

Country Link
US (1) US7161831B2 (zh)
CN (1) CN1877741B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060263255A1 (en) * 2002-09-04 2006-11-23 Tzong-Ru Han Nanoelectronic sensor system and hydrogen-sensitive functionalization

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1274930A (zh) * 1999-05-21 2000-11-29 三菱电机株式会社 存储多位的数据的非易失性半导体存储器
US6320784B1 (en) * 2000-03-14 2001-11-20 Motorola, Inc. Memory cell and method for programming thereof
CN1466765A (zh) * 2000-09-27 2004-01-07 可写的跟踪单元
CN1555559A (zh) * 2001-09-17 2004-12-15 ��ʥ�� 多态非易失性存储系统二进制模式下的选择性运行

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353554B1 (en) * 1995-02-27 2002-03-05 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
US5768192A (en) 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
JP2002184873A (ja) * 2000-10-03 2002-06-28 Sony Corp 不揮発性半導体記憶装置及びその製造方法
JP4005895B2 (ja) * 2002-09-30 2007-11-14 株式会社東芝 不揮発性半導体メモリ装置
US6822898B2 (en) * 2003-08-21 2004-11-23 Fujitsu Limited Multi-value nonvolatile semiconductor memory device
JP2005267821A (ja) * 2004-03-22 2005-09-29 Toshiba Corp 不揮発性半導体メモリ
US7190614B2 (en) * 2004-06-17 2007-03-13 Macronix International Co., Ltd. Operation scheme for programming charge trapping non-volatile memory
US7038928B1 (en) * 2004-11-17 2006-05-02 Macronix International Co., Ltd. Method of determining optimal voltages for operating two-side non-volatile memory and the operating methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1274930A (zh) * 1999-05-21 2000-11-29 三菱电机株式会社 存储多位的数据的非易失性半导体存储器
US6320784B1 (en) * 2000-03-14 2001-11-20 Motorola, Inc. Memory cell and method for programming thereof
CN1466765A (zh) * 2000-09-27 2004-01-07 可写的跟踪单元
CN1555559A (zh) * 2001-09-17 2004-12-15 ��ʥ�� 多态非易失性存储系统二进制模式下的选择性运行

Also Published As

Publication number Publication date
US7161831B2 (en) 2007-01-09
US20060279987A1 (en) 2006-12-14
CN1877741A (zh) 2006-12-13

Similar Documents

Publication Publication Date Title
CN100576357C (zh) 减小存储单元写入扰乱的方法
CN101303892B (zh) 操作包括负增量阶跃脉冲编程的存储装置的方法及装置
CN102341865B (zh) Nand闪存装置的编程方法
US20160118127A1 (en) Non-volatile semiconductor storage device
CN101093841B (zh) 具有放大的第二位操作区间的多阶存储单元结构
CN1460268A (zh) 改进编程的非易失性存储器及为此的方法
CN101847437A (zh) 半导体存储器件的操作方法
US8902656B2 (en) Plural operation of memory device
CN101295545A (zh) 用以操作双边偏压与非存储器阵列的方法
CN101558450B (zh) 用于对非易失性存储器单元进行低电压编程的方法及系统
CN101584005A (zh) 非易失性存储器中的经分割擦除及擦除验证
CN101243520B (zh) 非易失性存储单元的编程
CN101692350B (zh) 硅-氧化物-氮化物-氧化物-硅型与非门闪存的擦除法
CN101295544B (zh) 偏压一多阶单元存储器的方法
DE102005047377A1 (de) Nichtflüchtiges Speicherbauelement und Verfahren zum Verifizieren von Daten
DE102018209207A1 (de) Selektive body-reset-operation für dreidimensionalen (3d ) nand-speicher
US10217515B2 (en) Programming memory devices
DE102021115501A1 (de) Leseaktualisierung zur verbesserung der leistung bei datenerhaltung für nichtflüchtigen speicher
CN101388252B (zh) 编程非易失性存储装置的方法
CN100595923C (zh) 集成半导体非易失性存储器的控制方法
US20030133327A1 (en) Nonvolatile semiconductor storage device having a shortened time required for a data erasing operation and data erasing method thereof
CN1937078B (zh) 多重操作模式的非易失性存储器
CN101911209B (zh) 具有减小的电荷通量的非易失性存储器
CN101833993B (zh) 扩大存储单元操作区间的方法及应用其的非挥发存储器阵列
CN1877741B (zh) 分析多位存储单元的临界状态相互作用的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120523

Termination date: 20210403