CN1877738B - 半导体存储器件中的数据线布局及其形成方法 - Google Patents

半导体存储器件中的数据线布局及其形成方法 Download PDF

Info

Publication number
CN1877738B
CN1877738B CN2006100923619A CN200610092361A CN1877738B CN 1877738 B CN1877738 B CN 1877738B CN 2006100923619 A CN2006100923619 A CN 2006100923619A CN 200610092361 A CN200610092361 A CN 200610092361A CN 1877738 B CN1877738 B CN 1877738B
Authority
CN
China
Prior art keywords
data line
bar
numbered
demoder
district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006100923619A
Other languages
English (en)
Other versions
CN1877738A (zh
Inventor
薛钟善
崔正达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1877738A publication Critical patent/CN1877738A/zh
Application granted granted Critical
Publication of CN1877738B publication Critical patent/CN1877738B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

在一个方面，提供包括数据块的半导体器件，该数据块包括M条标号为{0，1，2，...n，n+1，...，m-1，m}的平行并连续地排列的数据线，其中M、n和m是正整数，并且其中n＜m，并且M＝m+1，以及分别位于数据块的相对侧上的第一解码器区和第二解码器区。M条数据线中的第一数据线组从数据块延伸到第一解码器区，并且M条数据线中的第二数据线组从数据块延伸到第二解码器区。第一数据线组包括数据线{0，1，2，...n}中的偶数编号的数据线，和数据线{n+1，...，m-1，m}中的奇数编号的数据线，以及第二数据线组包括数据线{0，1，2，...n}中的奇数编号的数据线，和数据线{n+1，...，m-1，m}中的偶数编号的数据线。

Description

半导体存储器件中的数据线布局及其形成方法
技术领域
本发明通常涉及半导体器件，更具体，本发明涉及用于半导体存储器件中的信号传输的数据线布局及其形成方法。
背景技术
半导体存储器件通常包括用于存储数据的存储单元阵列区和用于访问该存储单元并进行各种处理操作的外围电路区。存储单元阵列区通常包括具有交叉的字线和位线的多个数据块。在存储单元阵列区和外围电路区之间操作地插入解码器区，以在其间发送地址和数据信号。解码器区通常被分为行解码器，用于接口存储单元阵列区的字线和外围电路区，以及列解码器，用于接口存储单元阵列区的位线和外围电路区。
图1是说明传统半导体存储器件的布局的平面图。
参照图1，本实例的传统半导体存储器件包括位于多个字线WL<0:31>和多个位线BL<0:n>的交叉处的数据块DB。还根据该实例，偶数编号的字线WL延伸到第一行解码器行DEC1，以及奇数编号的字线WL延伸到第二行解码器行DEC2，其中第一和第二行解码器行DEC1和行DEC2位于数据块DB的相对侧。相似地，偶数编号的位线BL延伸到第一列解码器列DCE1，以及奇数编号的位线BL延伸到第二列解码器行列DEC2，其中第一和第二列解码器列DEC1和列DEC2位于数据块DB的相对侧。
在替换布局(未示出)中，单个行解码器设置在数据块DB的一侧，并连接到所有字线WL，以及单个列解码器设置在数据块DB的一侧，并连接到所有的位线。然而，通过如图1所示在数据块DB的相对侧上提供两个行解码器和两个列解码器，可以更加容易地缩小位线之间的间距(pitch)和字线之间的间距。
图2是说明传统半导体存储器件的数据块的字线布局的平面图。在该实例中，存储器件的每个数据块包括32条字线WL<0:31>。
如图2所示，在字线WL00-WL31中的奇数编号的字线延伸到右解码器区，以及在字线WL00-31中的偶数编号的字线延伸到左解码器区。每个字线包括焊盘延伸部分12，其在给定方向上延伸，用于通过布线连接到外围器件。由于偶数编号的字线和奇数编号的字线交替地连接到左侧解码器区和右侧解码器区，可以获得焊盘延伸部分12之间的相对大的间隔。然而，当字线的线宽被减小为小于由光刻工序限定的极限值时，减小了相邻焊盘延伸部分12之间的间隔，其可以使得保持足够的空间来允许在焊盘延伸部分12上形成接触图形变得困难。
发明内容
根据本发明的一个方面，提供包括数据块的半导体器件，该数据块包括M条标号为{0，1，2，...n，n+1，...，m-1，m}的平行并连续地排列的数据线，其中M、n和m是正整数，并且其中n＜m，并且M＝m+1，以及分别位于数据块的相对侧上的第一解码器区和第二解码器区。M条数据线中的第一数据线组从数据块延伸到第一解码器区，并且M条数据线中的第二数据线组从数据块延伸到第二解码器区。第一数据线组包括数据线{0，1，2，...n}中的偶数编号的数据线，和数据线{n+1，...，m-1，m}中的奇数编号的数据线，以及第二数据线组包括数据线{0，1，2，...n}中的奇数编号的数据线，和数据线{n+1，...，m-1，m}中的偶数编号的数据线。
根据本发明的另一方面，提供了形成数据线的方法，其包括在半导体衬底上限定数据块，并在数据块的相对侧上限定第一和第二解码器区、形成多个平行的虚拟图形，其延伸以使得从第一解码器区到第二解码器区横跨数据块、形成包围多个虚拟图形的侧壁的隔片图形、以及通过构图将每个隔片图形分为两部分，以限定M条标号为{0，1，2，...n，n+1，...，m-1，m}的平行并连续地排列的数据线，其中M、n和m是正整数，并且其中n＜m，并且M＝m+1。M条数据线中的第一数据线组从数据块延伸到第一解码器区，并且M条数据线中的第二数据线组从数据块延伸到第二解码器区。第一数据线组包括数据线{0，1，2，...n}中的偶数编号的数据线，和数据线{n+1，...，m-1，m}中的奇数编号的数据线，以及第二数据线组包括数据线{0，1，2，...n}中的奇数编号的数据线，和数据线{n+1，...，m-1，m}中的偶数编号的数据线。
附图说明
从下面的参照附图的详细说明中，本发明的上述和其他方面及实施例的特性将变得更加显而易见，其中：
图1是说明传统半导体存储器件的布局的平面图；
图2是说明传统半导体存储器件的数据线分布的平面图；
图3是说明根据本发明的第一实施例的半导体存储器件的数据线布局的平面图；
图4至7是说明根据本发明的第一实施例的形成半导体存储器件的数据线布局的方法的平面图；
图8是说明根据本发明的第二实施例的半导体存储器件的数据线布局的平面图；以及
图9至12是说明根据本发明的第二实施例的形成半导体存储器件的数据线布局的方法的平面图。
具体实施方式
现在将详细参考本发明的优选实施例，在附图中说明其实例。然而，本发明不限制于在随后说明的实施例，而是，在此示出的实施例是用于便于理解本发明的范围和精神。应理解，当层称为在另一层或衬底之上时，其可以直接在其他层或衬底之上，也可以存在中间层。在通篇，相同参考标号指示相同的元件。
图3是说明根据本发明的第一实施例的半导体存储器件的数据线布局的平面图。
半导体存储器件的存储单元阵列包括多个数据块，并且数据块包括以8的倍数标号的字线。参照图3，该实例的半导体存储器件的每个数据块包括M条平行字线WL，其顺序地编号为{0，1，...，m-1，m}，其中M＝m+1。在该实施例的特定实例中，M＝16(即，m＝15)，并且因此每个数据块包括16条字线WL00-WL15。优选地，字线WL的数目M是8的倍数，例如8，16，32，64等。
同样，分别在数据块的相对侧限定第一解码器区DEC1和第二解码器区DEC2。
将字线WL分为两个组，即第一字线组和第二字线组。第一字线组延伸到第一解码器区DEC1，并且第二字线组延伸到第二解码器区DEC2。
参照图3，第一字线组包括字线WL{0，1，2，...n}中的偶数编号的字线，和字线WL{n+1，...，m-1，m}中的奇数编号的字线，其中n＜m。优选地n是奇数，并且还优选地m＝2n+1。在该实施例的实例中，n＝7。因此，第一字线组包括字线WL00、WL02、WL04、WL06、WL09、WL11、WL13和WL15。
第二字线组包括字线WL{0，1，2，...n}中的奇数编号的字线，和字线WL{n+1，...，m-1，m}中的偶数编号的字线。再次，在本实施例的实例中，n＝7。因此，第二字线组包括字线WL01、WL03、WL05、WL07、WL08、WL10、WL12和WL14。
在如图3所示的该实施例的实例中，每个字线WL的一端包括焊盘延伸部分PAD，在其上形成接触图形CT。即，如果考虑字线WL在第一方向上(例如，在图3中左到右)延伸，字线WL的一端包括相对于第一方向延伸一角度(例如，图3中的上和下)的焊盘延伸部分。
还在如图3所示的该实施例的实例中，在字线WL(0，1，2，...，m-1，m)中偶数编号的字线WL的焊盘延伸部分和在字线WL(0，1，2，...，m-1，m)中奇数编号的字线WL的焊盘延伸部分在相反的方向上延伸。更具体，相对于图3的平面图，偶数字线WL00...WL14的焊盘延伸部分在图中向下延伸，而奇数字线WL01...WL15的焊盘延伸部分在图中向上延伸。因此，在第二解码器DEC2中，直接相邻的第n条字线WL07和第n+1条字线WL08在相反方向上延伸，这允许最小化这些字线之间的空间。也可以紧密地隔开剩余字线WL(除了WL06和WL09之外)，由于在相邻接触图形CT下面的焊盘延伸部分在第一和第二解码器DEC1和DEC2内的相同方向上延伸。此外，尽管字线WL06和WL09的焊盘延伸部分彼此朝向延伸，它们被两条插入的字线WL07和WL08隔开，由此允许在第一解码器DEC1中的足够的布局。
还参照图3，可以通过在第一和第二解码器DEC1和DEC2内将接触图形CT的位置横向地移动(或偏移)偏移间隔I1，而获得字线WL之间的间距的进一步最小化。根据图3的实例，在第一解码器DEC1中这通过顺序地减小字线WL(0，1，2，...，n)中偶数编号的字线的长度，并且顺序地增大在字线WL(n+1，...，m-1，m)中奇数编号的字线长度来实现。换句话说，偶数编号的字线WL00-WL06长度顺序地减小，而奇数编号的字线WL09-WL15长度顺序地增加。在第二解码器DEC2中，接触图形CT的偏移是通过顺序地增加字线WL(0，1，2，...，n)中奇数编号的字线的长度，并且顺序地减小在字线WL(n+1，...，m-1，m)中偶数编号的字线的长度来实现。换句话说，偶数编号的字线WL08-WL14长度顺序地减小，而奇数编号的字线WL01-WL07长度顺序地增加。同样，在图3中，第n条字线(WL07)的长度与第n+1条字线(WL08)的长度相同。
在上述实例中，描述了存储阵列块的字线布局。然而，本发明不限制于该方面，而是该布局可以施用于其他类型的数据线，例如位线。
图4至7是说明根据本发明的第一实施例的形成半导体存储器件的数据线布局的方法的平面图。
首先参照图4，在半导体衬底上形成多个条状(striped)虚拟图形50。虚拟图形50每个具有宽度L1并彼此分隔距离I2。此外，在一个方向上将第一至第四虚拟图形(从图4的顶开始计数)顺序地偏移距离I1，同时在相反方向上将第五至第八虚拟图形50顺序地偏移距离I1。此外，在图4中所示的相同横向偏移位置上形成第四和第五虚拟图形50a和50b。
参照图5，在虚拟图形50的侧壁上形成隔片图形52。此时，当以相同距离布置数据线时，可以相等地设置虚拟图形59的宽度和隔片图形52之间的距离为L1。格片图形52具有数据线的结构。当隔片图形52用于形成字线时，隔片图形52是其中在绝缘膜上形成导电膜的结构。特别地，当半导体存储器件是非易失性存储器件(例如闪存器件)时，隔片图形包括形成在栅绝缘膜上的多个浮置栅、形成在浮置栅上的控制栅电极、以及在浮置栅和控制栅电极之间插入的栅层间介质膜。隔片图形52可用于字线和位线。
参照图6，在除去虚拟图形50之后，在闭合(loop)形状中的隔片图形52剩余。通过除去闭合形状部分中的隔片图形52的两个部分，可以将一个隔片图形52分为两个条形图形。此时，使用掩模MK1除去隔片图形52以打开隔片图形52的对角相对的边缘部分，然后可以获得两个条形图形。此外，两个条形图形可以具有在端部弯曲为彼此相对的方向的部分。
参照图7，通过除去部分隔片图形52而形成条形的多条数据线(字线WL)。此时，通过适宜地选择分开隔片图形52的部分，形成焊盘延伸部分PAD，其中弯曲每个字线WL的一个端部。接下来，接触图形连接到焊盘延伸部分PAD，然后可以获得数据线的布局，如图3所示。
如图3所示，第一实施例的焊盘延伸部分PAD可具有小于光刻工序的极限值的宽度。因此，可以具有接触图形CT的小的接触面积，其由光刻工序所限定，以及焊盘延伸部分PAD。在本发明的第二实施例中，提供了具有接触焊盘CT的大接触区域的数据线，其由光刻工序和形成其的方法所限定。
图8是说明根据本发明的第二实施例的半导体存储器件的数据线布局的平面图。
参考图8，第二实施例与图3的第一实施例相似，因此在此不重复第二实施例的相似元件的描述，以避免描述上的重复。
与第一实施例不同，焊盘延伸部分PAD的长度(图8中的左到右)比字线WL的宽度(图8中的上和下)要宽。例如，每个焊盘延伸部分PAD的长度可以是字线WL的宽度的两倍或更多。接触图形CT连接到焊盘延伸部分PAD。因此，焊盘延伸部分PAD和接触图形CT的接触面积大于第一实施例的。
图9至12是说明根据本发明的第二实施例的形成半导体存储器件的数据线布局的方法的平面图。
参照图9，在半导体衬底上形成多个虚拟图形150，以形成数据线的线宽小于光刻工序的极限值。虚拟图形150以带状彼此平行。虚拟图形150包括彼此对称设置的第一虚拟图形组和第二虚拟图形组。第一虚拟图形组包括第一虚拟图形150a，并且第二虚拟图形组包括第二虚拟图形150b。每个第一虚拟图形150a和第二虚拟图形150b的两个端部分别包括延伸到相反方向的部分150p1和150p2。在第一虚拟图形组和第二虚拟图形组之间形成第三虚拟图形150c。在第一解码器区中第三虚拟图形150c的端部包括延伸到两个方向的部分150p3。在第二解码器区中第一虚拟图形组和第二虚拟图形组的端部150p2，与在第一解码器区中第一虚拟图形组和第二虚拟图形组的端部150p1，在相反的延伸方向上延伸。此时，可以将虚拟图形设置为在宽度和高度上位移预设距离，使得数据线可以被设置为在一个方向上位移。在这种情况下，期望虚拟图形的延伸部分150p1、150p2和150p3的每个端部面对相邻虚拟图形的侧壁。期望虚拟图形的延伸部分和侧壁之间的距离小于将稍后形成的隔片图形的宽度的两倍。在这种情况下，由于可以在面对延伸部分的端部和虚拟图形的部分将隔片图形彼此连接，可以形成具有宽的宽度的焊盘延伸部分。在第二解码器区中的相同垂直侧上设置邻近于第三虚拟图形150c的第一和第二虚拟图形150a和150b和第三虚拟图形150c的端部。此外，在第一解码器区中，相对于第三虚拟图形150c，将邻近于第三虚拟图形150c的第一和第二虚拟图形150a和150b向左位移预设距离。
参照图10，在虚拟图形150的侧壁上形成隔片图形152。在第二实施例中，隔片图形152包括稍后将成为数据线的结构。由于虚拟图形的端部和相邻的另一虚拟图形的侧壁之间的距离小于隔片图形152的宽度的两倍，在隔片图形152中虚拟图形的端部连接到相邻另一虚拟图形的侧壁。将隔片图形512位移预设距离I11，并以台阶形状在虚拟图形的侧壁上形成。
参照图11，在除去虚拟图形150之后，剩余具有多个条状裂缝的隔片图形152。通过使用掩模MK2除去隔片图形以打开部分隔片图形152，形成数据线。
参照图12，通过除去部分隔片图形152形成多个条形的数据线(这里，字线WL)。此时，通过适宜地选择分开隔片图形152的部分形成焊盘延伸部分PAD，其中弯曲每个字线WL的一个端部。由于焊盘延伸部分PAD的宽度是隔片图形的宽度的两倍，焊盘延伸部分PAD和接触图形CT的接触面积比如图8所示的第一实施例的要大。
根据本发明，数据线延伸到分别设置在数据块的两侧的第一解码器区和第二解码器区。此时，由于在预设序数之前的偶数和在预设数目之后的奇数延伸到第一解码器区或第二解码器区，可以获得数据线的小的线宽，并可以获得接触图形之间的间隔。此外，由于在一个方向上位移然后在另一方向上位移设置在第一解码器区和第二解码器区上的数据线的端部，可以减小解码器区。
本领域技术人员可知，可以在本发明中做出各种改进和变化。因此，本发明旨在包括本发明的改进和变化，只要它们在所附的权利要求及其等效的范围内。

Claims (15)

1.一种半导体器件，包括：
数据块，包括M条标号为{0，1，2，...n，n+1，...，m-1，m}的平行并连续地排列的数据线，其中M、n和m是正整数，并且其中n＜m，并且M＝m+1；
分别位于数据块的相对侧上的第一解码器区和第二解码器区；
其中M条数据线中的第一数据线组从数据块延伸到第一解码器区，
其中M条数据线中的第二数据线组从数据块延伸到第二解码器区，
其中第一数据线组包括数据线{0，1，2，...n}中的偶数编号的数据线，和数据线{n+1，...，m-1，m}中的奇数编号的数据线，
其中第二数据线组包括数据线{0，1，2，...n}中的奇数编号的数据线，和数据线{n+1，...，m-1，m}中的偶数编号的数据线，
其中m＝2n+1，
其中数据线(0，1，2，...，n)中的偶数编号的数据线的长度顺序地减小，并且数据线(n+1，...，m-1，m)中的奇数编号的数据线的长度顺序地增大，以及
其中数据线(0，1，2，...，n)中的奇数编号的数据线的长度顺序地增大，并且数据线(n+1，...，m-1，m)中的偶数编号的数据线的长度顺序地减小。
2.如权利要求1的半导体器件，其中M条数据线的每一条在第一方向上延伸，并且其中M条数据线的每一条的端包括焊盘延伸部分，该焊盘延伸部分位于第一或第二解码器区中，并相对于第一方向延伸一角度。
3.如权利要求2的半导体器件，其中数据线{0，1，2，...，m-1，m}中的偶数编号的数据线的焊盘延伸部分在第二方向上延伸，并且其中数据线{0，1，2，...，m-1，m}中的奇数编号的数据线的焊盘延伸部分在与第二方向相反的第三方向上延伸。
4.如权利要求3的半导体器件，其中第n条数据线和第n+1条数据线的焊盘延伸部分分别在第二和第三方向上延伸。
5.如权利要求1的半导体器件，其中n是奇数。
6.如权利要求1的半导体器件，其中第n条数据线的长度与第n+1条数据线的长度相同。
7.如权利要求1的半导体器件，其中M条数据线的每一条是字线。
8.如权利要求1的半导体器件，其中M条数据线的每一条是位线。
9.一种形成数据线的方法，包括
在半导体衬底上限定数据块，并在数据块的相对侧上限定第一和第二解码器区；
形成多个平行的虚拟图形，其延伸以使得从第一解码器区到第二解码器区横跨数据块；以及
形成包围多个虚拟图形的侧壁的隔片图形；以及
通过构图将每个隔片图形分为两部分，以限定M条标号为{0，1，2，...n，n+1，...，m-1，m}的平行并连续地排列的数据线，其中M、n和m是正整数，并且其中n＜m，并且M＝m+1，
其中M条数据线中的第一数据线组从数据块延伸到第一解码器区，
其中M条数据线中的第二数据线组从数据块延伸到第二解码器区，
其中第一数据线组包括数据线{0，1，2，...n}中的偶数编号的数据线，和数据线{n+1，...，m-1，m}中的奇数编号的数据线，
其中第二数据线组包括数据线{0，1，2，...n}中的奇数编号的数据线，和数据线{n+1，...，m-1，m}中的偶数编号的数据线，以及
其中m＝2n+1。
10.如权利要求9的方法，其中M条数据线的每一条在第一方向上延伸，并且其中M条数据线的每一条的端包括焊盘延伸部分，该焊盘延伸部分位于第一或第二解码器区中，并相对于第一方向延伸一角度。
11.如权利要求9的方法，其中虚拟图形包括对称设置的第一虚拟图形组和第二虚拟图形组，以及设置在第一虚拟图形组和第二虚拟图形组之间的第三虚拟图形组，第一虚拟图形组和第二虚拟图形组包括具有在彼此不同的方向上延伸的两个端部的虚拟图形，在第一解码器区中第三虚拟图形的端部延伸到两个方向，以及在第二解码器区中第一图形组和第二图形组的端部朝向第三虚拟图形延伸。
12.如权利要求11的方法，其中将虚拟图形在一个方向上位移，并设置为相对于第三虚拟图形变得远离第三虚拟图形的虚拟图形。
13.如权利要求11的方法，其中虚拟图形的延伸端部面对相邻的其他虚拟图形的侧壁。
14.如权利要求11的方法，其中虚拟图形的延伸端部和相邻虚拟图形之间的距离小于隔片图形的宽度的两倍。
15.如权利要求9的方法，其中相邻虚拟图形之间的最小距离小于隔片图形的宽度的两倍，并且相邻虚拟图形之间的最大距离大于隔片图形的宽度的两倍。
CN2006100923619A 2005-06-01 2006-06-01 半导体存储器件中的数据线布局及其形成方法 Active CN1877738B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2005-0046897 2005-06-01
KR1020050046897A KR100614660B1 (ko) 2005-06-01 2005-06-01 반도체 기억 장치의 데이터 라인 및 그 형성방법
KR1020050046897 2005-06-01

Publications (2)

Publication Number Publication Date
CN1877738A CN1877738A (zh) 2006-12-13
CN1877738B true CN1877738B (zh) 2011-11-23

Family

ID=37493360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100923619A Active CN1877738B (zh) 2005-06-01 2006-06-01 半导体存储器件中的数据线布局及其形成方法

Country Status (3)

Country Link
US (2) US7385834B2 (zh)
KR (1) KR100614660B1 (zh)
CN (1) CN1877738B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100877111B1 (ko) * 2007-10-04 2009-01-07 주식회사 하이닉스반도체 미세 패턴 형성 방법
JP5322533B2 (ja) * 2008-08-13 2013-10-23 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
US8728940B2 (en) * 2012-01-26 2014-05-20 Micron Technology, Inc. Memory arrays and methods of forming same
CN105513628A (zh) * 2014-09-23 2016-04-20 北京兆易创新科技股份有限公司 一种存储器阵列中位线引出电路和存储器
KR102377568B1 (ko) * 2015-11-27 2022-03-22 에스케이하이닉스 주식회사 패드부 및 라인부를 가진 미세 패턴을 형성하는 방법
CN108665927B (zh) * 2017-04-01 2024-01-23 兆易创新科技集团股份有限公司 Nand闪存的版图结构和nand闪存芯片
CN109994464B (zh) * 2017-12-29 2021-04-09 长鑫存储技术有限公司 具有双倍间距的布局图形及其形成方法
KR102354680B1 (ko) * 2018-02-23 2022-01-25 에스케이하이닉스 주식회사 메모리 장치
CN114283861B (zh) * 2020-09-28 2024-03-26 长鑫存储技术有限公司 集成电路存储器及其形成方法
TWI746303B (zh) * 2020-12-07 2021-11-11 華邦電子股份有限公司 字元線布局及其形成方法
CN113594203A (zh) * 2021-07-27 2021-11-02 长江先进存储产业创新中心有限责任公司 相变存储器及其制作方法、定位方法和掩膜版

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1147675A (zh) * 1995-06-29 1997-04-16 三星电子株式会社 呈电路阵列结构供高速操作的半导体存储器
CN1244018A (zh) * 1998-08-04 2000-02-09 三星电子株式会社 同步猝发半导体存储器件
CN1637939A (zh) * 2004-01-07 2005-07-13 松下电器产业株式会社 半导体存储装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60109268A (ja) 1983-11-18 1985-06-14 Nec Corp 半導体記憶装置
JPH02123596A (ja) * 1988-11-02 1990-05-11 Nec Corp 半導体メモリー
JP3186084B2 (ja) * 1991-05-24 2001-07-11 日本電気株式会社 半導体メモリー装置
US6141286A (en) * 1998-08-21 2000-10-31 Micron Technology, Inc. Embedded DRAM architecture with local data drivers and programmable number of data read and data write lines
JP2000076880A (ja) 1998-08-27 2000-03-14 Toshiba Corp 半導体記憶装置
US5940315A (en) * 1998-09-01 1999-08-17 Micron Technology, Inc. Strapped wordline architecture for semiconductor memory
US6115310A (en) * 1999-01-05 2000-09-05 International Business Machines Corporation Wordline activation delay monitor using sample wordline located in data-storing array
KR20000050309A (ko) * 1999-01-05 2000-08-05 윤종용 향상된 프로그램 및 독출 동작 속도를 가지는 플래시 메모리 장치
KR100635195B1 (ko) 2000-12-29 2006-10-16 주식회사 하이닉스반도체 플래쉬 메모리 장치
KR100454131B1 (ko) 2002-06-05 2004-10-26 삼성전자주식회사 라인형 패턴을 갖는 반도체 소자 및 그 레이아웃 방법
JP2004192694A (ja) * 2002-12-10 2004-07-08 Renesas Technology Corp 半導体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1147675A (zh) * 1995-06-29 1997-04-16 三星电子株式会社 呈电路阵列结构供高速操作的半导体存储器
CN1244018A (zh) * 1998-08-04 2000-02-09 三星电子株式会社 同步猝发半导体存储器件
CN1637939A (zh) * 2004-01-07 2005-07-13 松下电器产业株式会社 半导体存储装置

Also Published As

Publication number Publication date
US7645644B2 (en) 2010-01-12
US20080206932A1 (en) 2008-08-28
KR100614660B1 (ko) 2006-08-22
CN1877738A (zh) 2006-12-13
US20060273457A1 (en) 2006-12-07
US7385834B2 (en) 2008-06-10

Similar Documents

Publication Publication Date Title
CN1877738B (zh) 半导体存储器件中的数据线布局及其形成方法
US10056404B2 (en) Semiconductor memory devices having closely spaced bit lines
US5590068A (en) Ultra-high density alternate metal virtual ground ROM
US20210202324A1 (en) Memory Arrays And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
KR20160137750A (ko) 반도체 메모리 소자
US20230232632A1 (en) Three-dimensional (3d) semiconductor memory device
KR102220682B1 (ko) Sram 셀과 표준 셀 사이의 스페이스 최적화
CN113963735A (zh) 半导体存储器装置
US20230267263A1 (en) Space Optimization Between SRAM Cells and Standard Cells
CN101236927B (zh) 自行对准接触窗及其制造方法
CN1248316C (zh) 非易失性半导体存储单元及其半导体电路配置的制造方法
CN102655152B (zh) 存储装置、其制造方法与操作方法
CN113555046A (zh) 磁性随机存储器及其读写方法
CN107527916B (zh) 具有缩小尺寸串列选择线元件的三维半导体元件
EP0817269B1 (en) Wordline layout for semiconductor memory device
JP2009283825A (ja) 半導体装置
CN111816757A (zh) 磁性随机存储器及其形成方法
US20220293510A1 (en) Semiconductor device and method for forming the structure of word-line avoiding short circuit thereof
US20240040785A1 (en) Memory device
US20240145005A1 (en) Memory block and control method thereof
WO2024087353A1 (zh) 存储块及其制程方法、存储单元
TW202418968A (zh) 存儲塊及其製程方法、存儲單元
TW202418281A (zh) 存儲塊的控制方法
CN111816674A (zh) 磁性随机存储器及其形成方法
CN116997179A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant