CN1855528A - 多晶硅－绝缘层－多晶硅电容和高阻多晶硅器件及制作方法 - Google Patents

多晶硅－绝缘层－多晶硅电容和高阻多晶硅器件及制作方法 Download PDF

Info

Publication number
CN1855528A
CN1855528A CN 200510025458 CN200510025458A CN1855528A CN 1855528 A CN1855528 A CN 1855528A CN 200510025458 CN200510025458 CN 200510025458 CN 200510025458 A CN200510025458 A CN 200510025458A CN 1855528 A CN1855528 A CN 1855528A
Authority
CN
China
Prior art keywords
polysilicon
pip
type ion
high resistance
bottom crown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200510025458
Other languages
English (en)
Other versions
CN100409449C (zh
Inventor
钱文生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CNB2005100254583A priority Critical patent/CN100409449C/zh
Publication of CN1855528A publication Critical patent/CN1855528A/zh
Application granted granted Critical
Publication of CN100409449C publication Critical patent/CN100409449C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种多晶硅－绝缘层－多晶硅电容和高阻多晶硅器件及制作方法，晶体管多晶硅栅、PIP电容下极板和高阻多晶硅都在第一层多晶硅上完成，只有PIP电容的上极板是单独的第二层多晶硅。本发明利用PMOS源漏极的P型离子注入和PIP下极板的N型离子注入而获得所需的阻值，所以可节约一次离子注入和一次光刻。本发明结构简单，成本低，工艺稳定性好，有益提高产品的成品率。

Description

多晶硅-绝缘层-多晶硅电容和高阻多晶硅器件及制作方法
技术领域
本发明涉及一种用于模拟或射频集成电路的多晶硅-绝缘层-多晶硅电容和高阻多晶硅器件。本发明还涉及该器件的制作方法。
背景技术
目前多晶硅-绝缘层-多晶硅(PIP)电容和高阻多晶硅(HRPoly)是模拟或射频集成电路中经常同时使用的元件。这两种元件的常规制作方法较为繁琐，采用三层多晶硅分别用来作PIP的上、下极板和高阻多晶硅，同时需要四次光刻和三次离子注入来进行PIP和HRPoly的刻蚀与掺杂。由于该结构复杂，而且工艺步骤多，不仅造成工艺成本过高，还对成品率的提高带来负面影响。
发明内容
本发明要解决的技术问题是提供一种多晶硅-绝缘层-多晶硅电容和高阻多晶硅器件，它结构简单，成本低，工艺稳定性好，有益提高产品的成品率。本发明还要提供一种该器件的制作方法。
为解决上述技术问题，本发明多晶硅-绝缘层-多晶硅电容和高阻多晶硅器件，在硅衬底上至少包含浅沟道隔离槽(STI)和晶体管栅氧化层，在晶体管栅氧化层上的第一层多晶硅分别形成晶体管多晶硅栅、PIP下极板、高阻多晶硅，在PIP下极板上形成PIP介质层(即绝缘层)和PIP上极板。
本发明多晶硅-绝缘层-多晶硅电容和高阻多晶硅器件的制作方法包括如下步骤：
1、首先，在栅氧化层以后，淀积第一层多晶硅层，利用一次光刻完成对所有器件栅、PIP的下极板以及HRPoly以外区域的多晶硅刻蚀；
2、利用PIP的下极板和HRPoly共用的光刻板进行一次光刻，然后对两者同时作N型离子注入；
3、淀积PIP介质层和上极板；
4、对整片进行N型离子注入，完成对PIP上极板的掺杂；
5、利用PIP上极板的光刻板进行一次光刻，完成PIP的制作；
6、进行栅侧墙的淀积与刻蚀；
7、最后，利用PMOS器件的源漏极(SD)和HRPoly共用的光刻板进行光刻，然后对二者同时作P型离子注入，至此，HRPoly的高阻值通过N型和P型的中和掺杂而形成。
本发明把PIP的下极板和HRPoly设计在同一层多晶硅薄膜上，只采用两层多晶硅层，PIP和HRPoly的结构比较简单，除了节约制作成本外，还增加了工艺的稳定性，对产品的成品率的提高有益。而且，PIP和HRPoly两者采用同样的离子注入，然后巧妙地利用P型晶体管的源漏注入对HRPoly进行反型掺杂，以获得所要的高阻值。本发明有效地简化了器件结构，并节约一次光刻和一次离子注入，还省去一块光刻板的费用。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明。
图1是本发明多晶硅-绝缘层-多晶硅电容和高阻多晶硅器件结构示意图；
图2～图10是图1所示结构的具体制作流程示意图。
具体实施方式
如图1所示，在本发明多晶硅-绝缘层-多晶硅电容和高阻多晶硅器件中，晶体管多晶硅栅、PIP电容下极板和高阻多晶硅都是在第一层多晶硅上完成，只有PIP电容的上极板是单独的第二层多晶硅。因此全部结构只有两层多晶硅，比常规结构减少了一层，而且节约一次光刻。
本发明多晶硅-绝缘层-多晶硅电容和高阻多晶硅器件的制作方法如图2～图10所示。它包括如下步骤：
1、首先，在栅氧化层以后淀积多晶硅，并作多晶硅的光刻与刻蚀，形成晶体管栅、PIP下极板和高阻多晶硅(参见图2)；
2、然后，进行晶体管的轻掺杂源漏光刻及离子注入(参见图3)；
3、进行PIP下极板和HRPoly的光刻及N型离子注入(参见图4)；
4、进行PIP介质及上极板的淀积(参见图5)；
5、进行PIP上极板的离子注入(参见图6)；
6、进行PIP上极板和介质层的光刻与刻蚀(参见图7)；
7、进行氮化硅侧墙的淀积与干法刻蚀去光刻胶(参见图8)；
8、进行PMOS源、漏和栅极以及HRPoly光刻，并进行P型离子注入(参见图9)；
9、最后完成PIP和HRPoly的制作(参见图10)。
从以上的制作过程来看，总共需要三次光刻和两次离子注入就完成了对PIP和HRPoly的刻蚀与掺杂，比常规工艺减少了一次光刻和一次离子注入。在PMOS源漏离子注入条件确定的情况下，HRPoly的阻值可以通过其和PIP下极板共用的N型离子注入来调整。由于PIP的上下极板都是采用N型掺杂，多晶硅耗尽比较小，其掺杂浓度的轻微变化不会影响PIP容值的电压系数。
在常规工艺中，晶体管多晶硅栅、PIP电容上下极板和高阻多晶硅都是单独进行离子注入，因此需要进行四次离子注入。本发明没有采用单独对HRPoly进行离子注入掺杂的方式，而是巧妙地利用PMOS源漏的P型离子注入和PIP下极板的N型离子注入而获得所需的阻值。高阻多晶硅的掺杂是通过PMOS晶体管源、漏、栅极离子注入加上PIP下极板离子注入完成的，所以可节约一次离子注入和一次光刻。
实验验证，通过调节PIP下极板的N型离子注入剂量，在保证PIP容值基本不变的情况下，很容易得到不同的多晶硅高阻值。表1为采用本发明的方法所制备1000欧姆/方块和2000欧姆/方块HRPoly所采用的工艺条件。
  离子注入   剂量(cm-2)   能量(KeV)   角度(度)   HRPoly阻值(欧姆/方块)
  PMOS SD硼注入   3×1015   30   0   1000
  PIP下极板磷注入   1.2e15   50   0
  PMOS SD硼注入   3×1015   30   0   2000
  PIP下极板磷注入   1.8e15   50   0
表1

Claims (4)

1、一种多晶硅-绝缘层-多晶硅电容和高阻多晶硅器件，在硅衬底上至少包含浅沟道隔离槽和晶体管栅氧化层，其特征在于：在晶体管栅氧化层上的第一层多晶硅分别形成晶体管多晶硅栅、PIP下极板、高阻多晶硅，在PIP下极板上形成PIP介质层和PIP上极板。
2、一种制作如权利要求书1所述器件的制作方法，其特征在于：它包括如下步骤：
1)首先，在栅氧化层以后，淀积第一层多晶硅层，利用一次光刻完成对所有器件栅、PIP的下极板以及高阻多晶硅以外区域的多晶硅刻蚀；
2)利用PIP的下极板和高阻多晶硅共用的光刻板进行一次光刻，然后对两者同时作N型离子注入；
3)淀积PIP介质层和上极板；
4)对整片进行N型离子注入，完成对PIP上极板的掺杂；
5)利用PIP上极板的光刻板进行一次光刻，完成PIP的制作；
6)进行栅侧墙的淀积与刻蚀；
7)最后，利用PMOS器件的源漏极和高阻多晶硅共用的光刻板进行光刻，然后对二者同时作P型离子注入，至此，高阻多晶硅的高阻值通过N型和P型的中和掺杂而形成。
3、如权利要求2所述的器件的制作方法，其特征在于：所述第七步骤中PMOS器件的源漏极P型离子注入为：硼注入剂量3×1015cm-2、能量30KeV、角度0°，所述第二步骤中PIP的下极板N型离子注入为：磷注入剂量1.2e15cm-2、能量50KeV、角度0°，以获得1000欧姆/方块的高阻多晶硅阻值。
4、如权利要求2所述的器件的制作方法，其特征在于：所述第七步骤中PMOS器件的源漏极P型离子注入为：硼注入剂量3×1015cm-2、能量30KeV、角度0°，所述第二步骤中PIP的下极板N型离子注入为：磷注入剂量1.8e15cm-2、能量50KeV、角度0°，以获得2000欧姆/方块的高阻多晶硅阻值。
CNB2005100254583A 2005-04-27 2005-04-27 多晶硅-绝缘层-多晶硅电容和高阻多晶硅器件的制作方法 Active CN100409449C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100254583A CN100409449C (zh) 2005-04-27 2005-04-27 多晶硅-绝缘层-多晶硅电容和高阻多晶硅器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100254583A CN100409449C (zh) 2005-04-27 2005-04-27 多晶硅-绝缘层-多晶硅电容和高阻多晶硅器件的制作方法

Publications (2)

Publication Number Publication Date
CN1855528A true CN1855528A (zh) 2006-11-01
CN100409449C CN100409449C (zh) 2008-08-06

Family

ID=37195520

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100254583A Active CN100409449C (zh) 2005-04-27 2005-04-27 多晶硅-绝缘层-多晶硅电容和高阻多晶硅器件的制作方法

Country Status (1)

Country Link
CN (1) CN100409449C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723261A (zh) * 2012-06-26 2012-10-10 上海宏力半导体制造有限公司 半导体电容器的形成方法
CN104347504A (zh) * 2013-08-08 2015-02-11 北大方正集团有限公司 混合信号集成电路制造方法
WO2017092408A1 (zh) * 2015-12-01 2017-06-08 无锡华润上华半导体有限公司 一种多晶硅高阻的制造方法
CN108122959A (zh) * 2017-12-25 2018-06-05 深圳市晶特智造科技有限公司 多晶硅高阻的制作方法
CN111180394A (zh) * 2018-11-13 2020-05-19 无锡华润上华科技有限公司 形成有电容器的半导体器件及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100258436B1 (ko) * 1996-10-11 2000-06-01 김덕중 상보형 쌍극성 트랜지스터 및 그 제조 방법
US6156602A (en) * 1999-08-06 2000-12-05 Chartered Semiconductor Manufacturing Ltd. Self-aligned precise high sheet RHO register for mixed-signal application
CN1309044C (zh) * 2003-05-19 2007-04-04 上海先进半导体制造有限公司 有DP阱的BiMOS数模混合集成电路及其制造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723261A (zh) * 2012-06-26 2012-10-10 上海宏力半导体制造有限公司 半导体电容器的形成方法
CN102723261B (zh) * 2012-06-26 2016-06-08 上海华虹宏力半导体制造有限公司 半导体电容器的形成方法
CN104347504A (zh) * 2013-08-08 2015-02-11 北大方正集团有限公司 混合信号集成电路制造方法
WO2017092408A1 (zh) * 2015-12-01 2017-06-08 无锡华润上华半导体有限公司 一种多晶硅高阻的制造方法
CN106816433A (zh) * 2015-12-01 2017-06-09 无锡华润上华半导体有限公司 一种多晶硅高阻的制造方法
CN108122959A (zh) * 2017-12-25 2018-06-05 深圳市晶特智造科技有限公司 多晶硅高阻的制作方法
CN108122959B (zh) * 2017-12-25 2020-08-21 李友洪 多晶硅高阻的制作方法
CN111180394A (zh) * 2018-11-13 2020-05-19 无锡华润上华科技有限公司 形成有电容器的半导体器件及其制造方法
CN111180394B (zh) * 2018-11-13 2022-09-09 无锡华润上华科技有限公司 形成有电容器的半导体器件及其制造方法

Also Published As

Publication number Publication date
CN100409449C (zh) 2008-08-06

Similar Documents

Publication Publication Date Title
US9755067B2 (en) Semiconductor device and fabrication method thereof
CN103000673B (zh) 半导体器件及其制造方法
US6717211B2 (en) Shallow doped junctions with a variable profile gradation of dopants
US7846798B2 (en) Methods of forming vertical transistor structures
JPH08222645A (ja) 軽くドープしたドレイン領域を形成する方法
KR101591517B1 (ko) 반도체 소자 및 이의 제조 방법
US6734493B2 (en) Lateral double diffused metal oxide semiconductor (LDMOS) device with aligned buried layer isolation layer
CN1855528A (zh) 多晶硅－绝缘层－多晶硅电容和高阻多晶硅器件及制作方法
CN102723353B (zh) 高压功率ldmos器件及其制造方法
CN101383325B (zh) 半导体器件及其制造方法
JPH1084045A (ja) 半導体集積回路装置およびその製造方法
CN102800590B (zh) 一种基于SOI的SiGe-HBT晶体管的制备方法
CN1873920A (zh) 变化的杂质分布区形成方法及半导体器件
CN101483140A (zh) 一种可减小漏电流的mos管制造方法
CN102800589A (zh) 一种基于SOI的SiGe-HBT晶体管的制备方法
US7927955B2 (en) Adjustable bipolar transistors formed using a CMOS process
CN103021936B (zh) 一种双极电路的制造方法
CN102194752B (zh) 一种互补金属氧化物半导体器件结构的制作方法
US7618873B2 (en) MOS varactors with large tuning range
GB2314680A (en) Semiconductor device with triple well structure
US20040046183A1 (en) Vertical bipolar transistor formed using CMOS processes
KR100821091B1 (ko) 반도체 소자의 제조 방법
CN103050493A (zh) 锗硅多晶硅栅BiCMOS器件及制造方法
CN203038922U (zh) 一种双极电容结构
US8106480B2 (en) Bipolar device having improved capacitance

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171215

Address after: Zuchongzhi road 201203 Shanghai Pudong New Area Zhangjiang High Tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: No. 1188, Chuan Qiao Road, Pudong, Shanghai

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.