CN100409449C - 多晶硅-绝缘层-多晶硅电容和高阻多晶硅器件的制作方法 - Google Patents
多晶硅-绝缘层-多晶硅电容和高阻多晶硅器件的制作方法 Download PDFInfo
- Publication number
- CN100409449C CN100409449C CNB2005100254583A CN200510025458A CN100409449C CN 100409449 C CN100409449 C CN 100409449C CN B2005100254583 A CNB2005100254583 A CN B2005100254583A CN 200510025458 A CN200510025458 A CN 200510025458A CN 100409449 C CN100409449 C CN 100409449C
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- electric capacity
- pip
- type ion
- photoetching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种多晶硅-绝缘层-多晶硅电容和高阻多晶硅器件的制作方法,晶体管多晶硅栅、PIP电容下极板和高阻多晶硅都在第一层多晶硅上完成,只有PIP电容的上极板是单独的第二层多晶硅。本发明利用PMOS源漏极的P型离子注入和PIP电容下极板的N型离子注入而获得所需的阻值,所以可节约一次离子注入和一次光刻。本发明结构简单,成本低,工艺稳定性好,有益提高产品的成品率。
Description
技术领域
本发明涉及一种用于模拟或射频集成电路的多晶硅-绝缘层-多晶硅电容和高阻多晶硅器件的制作方法。
背景技术
目前多晶硅-绝缘层-多晶硅(PIP)电容和高阻多晶硅(HRPoly)是模拟或射频集成电路中经常同时使用的元件。这两种元件的常规制作方法较为繁琐,采用三层多晶硅分别用来作PIP电容的上、下极板和高阻多晶硅,同时需要四次光刻和三次离子注入来进行PIP电容和HRPoly的刻蚀与掺杂。由于该结构复杂,而且工艺步骤多,不仅造成工艺成本过高,还对成品率的提高带来负面影响。
发明内容
本发明要解决的技术问题是提供一种多晶硅-绝缘层-多晶硅电容和高阻多晶硅器件的制作方法,成本低,工艺稳定性好,有益提高产品的成品率。
为解决上述技术问题,本发明多晶硅-绝缘层-多晶硅电容和高阻多晶硅器件的制作方法包括如下步骤:
1、首先,在栅氧化层以后,淀积第一层多晶硅层,利用一次光刻形成晶体管栅、PIP电容的下极板以及HRPoly;
2、利用PIP电容的下极板和HRPoly共用的光刻板进行一次光刻,然后对两者同时作N型离子注入;
3、淀积PIP电容介质层和上极板;
4、对整片进行N型离子注入,完成对PIP电容上极板的掺杂;
5、利用PIP电容上极板的光刻板进行一次光刻,完成PIP电容的制作;
6、进行栅侧墙的淀积与刻蚀;
7、最后,利用PMOS器件的源漏极(SD)和HRPoly共用的光刻板进行光刻,然后对二者同时作P型离子注入,至此,HRPoly的高阻值通过N型和P型的中和掺杂而形成。
本发明把PIP电容的下极板和HRPoly设计在同一层多晶硅薄膜上,只采用两层多晶硅层,PIP电容和HRPoly的结构比较简单,除了节约制作成本外,还增加了工艺的稳定性,对产品的成品率的提高有益。而且,PIP电容和HRPoly两者采用同样的离子注入,然后巧妙地利用P型晶体管的源漏注入对HRPoly进行反型掺杂,以获得所要的高阻值。本发明有效地简化了器件结构,并节约一次光刻和一次离子注入,还省去一块光刻板的费用。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明。
图1是多晶硅-绝缘层-多晶硅电容和高阻多晶硅器件结构示意图;
图2~图10是图1所示结构的具体制作流程示意图。
具体实施方式
如图1所示,在多晶硅-绝缘层-多晶硅电容和高阻多晶硅器件中,晶体管多晶硅栅、PIP电容下极板和高阻多晶硅都是在第一层多晶硅上完成,只有PIP电容的上极板是单独的第二层多晶硅。因此全部结构只有两层多晶硅,比常规结构减少了一层,而且节约一次光刻。
本发明多晶硅-绝缘层-多晶硅电容和高阻多晶硅器件的制作方法如图2~图10所示。它包括如下步骤:
1、首先,在栅氧化层以后淀积多晶硅,并作多晶硅的光刻与刻蚀,形成晶体管栅、PIP电容下极板和高阻多晶硅(参见图2);
2、然后,进行晶体管的轻掺杂源漏光刻及离子注入(参见图3);
3、进行PIP电容下极板和HRPoly的光刻及N型离子注入(参见图4);
4、进行PIP电容介质及上极板的淀积(参见图5);
5、进行PIP电容上极板的离子注入(参见图6);
6、进行PIP电容上极板和介质层的光刻与刻蚀(参见图7);
7、进行氮化硅侧墙的淀积与干法刻蚀去光刻胶(参见图8);
8、进行PMOS源、漏和栅极以及HRPoly光刻,并进行P型离子注入(参见图9);
9、最后完成PIP电容和HRPoly的制作(参见图10)。
从以上的制作过程来看,总共需要三次光刻和两次离子注入就完成了对PIP电容和HRPoly的刻蚀与掺杂,比常规工艺减少了一次光刻和一次离子注入。在PMOS源漏离子注入条件确定的情况下,HRPoly的阻值可以通过其和PIP电容下极板共用的N型离子注入来调整。由于PIP电容的上下极板都是采用N型掺杂,多晶硅耗尽比较小,其掺杂浓度的轻微变化不会影响PIP电容容值的电压系数。
在常规工艺中,晶体管多晶硅栅、PIP电容上下极板和高阻多晶硅都是单独进行离子注入,因此需要进行四次离子注入。本发明没有采用单独对HRPoly进行离子注入掺杂的方式,而是巧妙地利用PMOS源漏的P型离子注入和PIP电容下极板的N型离子注入而获得所需的阻值。高阻多晶硅的掺杂是通过PMOS晶体管源、漏、栅极离子注入加上PIP电容下极板离子注入完成的,所以可节约一次离子注入和一次光刻。
实验验证,通过调节PIP电容下极板的N型离子注入剂量,在保证PIP电容容值基本不变的情况下,很容易得到不同的多晶硅高阻值。表1为采用本发明的方法所制备1000欧姆/方块和2000欧姆/方块HRPoly所采用的工艺条件。
表1
Claims (3)
1. 一种多晶硅-绝缘层-多晶硅电容和高阻多晶硅器件的制作方法,其特征在于,包括如下步骤:
1)首先,在栅氧化层以后淀积第一层多晶硅层,利用一次光刻形成晶体管栅、PIP电容的下极板以及高阻多晶硅;
2)利用PIP电容的下极板和高阻多晶硅共用的光刻板进行一次光刻,然后对两者同时作N型离子注入;
3)淀积PIP电容介质层和上极板;
4)对整片进行N型离子注入,完成对PIP电容上极板的掺杂;
5)利用PIP电容上极板的光刻板进行一次光刻,完成PIP电容的制作;
6)进行栅侧墙的淀积与刻蚀;
7)最后,利用PMOS器件的源漏极和高阻多晶硅共用的光刻板进行光刻,然后对二者同时作P型离子注入,至此,高阻多晶硅的高阻值通过N型和P型的中和掺杂而形成。
2. 如权利要求1所述的制作方法,其特征在于:所述第七步骤中PMOS器件的源漏极P型离子注入为:硼注入剂量3×1015cm-2、能量30KeV、角度0°,所述第二步骤中PIP电容的下极板N型离子注入为:磷注入剂量1.2e15cm-2、能量50KeV、角度0°,以获得1000欧姆/方块的高阻多晶硅阻值。
3. 如权利要求1所述的器件的制作方法,其特征在于:所述第七步骤中PMOS器件的源漏极P型离子注入为:硼注入剂量3×1015cm-2、能量30KeV、角度0°,所述第二步骤中PIP电容的下极板N型离子注入为:磷注入剂量1.8e15-2、能量50KeV、角度0°,以获得2000欧姆/方块的高阻多晶硅阻值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100254583A CN100409449C (zh) | 2005-04-27 | 2005-04-27 | 多晶硅-绝缘层-多晶硅电容和高阻多晶硅器件的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100254583A CN100409449C (zh) | 2005-04-27 | 2005-04-27 | 多晶硅-绝缘层-多晶硅电容和高阻多晶硅器件的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1855528A CN1855528A (zh) | 2006-11-01 |
CN100409449C true CN100409449C (zh) | 2008-08-06 |
Family
ID=37195520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100254583A Active CN100409449C (zh) | 2005-04-27 | 2005-04-27 | 多晶硅-绝缘层-多晶硅电容和高阻多晶硅器件的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100409449C (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102723261B (zh) * | 2012-06-26 | 2016-06-08 | 上海华虹宏力半导体制造有限公司 | 半导体电容器的形成方法 |
CN104347504A (zh) * | 2013-08-08 | 2015-02-11 | 北大方正集团有限公司 | 混合信号集成电路制造方法 |
CN106816433A (zh) * | 2015-12-01 | 2017-06-09 | 无锡华润上华半导体有限公司 | 一种多晶硅高阻的制造方法 |
CN108122959B (zh) * | 2017-12-25 | 2020-08-21 | 李友洪 | 多晶硅高阻的制作方法 |
CN111180394B (zh) * | 2018-11-13 | 2022-09-09 | 无锡华润上华科技有限公司 | 形成有电容器的半导体器件及其制造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6156602A (en) * | 1999-08-06 | 2000-12-05 | Chartered Semiconductor Manufacturing Ltd. | Self-aligned precise high sheet RHO register for mixed-signal application |
CN1381893A (zh) * | 1996-10-11 | 2002-11-27 | 三星电子株式会社 | 互补双极晶体管及其制造方法 |
CN1549330A (zh) * | 2003-05-19 | 2004-11-24 | 上海先进半导体制造有限公司 | 有DP阱的BiMOS数模混合集成电路及其制造方法 |
-
2005
- 2005-04-27 CN CNB2005100254583A patent/CN100409449C/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1381893A (zh) * | 1996-10-11 | 2002-11-27 | 三星电子株式会社 | 互补双极晶体管及其制造方法 |
US6156602A (en) * | 1999-08-06 | 2000-12-05 | Chartered Semiconductor Manufacturing Ltd. | Self-aligned precise high sheet RHO register for mixed-signal application |
CN1549330A (zh) * | 2003-05-19 | 2004-11-24 | 上海先进半导体制造有限公司 | 有DP阱的BiMOS数模混合集成电路及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1855528A (zh) | 2006-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN202871799U (zh) | 用于高电压操作的具有隔离体的晶体管及半导体管芯 | |
CN100409449C (zh) | 多晶硅-绝缘层-多晶硅电容和高阻多晶硅器件的制作方法 | |
KR101688831B1 (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
CN107039506A (zh) | 对改进型晶体管的源/漏延伸控制 | |
US8212292B2 (en) | High gain tunable bipolar transistor | |
CN102054785A (zh) | 一种高压bcd半导体器件的制造方法 | |
CN102723353B (zh) | 高压功率ldmos器件及其制造方法 | |
CN101383325B (zh) | 半导体器件及其制造方法 | |
CN101847633A (zh) | 一种静电保护器件及其制备方法 | |
CN205845961U (zh) | 集成电路 | |
JPH1084045A (ja) | 半導体集積回路装置およびその製造方法 | |
CN102800589B (zh) | 一种基于SOI的SiGe-HBT晶体管的制备方法 | |
CN102800590B (zh) | 一种基于SOI的SiGe-HBT晶体管的制备方法 | |
CN1956196B (zh) | biCMOS器件及biCMOS器件的制造方法 | |
US9449916B2 (en) | Radio-frequency integrated circuits including inductors and methods of fabricating the same | |
CN104576532B (zh) | Mos晶体管和多晶硅电阻电容的集成结构的制造方法 | |
US9490160B2 (en) | Method of manufacturing semiconductor device | |
CN102104063A (zh) | 一种soi纵向双极晶体管及其制作方法 | |
CN103021936B (zh) | 一种双极电路的制造方法 | |
CN110729190A (zh) | 一种半导体器件及其制作方法、电子装置 | |
US7618873B2 (en) | MOS varactors with large tuning range | |
CN102194752B (zh) | 一种互补金属氧化物半导体器件结构的制作方法 | |
CN203038922U (zh) | 一种双极电容结构 | |
CN105378935B (zh) | 集成电路和形成该集成电路的方法 | |
CN107393872A (zh) | 一种bcd工艺中寄生型npn三极管的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20171215 Address after: Zuchongzhi road 201203 Shanghai Pudong New Area Zhangjiang High Tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: No. 1188, Chuan Qiao Road, Pudong, Shanghai Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |