CN111180394A - 形成有电容器的半导体器件及其制造方法 - Google Patents

形成有电容器的半导体器件及其制造方法 Download PDF

Info

Publication number
CN111180394A
CN111180394A CN201811343810.1A CN201811343810A CN111180394A CN 111180394 A CN111180394 A CN 111180394A CN 201811343810 A CN201811343810 A CN 201811343810A CN 111180394 A CN111180394 A CN 111180394A
Authority
CN
China
Prior art keywords
layer
doping
doped
capacitor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811343810.1A
Other languages
English (en)
Other versions
CN111180394B (zh
Inventor
胡金节
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Priority to CN201811343810.1A priority Critical patent/CN111180394B/zh
Publication of CN111180394A publication Critical patent/CN111180394A/zh
Application granted granted Critical
Publication of CN111180394B publication Critical patent/CN111180394B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种形成有电容器的半导体器件及其制造方法，所述方法包括：获取形成有电容下极板的半导体衬底；在电容下极板上形成介质层；在介质层上形成第二多晶硅层；通过第一掺杂光刻版进行图形转移，在半导体衬底和第二多晶硅层上形成开设有掺杂窗口的掺杂阻挡层；掺杂第一导电类型的离子，在掺杂窗口下方的半导体衬底中形成第一导电类型离子掺杂区、第二多晶硅层形成第一掺杂多晶硅；第一掺杂多晶硅上方的掺杂窗口的宽度小于相应位置处第二多晶硅层的宽度，使得介质层被掺杂阻挡层覆盖。本发明掺杂第一导电类型的离子形成源漏时能够避免掺杂离子从侧面进入介质层，从而有效改善了PIP电容器BV偏低的失效问题。

Description

形成有电容器的半导体器件及其制造方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种形成有电容器的半导体器件，还涉及一种形成有电容器的半导体器件的制造方法。
背景技术
PIP(多晶硅-介质层-多晶硅)电容器的上下电极通常均为多晶硅，且上电极和/或下电极可与MOS(金属氧化物半导体)器件的多晶硅栅在同一步工序中形成，从而使得PIP电容器的制造能够与MOS器件的制造相兼容，从而有着较低的制造成本。基于上述原因，0.25微米以上节点的CMOS(互补金属氧化物半导体)工艺常常使用PIP电容器来做低电压系数电容。
在一种示例性技术中，作为PIP电容器的上极板如果要形成低阻电容，可以通过修改NMOS管的源漏注入(NSD注入)光刻版的图形，在NSD注入的同时对电容的上极板进行高浓度注入。然而，发明人发现这种方法制造的器件在PCM测试(晶圆片出货前的电学参数测试)时会出现PIP电容器BV(电容击穿电压)偏低的失效。图1是采用该示例性技术制造的半导体器件进行PCM测试的PIP电容器BV图，该器件的PIP电容器的设计耐压是25V，每一个方格表示一个管芯(Die)，可以看到晶圆片边缘有多个管芯的BV严重偏低而失效(我们认为图1中低于20V的管芯属于失效)。
发明内容
基于此，有必要提供一种能够改善PIP电容器的击穿电压偏低问题的形成有电容器的半导体器件及其制造方法。
一种形成有电容器的半导体器件的制造方法，包括：获取半导体衬底，所述半导体衬底上形成有第一多晶硅层，所述第一多晶硅层包括多晶硅栅和电容下极板；在所述电容下极板上形成介质层；在所述介质层上形成第二多晶硅层；通过第一掺杂光刻版进行图形转移，在所述半导体衬底和第二多晶硅层上形成开设有掺杂窗口的掺杂阻挡层；在所述掺杂阻挡层的阻挡下掺杂第一导电类型的离子，在所述掺杂窗口下方的半导体衬底中形成第一导电类型离子掺杂区、所述掺杂窗口下方的第二多晶硅层形成第一掺杂多晶硅，所述第一导电类型离子掺杂区包括源极掺杂区；所述第一掺杂多晶硅上方的掺杂窗口的宽度小于相应位置处第二多晶硅层的宽度，从而使得该位置处的介质层被所述掺杂阻挡层覆盖。
在其中一个实施例中，所述第一掺杂多晶硅上方的掺杂窗口的边缘与相应位置处的第二多晶硅层的边缘的水平距离小于1微米。
在其中一个实施例中，所述介质层的材质为硅氧化物。
在其中一个实施例中，所述介质层为三层结构，依次为硅氧化层、硅氮化层、硅氧化层。
在其中一个实施例中，所述通过第一掺杂光刻版进行图形转移的步骤之前还包括对所述第二多晶硅层掺杂第一剂量的第一导电类型离子的步骤，所述第一剂量小于所述在所述掺杂阻挡层的阻挡下掺杂第一导电类型的离子的步骤的掺杂剂量。
在其中一个实施例中，所述第一剂量为5E14～2E15/cm2。
在其中一个实施例中，所述半导体器件包括互补金属氧化物半导体场效应管，所述第一导电类型离子掺杂区还包括漏极掺杂区，所述在所述电容下极板上形成介质层的步骤之前，还包括对所述半导体衬底进行轻掺杂漏极注入的步骤和在多晶硅栅的侧面形成侧墙的步骤。
在其中一个实施例中，所述在所述介质层上形成第二多晶硅层的步骤包括：在所述介质层上淀积多晶硅；光刻并刻蚀淀积的多晶硅和所述介质层，形成作为电容上极板的第二多晶硅层。
在其中一个实施例中，所述第一导电类型为N型。
一种形成有电容器的半导体器件，使用上述任一实施例所述的方法进行制造。
上述形成有电容器的半导体器件及其制造方法，掺杂窗口比相应位置处的第二多晶硅层小，因此介质层被掺杂阻挡层覆盖，掺杂第一导电类型的离子形成源/漏时能够避免掺杂离子从侧面进入介质层，从而有效改善了PIP电容器BV偏低的失效问题。
附图说明
为了更好地描述和说明这里公开的那些发明的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的发明、目前描述的实施例和/或示例以及目前理解的这些发明的最佳模式中的任何一者的范围的限制。
图1是采用一种示例性技术制造的半导体器件进行PCM测试的PIP电容器BV图；
图2是一实施例中形成有电容器的半导体器件的制造方法的流程图；
图3是图2所示的步骤S250中对晶圆进行第一导电类型离子注入的示意图；
图4是采用图2所示的方法制造的d小于1微米的半导体器件进行PCM测试的PIP电容器BV图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
图2是一实施例中形成有电容器的半导体器件的制造方法的流程图，包括下列步骤：
S210，获取形成有电容下极板的半导体衬底。
在一个实施例中，半导体衬底的其材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在本实施例中，半导体衬底的构成材料选用单晶硅。衬底可以为P型半导体衬底或者N型半导体衬底。
在本实施例中，半导体衬底上形成有第一多晶硅层，第一多晶硅层包括多晶硅栅和电容下极板，即多晶硅栅和电容下极板在同一步工艺中采用同一块光刻版光刻并刻蚀形成。
在一个实施例中，半导体衬底和第一多晶硅层之间还形成有栅氧化层。S220，在电容下极板上形成介质层。
可以理解的，本步骤可以对晶圆(Wafer)进行整片淀积，后续再通过刻蚀工艺去除我们不需要的位置的介质层。
在一个实施例中，介质层的材质为硅氧化物，例如二氧化硅。在另一实施例中，介质层为ONO结构，即硅氧化层-硅氮化层-硅氧化层的三层层叠结构，例如二氧化硅-氮化硅-二氧化硅。
S230，在介质层上形成第二多晶硅层。
可以理解的，本步骤可以对整片晶圆进行多晶硅的淀积，后续再通过光刻和刻蚀工艺去除不需要的位置的第二多晶硅层。在一个实施例中，刻蚀完第二多晶硅层后沿用当前的掩膜层继续向下刻蚀介质层。
S240，在半导体衬底和第二多晶硅层上形成开设有掺杂窗口的掺杂阻挡层。
通过第一掺杂光刻版进行图形转移，在半导体衬底和第二多晶硅层上形成开设有掺杂窗口的掺杂阻挡层。在一个实施例中，是在晶圆上涂覆光刻胶后，通过光刻工艺图形化光刻胶作为掺杂阻挡层。
S250，掺杂形成第一导电类型离子掺杂区和第一掺杂多晶硅。
图3是一个实施例中对晶圆进行第一导电类型离子注入的示意图，图中示出了半导体衬底10、第一多晶硅层20、介质层30、第二多晶硅层40及掺杂阻挡层52。图3所示的实施例中，第一导电类型离子通过掺杂窗口注入半导体衬底10，在掺杂窗口下方的半导体衬底10中形成第一导电类型离子掺杂区(图3选取的截面位置未示出半导体衬底10被注入的位置及第一导电类型离子掺杂区)；同时，第一导电类型离子通过掺杂窗口注入第二多晶硅层40，在掺杂窗口下方的第二多晶硅层40形成第一掺杂多晶硅。其中，第一导电类型离子掺杂区包括源极掺杂区，第一掺杂多晶硅作为电容上极板，电容上极板-介质层-电容下极板组成PIP电容器。通过合理设计第一掺杂光刻版的图形，使得第一掺杂多晶硅上方的掺杂窗口的宽度b小于相应位置处第二多晶硅层40的宽度a，从而使得该位置处的介质层30被掺杂阻挡层52覆盖，在步骤S250中不会有离子从侧面注入介质层30。
上述形成有电容器的半导体器件的制造方法，掺杂窗口比相应位置处的第二多晶硅层小，因此介质层被掺杂阻挡层覆盖，掺杂第一导电类型的离子形成源漏时能够避免掺杂离子从侧面进入介质层，从而有效改善了PIP电容器BV偏低的失效问题。
在一个实施例中，形成有电容器的半导体器件包括NMOSFET，步骤S250的掺杂是N型重掺杂(NSD)注入。
在一个实施例中，步骤S240之前还包括对第二多晶硅层掺杂第一剂量的第一导电类型离子的步骤，该第一剂量小于步骤S250中第一导电类型的离子的掺杂剂量。第二多晶硅层可以根据实际需求设计成具有不同电性能的结构，这些结构可以是相互分离的。例如，一部分第二多晶硅层形成电阻值达到数千欧姆的高阻结构、一部分第二多晶硅层作为PIP电容器的电容上极板(阻值较低，例如数百欧姆甚至更低)。因此，可以先通过一次轻掺杂形成电阻值较高的第二多晶硅层，后续再通过步骤S250对第二多晶硅层中需要形成电容上极板的位置进行更大剂量的掺杂。在一个实施例中，第一剂量为5E14～2E15/cm2。
在一个实施例中，第一掺杂多晶硅上方的掺杂窗口的边缘与相应位置处的第二多晶硅层的边缘的距离d(图3中未标示)小于1微米。为了保证电容上极板能够形成低阻，步骤S250的掺杂区域不能离第二多晶硅层的边界太远，因此设计一个合适的尺寸，既可以避免工艺波动造成离子注到介质层边缘损伤介质、导致BV过低，又能防止第二多晶硅层边缘被掺杂阻挡层阻挡的面积太大从而影响PIP电容器的电容值和高频特性。图4是上述距离d小于1微米的一个实施例中制造的半导体器件进行PCM测试的PIP电容器BV图，可以看到本申请优化后的整块晶圆上的BV值基本保持一致，没有出现失效点。
对于横向沟道的半导体器件，步骤S250中掺杂形成的第一导电类型离子掺杂区包括源极掺杂区和漏极掺杂区。在一个实施例中，形成有电容器的半导体器件包括互补金属氧化物半导体场效应管(CMOSFET)，步骤S220之前还包括对半导体衬底进行轻掺杂漏极(LDD)注入的步骤和在多晶硅栅的侧面形成侧墙(spacer)的步骤。第一多晶硅层可以采用常规的CMOS多晶硅栅工艺形成。
本申请还提供一种形成有电容器的半导体器件，采用上述任一实施例所述的形成有电容器的半导体器件的制造方法进行制造。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种形成有电容器的半导体器件的制造方法，包括：
获取半导体衬底，所述半导体衬底上形成有第一多晶硅层，所述第一多晶硅层包括多晶硅栅和电容下极板；
在所述电容下极板上形成介质层；
在所述介质层上形成第二多晶硅层；
通过第一掺杂光刻版进行图形转移，在所述半导体衬底和第二多晶硅层上形成开设有掺杂窗口的掺杂阻挡层；及
在所述掺杂阻挡层的阻挡下掺杂第一导电类型的离子，在所述掺杂窗口下方的半导体衬底中形成第一导电类型离子掺杂区、所述掺杂窗口下方的第二多晶硅层形成第一掺杂多晶硅，所述第一导电类型离子掺杂区包括源极掺杂区；所述第一掺杂多晶硅上方的掺杂窗口的宽度小于相应位置处第二多晶硅层的宽度，从而使得该位置处的介质层被所述掺杂阻挡层覆盖。
2.根据权利要求1所述的方法，其特征在于，所述第一掺杂多晶硅上方的掺杂窗口的边缘与相应位置处的第二多晶硅层的边缘的水平距离小于1微米。
3.根据权利要求1所述的方法，其特征在于，所述介质层的材质为硅氧化物。
4.根据权利要求1所述的方法，其特征在于，所述介质层为三层结构，依次为硅氧化层、硅氮化层、硅氧化层。
5.根据权利要求1所述的方法，其特征在于，所述通过第一掺杂光刻版进行图形转移的步骤之前还包括对所述第二多晶硅层掺杂第一剂量的第一导电类型离子的步骤，所述第一剂量小于所述在所述掺杂阻挡层的阻挡下掺杂第一导电类型的离子的步骤的掺杂剂量。
6.根据权利要求5所述的方法，其特征在于，所述第一剂量为5E14～2E15/cm2。
7.根据权利要求1所述的方法，其特征在于，所述半导体器件包括互补金属氧化物半导体场效应管，所述第一导电类型离子掺杂区还包括漏极掺杂区，所述在所述电容下极板上形成介质层的步骤之前，还包括对所述半导体衬底进行轻掺杂漏极注入的步骤和在多晶硅栅的侧面形成侧墙的步骤。
8.根据权利要求1所述的方法，其特征在于，所述在所述介质层上形成第二多晶硅层的步骤包括：
在所述介质层上淀积多晶硅；
光刻并刻蚀淀积的多晶硅和所述介质层，形成作为电容上极板的第二多晶硅层。
9.根据权利要求1所述的方法，其特征在于，所述第一导电类型为N型。
10.一种形成有电容器的半导体器件，其特征在于，使用权利要求1-9中任一项所述的方法进行制造。
CN201811343810.1A 2018-11-13 2018-11-13 形成有电容器的半导体器件及其制造方法 Active CN111180394B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811343810.1A CN111180394B (zh) 2018-11-13 2018-11-13 形成有电容器的半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811343810.1A CN111180394B (zh) 2018-11-13 2018-11-13 形成有电容器的半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN111180394A true CN111180394A (zh) 2020-05-19
CN111180394B CN111180394B (zh) 2022-09-09

Family

ID=70653626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811343810.1A Active CN111180394B (zh) 2018-11-13 2018-11-13 形成有电容器的半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN111180394B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1198590A (zh) * 1997-04-30 1998-11-11 三星电子株式会社 制造用于模拟功能的电容器的方法
CN1318869A (zh) * 2000-04-17 2001-10-24 国际商业机器公司 制作多晶硅－多晶硅/mos叠层电容器的方法
CN1855528A (zh) * 2005-04-27 2006-11-01 上海华虹Nec电子有限公司 多晶硅－绝缘层－多晶硅电容和高阻多晶硅器件及制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1198590A (zh) * 1997-04-30 1998-11-11 三星电子株式会社 制造用于模拟功能的电容器的方法
CN1318869A (zh) * 2000-04-17 2001-10-24 国际商业机器公司 制作多晶硅－多晶硅/mos叠层电容器的方法
CN1855528A (zh) * 2005-04-27 2006-11-01 上海华虹Nec电子有限公司 多晶硅－绝缘层－多晶硅电容和高阻多晶硅器件及制作方法

Also Published As

Publication number Publication date
CN111180394B (zh) 2022-09-09

Similar Documents

Publication Publication Date Title
DE112011100948B4 (de) Integrierte schaltung mit finfets und fin-kondensatoren sowie verfahren zu deren herstellung
US9214461B2 (en) GaN transistors with polysilicon layers for creating additional components
US10050036B2 (en) Semiconductor structure having common gate
US7485925B2 (en) High voltage metal oxide semiconductor transistor and fabricating method thereof
US20060033166A1 (en) Electronic devices having partially elevated source/drain structures and related methods
US10559684B2 (en) Vertical transistor having dual work function materials and method for fabricating thereof
US20170373005A1 (en) Anti-fuses with reduced programming voltages
US9412863B2 (en) Enhanced breakdown voltages for high voltage MOSFETS
US8975133B2 (en) Capacitors positioned at the device level in an integrated circuit product and methods of making such capacitors
US20070212842A1 (en) Manufacturing method of high-voltage MOS transistor
US20150048416A1 (en) Silicon controlled rectifiers (scr), methods of manufacture and design structures
CN111180394B (zh) 形成有电容器的半导体器件及其制造方法
US20120161235A1 (en) Electrostatic discharge protection device and manufacturing method thereof
US8004023B2 (en) Semiconductor device and method of fabricating the same
JP2009009984A (ja) 半導体装置及びその製造方法
US7307320B2 (en) Differential mechanical stress-producing regions for integrated circuit field effect transistors
US20110198705A1 (en) Integrated resistor using gate metal for a resistive element
US10580694B2 (en) Contact structure and method of forming the same
US10354878B2 (en) Doping method for semiconductor device
CN112002692B (zh) 用于静电防护的晶体管及其制造方法
US6734491B1 (en) EEPROM with reduced manufacturing complexity
US6514807B1 (en) Method for fabricating semiconductor device applied system on chip
US10475708B2 (en) Semiconductor structure and method for forming the same
US11887852B2 (en) Lateral transistor with self-aligned body implant
US20120168873A1 (en) Transmission gates with asymmetric field effect transistors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant