CN1853151A - 具有高速缓冲存储器的装置的节电工作 - Google Patents
具有高速缓冲存储器的装置的节电工作 Download PDFInfo
- Publication number
- CN1853151A CN1853151A CNA2004800266298A CN200480026629A CN1853151A CN 1853151 A CN1853151 A CN 1853151A CN A2004800266298 A CNA2004800266298 A CN A2004800266298A CN 200480026629 A CN200480026629 A CN 200480026629A CN 1853151 A CN1853151 A CN 1853151A
- Authority
- CN
- China
- Prior art keywords
- instruction
- cache memory
- memory
- low
- working mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
- G06F1/3225—Monitoring of peripheral devices of memory devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Power Sources (AREA)
Abstract
一种包含指令处理电路(14)、可由指令处理电路(14)寻址的主存储器(18)以及高速缓冲存储器(16)的装置。在常规模式中,高速缓冲存储器(16)用于缓存指令处理电路(14)执行时在主存储器(18)中寻址的部分数据和/或指令,以及当指令处理电路(14)在主存储器(18)中寻址数据和/或指令时,替换缓存的数据和/或指令。所述电路能够切换到低功率工作模式。在切换时,将用于在低功率工作模式中工作时执行功能的中断程序从主存储器(18)加载到高速缓冲存储器(16)中。然后切断主存储器(18)的电源,但是保持继续为至少一部分高速缓冲存储器(16)供电。这一部分保证用于执行功能的指令的程序对于指令处理电路是可用的。在低功率工作模式中,从所述至少一部分高速缓冲存储器(16)执行程序。
Description
技术领域
本发明涉及支持低功率工作模式的装置。
背景技术
美国专利No.5784628描述了通过数据处理装置来减少功耗的方法。装置切换到低功率模式,在该模式中,装置的大多数部分被断电。重要的数据保存在未断电的存储器中,从而使得当装置离开低功率模式时,能够容易地重新开始工作。因此,除了常规工作模式以外(以及除了“关”模式以外,其中,装置彻底不工作或不消耗功率),还实现了低功率模式,装置可以从该模式比从关模式更快地恢复工作。
在许多装置中,最好,装置能在不切换到常规工作模式的情况下,在低功率模式中执行特定的基本功能。这种功能的典型的例子包括,处理由用户启动控制开关而引起的中断,检查可能接收到的消息等等。当由于其它原因装置不必返回完全工作状态时,如果频繁地将装置切换回常规工作模式以执行这些基本功能,将极大地增加功耗。
实际中,装置将长期处于低功率模式。因此,最好能够减小该低功率模式中的功耗。对于电池供电的装置,这很重要,但是,对于其它装置,例如电网供电的、切换到待机状态的电视机,考虑到这种装置处于待机模式的时间较长,能够减小低功率模式中的功耗也很重要。
已知的包含计算机处理器和主存储器的装置常常装配有高速缓冲存储器,以便加速运行,其中,所述主存储器中存储有处理器所使用的数据和/或指令。高速缓冲存储器临时存储主存储器中的已被处理器寻址的部分数据和/或指令的拷贝,从而使得给出它们的主存储器地址,就可以对它们进行检索。当处理器再次寻址这种数据和/或指令时,高速缓冲存储器用缓存的数据和/或指令来代替来自主存储器的数据和/或指令。因此,在数据和/或指令可用之前的延迟被极大的减小。当然,传统上,由于高速缓冲存储器仅存储在之前的处理中使用的部分数据和/或指令的冗余拷贝,所以当装置切换到低功率模式时,高速缓冲存储器是被停用的电路之一。
发明内容
本发明的一个目的是利用具有低功率工作模式的装置来减少功耗。
在权利要求1中提出了根据本发明的装置。根据本发明,至少部分高速缓冲存储器在低功率模式中有选择性地保持激活,而主存储器被停用(典型地,停用包括切断主存储器的电源,或者至少极大地减少功耗,从而使得主存储器不工作或不完全工作)。在切换到低功率模式之前,将装置处于低功率模式时执行功能所需要的指令程序加载到高速缓冲存储器中,以便稍后使用。当指令处理电路在低功率模式中执行功能时,在不激活(提供满功率)主存储器的情况下,从高速缓冲存储器加载指令。因为主存储器通常要比高速缓冲存储器大,因此它通常要比相对较小的高速缓冲存储器消耗更多的功率。另一方面,在低功率模式中执行的功能通常仅需要适合高速缓冲存储器大小的合适的程序。因此,在低功率工作模式中,通过只将高速缓冲存储器用作存储器减少了功耗。
附图说明
将使用下列附图,以非限定性的方式来描述本发明的这些以及其它目的和优点。
图1显示了支持低功率工作模式的装置;
图2说明了所述装置的工作过程。
具体实施方式
图1显示了具有主电源电路10、低功率模式电源电路12、处理器14、高速缓冲存储器16、主存储器18以及中断电路19的装置。应该认识到,图1仅提供了简化的概要图,其中省略了很多细节。主电源电路10向主存储器18和其它未显示的电路供电。低功率模式电源电路12向处理器14、高速缓冲存储器16和中断电路19供电。处理器14具有连接至高速缓冲存储器16的地址/数据接口,而该高速缓冲存储器16具有连接至主存储器18的地址/数据接口。中断电路19连接至处理器14。
在工作中,所述装置至少支持一个常规工作模式和一个低功率模式。在常规工作模式中,电源电路10和12都是激活的,因此,中断电路19、处理器14、高速缓冲存储器16、主存储器18以及连接至主电源电路10的任何其它电路都是完全工作的。在该常规模式中,处理器14执行从主存储器18检索回的指令的程序,并且/或者使用来自主存储器18的数据。
在常规工作模式中,高速缓冲存储器16用作传统的高速缓冲存储器16。当处理器14需要指令和/或数据时,处理器14将地址输出到它的地址/数据接口上,所述地址用于在主存储器中寻址指令和/或数据。高速缓冲存储器16接收地址并检测对应于所述地址的指令和/或数据是否存储在高速缓冲存储器16中。用于这种类型的检测的技术本身是已知的。如果在高速缓冲存储器16中有可用的被寻址的指令和/或数据,则高速缓冲存储器16返回来自高速缓冲存储器16的指令和/或数据。如果在高速缓冲存储器16中没有可用的被寻址的指令和/或数据,则高速缓冲存储器将所述地址转发给主存储器18,该主存储器18将所述指令和/或数据返回高速缓冲存储器16。然后,高速缓冲存储器16将来自主存储器18的指令和/或数据提供给处理器14。最好,高速缓冲存储器16还存储该指令和/或数据的拷贝,以便过后当处理器14再次使用所述地址时使用。(通常,在不偏离本发明的情况下,主存储器18将返回一行数据,除所寻址的指令和/或数据以外,还包括相邻的指令和/或数据,并且整个行都将被存储在高速缓冲存储器16中)。
尽管为了简洁,将高速缓冲存储器16显示为一个单独的单元,但是应该知道,高速缓冲存储器可以包括例如,单独的指令高速缓冲存储器和数据高速缓冲存储器,以及高速缓存管理单元等等,所述高速缓存管理单元用于选择应被保留在高速缓存中的数据和/或指令。类似地,处理器14的地址/数据接口可以被直接连接到主存储器18,高速缓冲存储器16只有当检测到存储在其中的数据的地址时才介入。类似地,尽管主存储器18被显示为单独的方框,但是应该认识到,该主存储器18可以包括不同的单元,例如用于数据的RAM或闪存(flash memory),用于指令的闪存或ROM等等。词语“主存”不意味着不存在不同于高速缓冲存储器16的任何其它存储器,“主存”不排除在装置中存在其它可能更大的存储器。
图2说明了切换到低功率工作模式和在该模式中工作的实施例。开始,在第一执行框21中,处理器14工作在常规模式。当在框22中处理器14检测到无需继续在常规模式中工作时,处理器14开始执行切换程序以切换至低功率模式。切换程序的第一步骤23为了以后返回到常规工作模式而有选择地存储数据。
在第二步骤24,切换程序使处理器14向高速缓冲存储器16发送信号,以将一个中断程序的所有指令从主存储器18中加载到高速缓冲存储器16。该中断程序存储在主存储器中已选择的地址,因此,所述中断程序的所有指令都能被共同存储在高速缓冲存储器16中。
存在多种用于加载中断程序的解决方案。在一个例子中,为切换程序提供中断程序的起始地址和结束地址,因此,切换程序能够寻址从起始地址到结束地址的所有存储器位置,同时将它们加载到高速缓冲存储器16中。如果已知主存储器18返回多行指令和/或数据,则仅需要寻址每行中的一个地址。
这里假定能够保证高速缓冲存储器16将保留所有被寻址的数据。高速缓冲存储器16还具有传统的锁定机制(locking mechanism),其使得处理器14能够发信号通知(并且任选地,来自哪个地址)指令和/或数据必须被保存在缓存中。在这种情况下,切换程序最好使处理器14发信号通知高速缓冲存储器16必须保存中断程序的指令。作为可选的方案,中断程序(并且任选地,切换程序)可以被存储在所选择的地址,从而使得提前保证切换程序能将整个中断程序加载到高速缓冲存储器16中,而不随后丢弃它。作为另一个可选的方案,可以设置电路从而使得处理器14的指令集包含一个指令,该指令使得特定的指令,或具体来讲,使得中断程序(routine)被加载到高速缓冲存储器16中。
一旦中断程序被加载到高速缓冲存储器16中,切换程序就执行第三步骤25,以使得处理器14发信号通知主电源电路10停用其自身。接下来,切换程序可以使处理器14切换到暂停模式,或进入等待状态。现在,可以说装置已进入低功率工作模式。
工作在低功率模式期间,响应于一些事件(例如用户接口按钮等等的活动,或经由总线或无线接口接收到可能的消息,或者周期性的定时信号),中断电路19可以触发处理器14执行中断程序。在执行中断程序期间,存储器18仍然停用。在图2中,中断程序的第一步骤26被指示为虚线所指的目标,以指示由中断引起的活动。
在中断程序的第一步骤26中,处理器14寻址存储在高速缓冲存储器16中的中断程序的指令,从而能够在不依靠于主存储器18的情况下,执行中断程序。如果在中断程序的第二步骤27中,执行中断程序导致需要返回到常规工作模式,则处理器14将执行中断程序的第三步骤28以使主电源电路10重新开始工作。然而,当不需要返回到常规工作模式时,如果该中断程序有另外的步骤的话,处理器14将执行该另外的步骤29,并且主存储器10在中断程序的整个运行期间保持停用,处理器14最终返回到暂停模式或等待状态。
例如,如果中断程序确定可能存在的触发中断的消息是无关的,或者没有操纵有效的按钮,或者没有检测到需要返回到常规工作模式的状态。
应该认识到可以采用其它措施。例如,除了中断程序以外,可以设置切换程序,以在切换到低功率工作模式前,将与中断处理有关的数据从主存储器加载到高速缓冲存储器16中。然而,如果不需要数据,或者如果为在低功率工作模式中需要的数据提供了专用的数据存储器,那么上述加载操作就不是必需的。
高速缓冲存储器16可以被设置为能够在常规模式与低功率工作模式中使用的独立模式之间切换。在这种情况下,在进入低功率工作模式之前,切换程序使处理器14发信号通知高速缓冲存储器进入独立模式。在独立模式中,无论是对于写回数据还是对于其它目的,高速缓冲存储器16都被设置为禁止对主存储器进行寻址。然而,应该认识到,如果执行中断程序不会使高速缓冲存储器16访问主存储器18,则可以不必支持独立模式。
应该认识到,在低功率工作模式中可以停用部分高速缓冲存储器16,以便减少电源消耗。这可以通过从主电源电路10向这些部分供电来实现,或者通过在切换程序中包含指令以使处理器14发信号通知高速缓冲存储器16停用这些部分来实现。因此,例如,可以关掉管理高速缓冲存储器16中的数据的替换的高速缓存管理单元(未示出)。由于已知在低功率工作模式下,中断程序的指令存在于高速缓冲存储器16中,因此,同样可以关掉地址比较单元,该地址比较单元用于检测中断程序的指令是否在高速缓冲存储器16中。类似地,可以停用在低功率工作模式下工作期间不需要的、高速缓冲存储器16的剩余存储容量。
尽管显示了单个处理器14,但是应该认识到,在实际中,可以使用其中包含多于一个连接到高速缓冲存储器16的处理器的指令处理电路,在低功率工作模式中,例如,因为它们从主电源电路10接收功率供应,可以停用部分所述高速缓冲存储器16。在这种情况下,例如,可以在指令处理电路中包含具有有限性能和低能耗的处理器,以用于执行中断程序。
尽管已针对在低功率工作模式期间执行中断程序,对本发明进行了说明,但是还应该认识到,本发明同样适用于其它类型的程序,例如在低功率工作模式期间,不需要由中断电路19触发而循环的程序,在这种情况中,可以省略中断电路19。类似地,在低功率工作模式下,可以将用于不同类型的中断的多个中断程序保存在高速缓冲存储器16中。
类似地,可以采用其它措施来减少低功率工作模式中的功耗,例如,降低供电电压,减少指令周期频率等等。因此,例如高速缓冲存储器16这样的、在常规工作模式和低功率工作模式中都工作的电路,在常规工作模式中可以被切换为从主电源电路10接收功率,以及在低功率工作模式中可以被切换为从专用电源电路接收功率。
尽管已在停用主电源电路10(例如,通过在电源和电路绝缘之间转换)这个方面描述了切换到低功率工作模式,但是应该认识到,能够使用其它的停用方式以减少功耗,例如,使时钟信号或其它信号无效。在低功率工作模式的部分时间期间,当在执行中断程序的意义上不工作时,甚至可以在这种意义上使高速缓冲存储器16和处理器14停用,只要这种停用不会导致丢失数据或指令。
尽管已描述了本发明的一个实施例,其中,由处理器14执行的切换程序控制到低功率工作模式的切换,但是应该认识到,可选择地,为此可以在专用(非编程的)电路的控制下执行涉及切换的步骤,当装置发信号通知其应该切换到低功率工作模式时激活该专用电路,或者由任何其它处理器来执行,为此,所述其它处理器可以访问高速缓冲存储器16和/或主存储器。切换也不是必须由单独的电路(例如处理器14)来控制。例如,一部分切换(例如加载中断程序)可以由一个电路来执行,而另一部分切换(例如停用主电源)可以由另一个电路来执行。
Claims (5)
1.一种可切换到低功率工作模式和常规工作模式的装置,该装置包括:
指令处理电路(14);
主存储器(18),用于当所述指令处理电路(14)执行时,向所述指令处理电路(14)提供指令;
高速缓冲存储器(16),其连接在所述指令处理电路(14)和所述主存储器(18)之间,所述高速缓冲存储器(16)可以在所述常规工作模式中工作,以缓存当所述指令处理电路(14)执行时在所述主存储器(18)中寻址的部分数据和/或指令,以及当所述指令处理电路(14)在所述主存储器(18)中寻址数据和/或指令时,替换被缓存的数据和/或指令;
低功率工作模式激活电路(10,12,14),用于当在所述低功率工作模式中工作时,保持所述装置的一部分被停用,所述装置的所述一部分包括所述主存储器(18),但不包括所述高速缓冲存储器(16)的至少一部分,所述低功率工作模式激活电路(10,12,14)用于在切换到所述低功率工作模式之前,将当在所述低功率工作模式中工作时用于执行功能的指令的程序加载到所述高速缓冲存储器(16)的所述至少一部分中。
2.如权利要求1所述的装置,其中,所述高速缓冲存储器(16)可切换到锁定状态,其中,禁止所述高速缓冲存储器(16)丢弃锁定信息,所述低功率工作模式激活电路(10,12,14)用于将所述高速缓冲存储器(16)切换到所述锁定状态,以便将所述用于执行所述功能的指令的程序锁定在所述高速缓冲存储器(16)中。
3.如权利要求1所述的装置,其中,所述低功率工作模式激活电路(10,12,14)用于在刚一切换到所述低功率工作模式后,就将由所述用于执行所述功能的指令的程序使用主存储器(18)中的地址进行寻址的所有数据加载到所述高速缓冲存储器(16)中。
4.如权利要求1所述的装置,其中,所述用于在所述低功率工作模式中执行功能的指令的程序是中断程序,所述装置包括中断电路(19),该中断电路(19)用于当在所述低功率工作模式中工作时,在选定的时间触发所述指令处理单元执行所述中断程序。
5.一种操作装置的方法,该装置包含指令处理电路(14)、可由所述指令处理电路(14)寻址的主存储器(18)、以及高速缓冲存储器(16),所述方法包括:
在常规工作模式中使用所述高速缓冲存储器(16)和所述主存储器(18),以在高速缓冲存储器(16)中缓存当所述指令处理电路(14)执行时在所述主存储器(18)中寻址的数据和/或指令的一部分,以及当所述指令处理电路(14)在所述主存储器(18)中寻址数据和/或指令时替换被缓存的数据和/或指令;
通过以下步骤切换到低功率工作模式:
将当在所述低功率工作模式中工作时用于执行功能的指令的程序加载到所述高速缓冲存储器中,
停用所述主存储器(18)以减少功耗,而使所述高速缓冲存储器(16)的至少一部分保持活动,所述高速缓冲存储器(16)的所述至少一部分是检索用于执行所述功能的指令的程序所需的;
在所述低功率工作模式中执行来自所述高速缓冲存储器(16)的所述至少一部分的指令的程序。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP03103397.0 | 2003-09-16 | ||
EP03103397 | 2003-09-16 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1853151A true CN1853151A (zh) | 2006-10-25 |
Family
ID=34306941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2004800266298A Pending CN1853151A (zh) | 2003-09-16 | 2004-08-30 | 具有高速缓冲存储器的装置的节电工作 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7523331B2 (zh) |
EP (1) | EP1665007A2 (zh) |
JP (1) | JP2007506171A (zh) |
KR (1) | KR20060081413A (zh) |
CN (1) | CN1853151A (zh) |
WO (1) | WO2005026928A2 (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101137967B (zh) * | 2005-03-05 | 2010-12-22 | 英特尔公司 | 在处理器空闲状态期间的一致性数据传输的系统和方法 |
CN105335305A (zh) * | 2015-10-30 | 2016-02-17 | 深圳市申议实业有限公司 | 一种交互式可编程硬件的缓冲机制实现方法及装置 |
JP2018013587A (ja) * | 2016-07-20 | 2018-01-25 | コニカミノルタ株式会社 | 画像形成装置 |
CN108446009A (zh) * | 2018-03-10 | 2018-08-24 | 北京联想核芯科技有限公司 | 掉电控制方法、装置、设备及介质 |
WO2023130443A1 (zh) * | 2022-01-10 | 2023-07-13 | 华为技术有限公司 | 一种数据处理方法及电子设备 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101185614B1 (ko) * | 2005-01-31 | 2012-09-28 | 삼성전자주식회사 | 절전모드가 아닌 동작상태저장과 전원차단으로 구현하는시스템의 소비전력 감소 방법 및 장치 |
US20070094454A1 (en) * | 2005-10-20 | 2007-04-26 | Microchip Technology Incorporated | Program memory source switching for high speed and/or low power program execution in a digital processor |
KR100850209B1 (ko) * | 2007-02-08 | 2008-08-04 | 삼성전자주식회사 | 전력을 효율적으로 관리할 수 있는 시스템 인 패키지반도체 장치 및 그에 따른 전력 관리 방법 |
US9069575B2 (en) * | 2008-03-25 | 2015-06-30 | Qualcomm Incorporated | Apparatus and methods for widget-related memory management |
US9747141B2 (en) | 2008-03-25 | 2017-08-29 | Qualcomm Incorporated | Apparatus and methods for widget intercommunication in a wireless communication environment |
US9600261B2 (en) * | 2008-03-25 | 2017-03-21 | Qualcomm Incorporated | Apparatus and methods for widget update scheduling |
US9269059B2 (en) * | 2008-03-25 | 2016-02-23 | Qualcomm Incorporated | Apparatus and methods for transport optimization for widget content delivery |
US9110685B2 (en) * | 2008-03-25 | 2015-08-18 | Qualcomm, Incorporated | Apparatus and methods for managing widgets in a wireless communication environment |
JP5581577B2 (ja) * | 2008-08-29 | 2014-09-03 | 富士通株式会社 | データ処理装置 |
US9569349B2 (en) * | 2008-12-19 | 2017-02-14 | Ati Technologies Ulc | Method and apparatus for reallocating memory content |
US8103894B2 (en) * | 2009-04-24 | 2012-01-24 | International Business Machines Corporation | Power conservation in vertically-striped NUCA caches |
US9804647B2 (en) * | 2012-01-06 | 2017-10-31 | Fisher Controls International Llc | Continuously powered field device |
JP5906866B2 (ja) * | 2012-03-22 | 2016-04-20 | 株式会社リコー | 画像処理装置及び通信制御方法 |
KR20140067184A (ko) * | 2012-10-29 | 2014-06-05 | 삼성전자주식회사 | 극 절전 모드에서 인쇄 작업 데이터를 처리하는 화상 형성 장치 및 그 처리 방법. |
US10133341B2 (en) * | 2016-06-06 | 2018-11-20 | Arm Limited | Delegating component power control |
US10515671B2 (en) | 2016-09-22 | 2019-12-24 | Advanced Micro Devices, Inc. | Method and apparatus for reducing memory access latency |
US10572388B2 (en) * | 2017-08-30 | 2020-02-25 | Micron Technology, Inc. | Managed NVM adaptive cache management |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5253352A (en) * | 1989-11-13 | 1993-10-12 | Zenith Data Systems Corporation | Method and apparatus for pipelining cache accesses using anticipatory initiation of cache read |
JPH03231320A (ja) * | 1990-02-06 | 1991-10-15 | Mitsubishi Electric Corp | マイクロコンピュータシステム |
US5928365A (en) * | 1995-11-30 | 1999-07-27 | Kabushiki Kaisha Toshiba | Computer system using software controlled power management method with respect to the main memory according to a program's main memory utilization states |
JP2659007B2 (ja) * | 1996-06-17 | 1997-09-30 | 株式会社日立製作所 | 情報処理方法及び装置 |
US5893142A (en) * | 1996-11-14 | 1999-04-06 | Motorola Inc. | Data processing system having a cache and method therefor |
JPH10254587A (ja) * | 1997-03-14 | 1998-09-25 | Toshiba Corp | コンピュータシステム |
US6044478A (en) * | 1997-05-30 | 2000-03-28 | National Semiconductor Corporation | Cache with finely granular locked-down regions |
US6105141A (en) * | 1998-06-04 | 2000-08-15 | Apple Computer, Inc. | Method and apparatus for power management of an external cache of a computer system |
US6347370B1 (en) * | 1998-12-30 | 2002-02-12 | Intel Corporation | Method and system for pre-loading system resume operation data on suspend operation |
JP2000207277A (ja) * | 1999-01-14 | 2000-07-28 | Sony Corp | 情報処理装置および方法、並びに提供媒体 |
AU2002255568B8 (en) * | 2001-02-20 | 2014-01-09 | Adidas Ag | Modular personal network systems and methods |
US6792551B2 (en) * | 2001-11-26 | 2004-09-14 | Intel Corporation | Method and apparatus for enabling a self suspend mode for a processor |
US7058829B2 (en) * | 2002-08-14 | 2006-06-06 | Intel Corporation | Method and apparatus for a computing system having an active sleep mode CPU that uses the cache of a normal active mode CPU |
GB2403561A (en) * | 2003-07-02 | 2005-01-05 | Advanced Risc Mach Ltd | Power control within a coherent multi-processor system |
-
2004
- 2004-08-30 KR KR1020067005191A patent/KR20060081413A/ko not_active Application Discontinuation
- 2004-08-30 JP JP2006526746A patent/JP2007506171A/ja active Pending
- 2004-08-30 WO PCT/IB2004/051602 patent/WO2005026928A2/en not_active Application Discontinuation
- 2004-08-30 CN CNA2004800266298A patent/CN1853151A/zh active Pending
- 2004-08-30 EP EP04744841A patent/EP1665007A2/en not_active Withdrawn
- 2004-08-30 US US10/571,636 patent/US7523331B2/en not_active Expired - Lifetime
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101137967B (zh) * | 2005-03-05 | 2010-12-22 | 英特尔公司 | 在处理器空闲状态期间的一致性数据传输的系统和方法 |
CN105335305A (zh) * | 2015-10-30 | 2016-02-17 | 深圳市申议实业有限公司 | 一种交互式可编程硬件的缓冲机制实现方法及装置 |
CN105335305B (zh) * | 2015-10-30 | 2018-05-15 | 深圳盛思科教文化有限公司 | 一种交互式可编程硬件的缓冲机制实现方法及装置 |
JP2018013587A (ja) * | 2016-07-20 | 2018-01-25 | コニカミノルタ株式会社 | 画像形成装置 |
CN108446009A (zh) * | 2018-03-10 | 2018-08-24 | 北京联想核芯科技有限公司 | 掉电控制方法、装置、设备及介质 |
WO2023130443A1 (zh) * | 2022-01-10 | 2023-07-13 | 华为技术有限公司 | 一种数据处理方法及电子设备 |
CN116745768A (zh) * | 2022-01-10 | 2023-09-12 | 华为技术有限公司 | 一种数据处理方法及电子设备 |
CN116745768B (zh) * | 2022-01-10 | 2024-05-07 | 华为技术有限公司 | 一种数据处理方法及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
JP2007506171A (ja) | 2007-03-15 |
US7523331B2 (en) | 2009-04-21 |
EP1665007A2 (en) | 2006-06-07 |
US20070055901A1 (en) | 2007-03-08 |
WO2005026928A2 (en) | 2005-03-24 |
KR20060081413A (ko) | 2006-07-12 |
WO2005026928A3 (en) | 2005-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1853151A (zh) | 具有高速缓冲存储器的装置的节电工作 | |
CN1163813C (zh) | 具有多个电源管理状态的计算机系统的电源控制电路 | |
US7788517B2 (en) | Cluster system and method of controlling power-supply to blade servers included in cluster system | |
CN1601443A (zh) | 信息处理设备和节电控制方法 | |
CN102883086A (zh) | 成像装置和用于控制该成像装置的方法 | |
US8108704B2 (en) | Method for automatically switching power states | |
RU2015107993A (ru) | Устройство обработки данных и способ переноса рабочей нагрузки между исходной и целевой компоновкой схем обработки | |
JP2001178018A (ja) | 電源制御装置及び電源制御方法及び記憶媒体 | |
GB2419010A (en) | Cache control for a drowsy cache | |
KR100769557B1 (ko) | 데이터 처리 시스템 및 데이터 처리 유닛 | |
KR101034909B1 (ko) | 회로 어레이에서 누설 전류를 줄이기 위한 집적 회로 전력관리 및 방법 | |
JP5321866B2 (ja) | コンピュータシステム | |
JP2010191951A (ja) | 電子機器、その省電力制御方法、およびプログラム | |
KR100433532B1 (ko) | 전원 관리 장치 및 방법 | |
JPH09330277A (ja) | ディスクキャッシュシステムにおける停電処理方式及び停電処理方法 | |
US20070094454A1 (en) | Program memory source switching for high speed and/or low power program execution in a digital processor | |
JP2006172355A (ja) | 磁気ディスク装置および制御方法 | |
JPH08272496A (ja) | 省電力制御用入力装置 | |
US7093148B2 (en) | Microcontroller Operable in normal and low speed modes utilizing control signals for executing commands in a read-only memory during the low speed modes | |
JPH04355810A (ja) | 電源装置 | |
JPH1132134A (ja) | ファクシミリ装置 | |
JPH08246517A (ja) | ビルの給水装置 | |
JP2005031828A (ja) | 監視装置 | |
JP3603641B2 (ja) | 郵便区分システム | |
RU2006121454A (ru) | Избыточная система автоматизации для управления техническим устройством, а также способ эксплуатации подобного типа системы автоматизации |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |