CN1851913A - 导线架及应用该导线架的封装结构 - Google Patents

导线架及应用该导线架的封装结构 Download PDF

Info

Publication number
CN1851913A
CN1851913A CN 200510066333 CN200510066333A CN1851913A CN 1851913 A CN1851913 A CN 1851913A CN 200510066333 CN200510066333 CN 200510066333 CN 200510066333 A CN200510066333 A CN 200510066333A CN 1851913 A CN1851913 A CN 1851913A
Authority
CN
China
Prior art keywords
lead frame
encapsulating structure
radiating wing
chip carrier
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200510066333
Other languages
English (en)
Other versions
CN100388475C (zh
Inventor
田姿仪
曾祥伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JINGZHI SEMICONDUCTOR CO Ltd
Original Assignee
JINGZHI SEMICONDUCTOR CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JINGZHI SEMICONDUCTOR CO Ltd filed Critical JINGZHI SEMICONDUCTOR CO Ltd
Priority to CNB2005100663335A priority Critical patent/CN100388475C/zh
Publication of CN1851913A publication Critical patent/CN1851913A/zh
Application granted granted Critical
Publication of CN100388475C publication Critical patent/CN100388475C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种导线架及应用该导线架的封装结构，该导线架包括芯片座，承载至少一半导体芯片；散热翼，从该芯片座两侧向外延伸；以及多条管脚，布设在该芯片座周围且延伸到该芯片座两侧，与该散热翼整齐排列，其中延伸到该芯片座两侧的多条管脚分别借由与该散热翼相连的连接杆而连接，且在该散热翼上对应该连接杆延伸通过路径周围形成有规则排列的开孔组；本发明采用固定模具分割管脚，避免更换模具费的成本，节省了更换模具的时间及人工成本，在散热翼中形成有开孔可减少了散热翼与封装胶体的接触面积、强化了封装结构，减少了湿气进入造成脱层及芯片受污染的可能性。

Description

导线架及应用该导线架的封装结构
技术领域
本发明是关一种导线架及应用该导线架的封装结构，特别是关于一种具有高散热效率的导线架及应用该导线架的封装结构。
背景技术
传统半导体芯片是以导线架(Lead Frame)作为芯片承载件形成半导体封装件的。该导线架包括芯片座及形成在该芯片座周围的多条管脚，待半导体芯片粘接至芯片座上并用焊线电性连接该芯片与管脚后，再经由封装树脂包覆该芯片、芯片座、焊线以及管脚的内段，形成该具有导线架的半导体封装件。
以导线架作为芯片承载件的半导体封件的型态及种类繁多，如QFP半导体封装件(Quad Flat Package)、QFN(Quad-Flat Non-leaded)半导体封装件、小外型封装件(Small Outline Package，SOP)半导体封装件(Small Out line Package)、散热式小外型封装件(Heat-sink Small Out linePackage，HSOP)或双列直插式封装件(Dual-In-Line Package，DIP)半导体封装件等。其中，随着半导体工序技术不断进步，芯片的处理速度与功能要求也随之提升，伴随而来的问题是如何有效地逸散芯片运行时产生的热量，以维持半导体装置的可靠性。以双列直插式封装件(DIP)或小外型封装件(SOP)等半导体装置为例，由于芯片是由导热效果不佳的封胶材料包覆，该芯片在高速运行过程中产生的热量无法顺利、有效地排出，会严重影响这些装置的使用效能，导致使用这些芯片的电子元件失效。
现有技术为解决此类封装件的散热问题，常是以外露出该封装件两侧的管脚作为散热途径，通过这些管脚将芯片的热量逸散到印刷电路板上，并由该印刷电路板扩散到外界，例如现有的散热式小外型封装件(HSOP)即是借由从芯片座两侧延伸出的散热翼来散热。如美国专利第5,877,937号及日本专利JP01217386揭示的，是在导线架中增设散热翼(Wing Tab)，提升该封装件的散热效率，故经常应用在高功率、高电流的电子产品上。请参照图1A及图1B，这是业界普遍应用的高散热封装型态的HSOP28(28支管脚)及其衍生出的同类型但较多管脚的HSOP34封装结构的导线架的10A、10B平面示意图。
这些类型的导线架结构拥有相同尺寸的外型与管脚间距，其管脚数目的不同是由散热翼片面积的大小而定；它包括芯片座11A与11B、从该芯片座11A与11B两侧延伸出的两个散热翼(Wing Tab)13A与13B以及布设在该芯片座11A与11B周围的多条管脚12A与12B，该多条管脚12A与12B与该两个散热翼13A与13B整齐排列在同侧，并分别用一连接杆14A与14B(Dam-Bar)相互连接。供后续在该芯片座11A与11B上接置半导体芯片并分别与各管脚12A与12B之间用焊线进行电性连接，借由该两个散热翼13A与13B逸散芯片产生的热量。
由于该HSOP28及其衍生出同类型较多管脚的HSOP34两者在相同尺寸的外型与相同管脚间距情况下，因散热翼长度、管脚数不同，因此在封装工序中要进行冲切连接杆分离各该管脚时，所需切除的连接杆数量也不同，另外也必须采用不同的生产模具，同理，当加工HSOP36、HSOP38……等时，也需采用各自特定的模具。
故而，针对不同管脚的产品都有特定数量的连接杆需切除，因此需搭配不同的生产模具，如此一来除了增加模具成本外，还造成更换模具上的时间与人工成本，甚至因为更换模具频率增加会导致切错脚数的风险。
此外，在该散热式小外型封装件(HSOP)进行封装工序时，将芯片接置在导线架的芯片座，并使该芯片借由焊线电性连接到导线架的管脚，之后再形成包覆该导线架及芯片的封装胶体，并令散热翼与管脚外露在该封装胶体外，借由该封装胶体保护包覆其中的芯片避免受到外界的污染。因该封装胶体包覆该导线架时，封装胶体与导线架的散热翼属不同材质，且彼此接着面积过大，外在的湿气易通过散热翼与封装胶体间的大接触面积进入封装件中，不仅容易造成该结合面发生脱层现象，更易使芯片受污染影响封装件的使用寿命。
因此，研制出一种导线架结构能够避免更换生产模具导致成本增加及工序可靠性降低的问题，同时减少散热翼与封装胶体间发生脱层现象，是目前亟待解决的问题。
发明内容
为克服上述现有技术的缺点，本发明的主要目的是提供一种导线架及应用该导线架的封装结构，能够有效避免使用多种生产模具所耗费的成本。
本发明的再一目的是提供一种能够增加生产效能的导线架及应用该导线架的封装结构。
本发明的还一目的是提供一种能够减少生产的风险的导线架及应用该导线架的封装结构。
本发明的又一目的是提供一种导线架及应用该导线架的封装结构，避免湿气进入封装结构造成封装胶体与导线架发生脱层现象，使芯片免受污染。
本发明的另一目的是提供一种强化封装结构的散热性的导线架及应用该导线架的封装结构。
为达上述及其它目的，本发明的导线架包括：芯片座，承载至少一半导体芯片；散热翼，从该芯片座两侧向外延伸；以及多条管脚，布设在该芯片座周围且延伸到该芯片座两侧，与该散热翼整齐排列，其中延伸到该芯片座两侧的多条管脚分别借由与该散热翼相连的连接杆而连接，且在该散热翼上对应该连接杆延伸通过路径周围形成有规则排列的开孔组。其中该开孔组位置可设置在该连接杆通过路径的左右两侧，也就是使该连接杆连续设置在该散热翼上，另外该开孔组位置也可正对应设置在该连接杆延伸通过路径上。
本发明的导线架是在外型尺寸及管脚间距固定的导线架上，对应后续封装时的冲切连接杆(Dam bar)分离各该管脚时，预先以最大容许管脚数为基准，在散热翼上对应连接杆延伸路径周围形成有开孔组，同一套生产模具上，可应用在不同管脚数的导线架上进行冲切连接杆(Dam bar)分离各该管脚，无须抽换冲切工具，提高模具的利用率，避免产生失误发生，可降低模具成本并提高生产效能。
另外，本发明也提供一种应用上述导线架进行封装工序的封装结构，该封装结构包括：一导线架，具有芯片座、从该芯片座两侧向外延伸的散热翼以及布设在该芯片座周围且延伸到该芯片座两侧与该散热翼整齐排列的管脚；至少一半导体芯片，接置在该芯片座上并电性连接到该管脚；以及一封装胶体，包覆该导线架及芯片，并令该散热翼与多条管脚外露在该封装胶体外，其中在该散热翼对应该封装胶体包覆位置形成有多个规则排列的开孔。
该开孔的宽度约略与该管脚间距相同。另外，可将至少一设有卡合件的散热件，由其卡合件卡合在该封装结构中外露出该封装胶体的散热翼的开孔中，可在不改变原封装工序与结构下，增加散热面积与散热路径，提升散热效能。
本发明的另一种封装结构包括：一导线架，其有具芯片座、从该芯片座两侧向外延伸的散热翼以及布设在该芯片座周围且延伸到该芯片座两侧与该散热翼整齐排列的管脚；至少一半导体芯片，接置在该芯片座上并电性连接到该管脚；一封装胶体，包覆该导线架及芯片，并令该散热翼与多条管脚外露在该封装胶体外，其中在该散热翼对应该封装胶体包覆位置形成有多个规则排列的开孔；以及至少一散热件，接置在该封装胶体上，且该散热件上形成有至少一卡合件，使该散热件对应卡合在该散热翼上外露出该封装胶体的开孔中。
因此，本发明的导线架及应用该导线架的封装结构可采用固定模具分割管脚，避免在生产不同数量接脚的封装结构时需要使用不同生产模具所耗费的成本，节省了更换模具的时间及人工成本，进而去除了因放置错误的模具产生错误，此外，在散热翼中形成有开孔可减少了散热翼与封装胶体的接触面积、强化了封装结构，减少了湿气进入造成脱层及芯片受污染的可能性。
附图说明
图1A及图1B是现有具有不同管脚数的导线架结构；
图2A是本发明的导线架平面示意图；
图2B及图2C是本发明的导线架式封装结构的示意图；
图3是本发明的导线架实施例2的平面示意图；
图4A至图4C是本发明的导线架封装结构实施例3的示意图；
图5是本发明的导线架式封装结构实施例4的示意图；以及
图6是本发明的导线架式封装结构实施例5的示意图。
具体实施方式
现以散热型小尺寸半导体封装件(HSOP)及其应用的导线架说明本发明的具体实施例，本发明所述的导线架并非局限于此，也可以是其它类形的导线架结构。
实施例1
图2A至图2C是本发明的导线架及应用该导线架的封装结构的实施例1示意图。
图2A是应用在散热型小尺寸半导体封装件(HSOP)的导线架结构在封装前各管脚以连接杆连接的平面示意图。该导线架200包括：可供接置半导体芯片的芯片座201、从该芯片座201两侧向外延伸的散热翼204以及布设在该芯片座201周围且延伸到该芯片座201两侧与该散热翼204整齐排列的多条管脚202。其中延伸到该芯片座201两侧的多条管脚202分别借由与该散热翼204相连的连接杆203连接，且在该散热翼204中对应该连接杆203延伸通过路径周围形成有规则排列的开孔组205。在本实施例中，该散热翼204中的开孔位置是设置在该连接杆203通过路径的左右两侧，也就是使该连接杆203连续设置在该散热翼204上。
本实施例的图标是以应用在HSOP28的导线架为例进行说明的，也就是它在导线架两侧各布设有14支管脚(共28支管脚)，对应一般业界应用最大管脚为42支(导线架两侧各布设有21支管脚)的情况，即可预先在该芯片座201两侧的各散热翼204上提供连接杆203连续设置其上，在该连接杆203两侧规则排列形成有6组开孔205，且该开孔205的宽度即约略等于各该管脚202的间距，使得用于42支管脚数的模具能够冲切该连接杆203，分离各该管脚202，也能够用冲切工具切断该散热翼204上的连接杆203部分，不会影响该HSOP28的管脚数及工序，无须根据不同的管脚数采用不同的模具，可充分提升产能及降低模具成本与减少人为失误的风险。
图2B及图2C是将图2A所示的导线架应用在散热型小尺寸半导体封装结构(HSOP28)的等角及剖面示意图。。
该封装结构包括：一导线架200，具有芯片座201、从该芯片座201两侧向外延伸的散热翼204以及是布设在该芯片座201周围且延伸至该芯片座201两侧与该散热翼204整齐排列的管脚202；至少一半导体芯片21是接置在该芯片座201上，并电性连接该管脚202；一封装胶体23，包覆该导线架200及芯片21，并令该散热翼204与多条管脚202外露在该封装胶体23外，其中在该散热翼204对应该封装胶体23包覆位置形成有规则排列的开孔205，该开孔205的宽度约略与该管脚202的间距相同。
本发明是将半导体芯片21接置在该芯片座201上，并利用多条焊线22将该芯片21与芯片座周围管脚202电性连接，之后进行封胶、冲切步骤及弯折各该管脚202及散热翼204，构成该封装结构。其中在进行冲切该连接杆203分离各该管脚202时，该冲切工具即会同时切断该散热翼204上的连接杆203部分，形成有规则排列的连续开孔205，如此可减少封装胶体22与散热翼204的接触面积，减少外在湿气沿着该封装胶体22与散热翼204的结合面进入封装结构中，避免脱层及芯片污染等问题的产生。
另该焊线22可包括信号焊线及接地焊线，接置在该芯片座201的芯片21可利用信号焊线电性连接到管脚202，利用接地焊线电性连接到该芯片座201，再通过该散热翼电性连接到印刷电路板中的接地层。
实施例2
图3是本发明的导线架的实施例2的平面示意图。
本实施例2的导线架300与上述实施例大致相同，主要区别是形成在散热翼304上的开孔组305即正对应设置在该连接杆303延伸通过路径上。在进行冲切连接管脚302的该连接杆303时，冲切工具会同时切空形成在该散热翼304上开孔组305，同样可利用单一模具适于不同管脚数的封装结构上。相对地在利用该导线架进行封装工序的置晶、打线、封胶、冲切及弯折等步骤后形成的封装结构，即类似于上述实施例所述的封装结构。
实施例3
图4A至图4C是本发明的应用导线架的封装结构实施例3的等角及剖面示意图。
本实施例3的封装结构与上述的实施例大致相同，主要区别是在包覆该半导体芯片41上方的封装胶体43上额外接置一散热件45，该散热件45可以是一铝或铜制等高导热性的平板形散热件，具有足够大的面积，当接置在封装结构时可充分覆盖在芯片41上的封装胶体43能够非常好的散热效果。
该散热件45两个长边的边缘上，如图所示分别设有至少一卡合件450在其两长边处，该卡合件450的设置数量可选择为各边一个或多个，图4A显示各边具有一个卡合件450，图4B显示各边具有三个卡合件450，使该卡合件450对应卡合在该封装结构的散热翼404上外露出该封装胶体43的开孔405中，由该散热件45为封装结构提高较佳的散热效果。另外在该封装胶体43与散热件45之间可涂布一层导热胶(未标出)，以提升散热效率。
上述卡合件450并非一定形成在该散热件45的边缘上，只要该卡合件450形成在该散热件45的位置对应于该散热翼404上外露出封装胶体43的开孔405位置即可，另该卡合件450的结构形态并非以附图所示为限，其它可供该散热件45有效连接到该封装结构的散热翼404开孔405中的结构均可适用。且视封装结构的散热需求可自由改变该散热件45的长宽尺寸与形状。
因此借由该散热件45的设置，覆盖在封装胶体43内芯片41的散热路径可经由芯片座401与散热翼404排散到热至印刷电路板，又增加了两个散热路径，即“芯片-封装胶体-导热胶-散热件-外界”与“芯片-芯片座-散热翼-卡合件-散热件-外界”，可借由本发明设计的大面积散热件，满足半导体芯片的散热需求。
实施例4
图5是本发明的应用导线架的封装结构实施例4的剖面示意图。
本实施例的封装结构与上述实施例大致相同，主要区别是在包覆在半导体芯片51上方的封装胶体53上的散热件55，可在其表面设计有呈数组排列的多个针状鳍片551(Pin Fin)，增加该散热件55与外界空气的接触面积，可进一步提升散热效率。
实施例5
图6是本发明的应用导线架的封装结构实施例5的剖面示意图。本实施例5的封装结构与上述实施例的大致相同，主要区别是在该封装结构中对应外露出封装胶体63的导线架散热翼604的开孔605中，另外充填有导热材料66(例如导热膏等)，增加该封装结构的散热路径及面积，提升散热效率。
当然本实施例5中在外露出封装胶体的散热翼开孔中充填导热材料的特性，也可与上述在封装胶体上接置有散热件的实施例加以结合，即可在外露出封装胶体的散热翼开孔中，未供散热件的卡合件卡合的开孔内填充导热材料，如此可增加该封装结构的散热效率。
本发明的附图中中虽然主要是用具有28支管脚的HSOP28结构作为说明，但是本发明也同样可应用在HSOP32、HSOP34……等具有更多管脚的封装结构中，实现多种脚数产品在同一套生产模具生产的目的，增加生产效能、降低模具成本及生产错误的风险。因此本发明的导线架及应用该导线架的封装结构，主要是在外型尺寸及管脚间距固定的导线架上，对应于后续封装时的冲切连接杆(Dam bar)分离各该管脚时，预先用最大容许管脚数为基准，在散热翼上对应连接杆延伸路径周围形成有开孔组，能够在同一套生产模具上，可应用在不同管脚数的导线架上进行冲切连接杆(Dam bar)以分离各该管脚，无须抽换冲切工具，提供了模具的利用率，避免生产失误的发生，进而可降低模具成本并提高生产效能。也就是本发明采用固定的模具分割管脚，避免在生产不同数量管脚的封装结构时需要使用不同生产模具所耗费成本，也节省了更换模具的时间及人工成本，进而去除了因放置错误的模具产生错误的可能性，此外，在散热翼中形成开孔可减少散热翼与封装胶体的接触面积，也减少了湿气造成的脱层及芯片受到污染的可能性。
另外，本发明可将至少一设有卡合件的散热件，由其卡合件卡合在该封装结构中外露出该封装胶体的散热翼的开孔中，进而可在不改变原封装工序与结构下，增加散热面积与散热路径，提升散热效能。

Claims (17)

1.一种导线架，其特征在于，该导线架包括：
芯片座，承载至少一半导体芯片；
散热翼，从该芯片座两侧向外延伸；以及
多条管脚，布设在该芯片座周围且延伸到该芯片座两侧，与该散热翼整齐排列，其中延伸到该芯片座两侧的多条管脚分别借由与该散热翼相连的连接杆而连接，且在该散热翼上对应该连接杆延伸通过路径周围形成有规则排列的开孔组。
2.如权利要求1所述的导线架，其特征在于，该导线架是加强散热效果的散热型小尺寸半导体封装件的导线架。
3.如权利要求1所述的导线架，其特征在于，该散热翼中的开孔位置是位于该连接杆延伸通过路径的左右两侧。
4.如权利要求1所述的导线架，其特征在于，该连接杆连续设置在该散热翼上。
5.如权利要求1所述的导线架，其特征在于，该散热翼中的开孔是正对应设置在该连接杆延伸通过路径上。
6.如权利要求1所述的导线架，其特征在于，该开孔宽度约略与该管脚的间距相同。
7.一种应用导线架的封装结构，其特征在于，该封装结构包括：
一导线架，具有芯片座、从该芯片座两侧向外延伸的散热翼以及布设在该芯片座周围且延伸到该芯片座两侧与该散热翼整齐排列的管脚；
至少一半导体芯片，接置在该芯片座上并电性连接到该管脚；以及
一封装胶体，包覆该导线架及芯片，并令该散热翼与多条管脚外露在该封装胶体外，其中在该散热翼对应该封装胶体包覆位置形成有多个规则排列的开孔。
8.如权利要求7所述的封装结构，其特征在于，该开孔宽度约略与该管脚的间距相同。
9.如权利要求7所述的封装结构，其特征在于，该芯片是利用多条焊线电性连接到该导线架。
10.如权利要求7所述的封装结构，其特征在于，该封装结构包括有导热材料，它是充填在外露出该封装胶体的散热翼开孔中。
11.一种应用导线架的封装结构，其特征在于，该封装结构包括：
一导线架，其有具芯片座、从该芯片座两侧向外延伸的散热翼以及布设在该芯片座周围且延伸到该芯片座两侧与该散热翼整齐排列的管脚；
至少一半导体芯片，接置在该芯片座上并电性连接到该管脚；
一封装胶体，包覆该导线架及芯片，并令该散热翼与多条管脚外露在该封装胶体外，其中在该散热翼对应该封装胶体包覆位置形成有多个规则排列的开孔；以及
至少一散热件，接置在该封装胶体上，且该散热件上形成有至少一卡合件，使该散热件对应卡合于该散热翼上外露出该封装胶体的开孔中。
12.如权利要求11所述的封装结构，其特征在于，该散热件为一导热性平板形散热结构。
13.如权利要求11所述的封装结构，其特征在于，该散热件表面设计有多个针状鳍片。
14.如权利要求11所述的封装结构，其特征在于，该封装结构还包括有导热材料，它是充填在外露出该封装胶体的散热翼开孔中未供该散热件的卡合件卡合使用的部分。
15.如权利要求11所述的封装结构，其特征在于，该封装结构还包括有导热胶，它是涂布在该封装胶体与散热件之间。
16.如权利要求11所述的封装结构，其特征在于，该开孔宽度约略与该管脚的间距相同。
17.如权利要求11所述的封装结构，其特征在于，该芯片是利用多条焊线电性连接到该导线架。
CNB2005100663335A 2005-04-22 2005-04-22 导线架及应用该导线架的封装结构 Expired - Fee Related CN100388475C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100663335A CN100388475C (zh) 2005-04-22 2005-04-22 导线架及应用该导线架的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100663335A CN100388475C (zh) 2005-04-22 2005-04-22 导线架及应用该导线架的封装结构

Publications (2)

Publication Number Publication Date
CN1851913A true CN1851913A (zh) 2006-10-25
CN100388475C CN100388475C (zh) 2008-05-14

Family

ID=37133386

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100663335A Expired - Fee Related CN100388475C (zh) 2005-04-22 2005-04-22 导线架及应用该导线架的封装结构

Country Status (1)

Country Link
CN (1) CN100388475C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531551A (zh) * 2013-09-26 2014-01-22 杰群电子科技（东莞）有限公司 一种半导体封装结构及其成型方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3108856B2 (ja) * 1995-12-28 2000-11-13 ローム株式会社 樹脂パッケージ型半導体装置およびこれを実装した電子回路基板
US7183485B2 (en) * 2003-03-11 2007-02-27 Micron Technology, Inc. Microelectronic component assemblies having lead frames adapted to reduce package bow
CN1567585A (zh) * 2003-06-20 2005-01-19 晶致半导体股份有限公司 具有散热片的半导体封装体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531551A (zh) * 2013-09-26 2014-01-22 杰群电子科技（东莞）有限公司 一种半导体封装结构及其成型方法

Also Published As

Publication number Publication date
CN100388475C (zh) 2008-05-14

Similar Documents

Publication Publication Date Title
CN1099711C (zh) 半导体器件及其制造方法
US20160254217A1 (en) Package module of power conversion circuit and manufacturing method thereof
CN1235275C (zh) 半导体模块及制造半导体模块的方法
US8399997B2 (en) Power package including multiple semiconductor devices
CN1202009A (zh) 具有弯成j－型引线端子的半导体器件
KR20090033141A (ko) 리드프레임 어레이를 구비하는 집적회로 패키지 시스템
CN1685498A (zh) 用于整体成型组件的热增强封装
CN1945804A (zh) 制作具有露出的翼片的模制阵列封装器件的方法和结构
JP2001352009A (ja) 半導体装置およびその製造方法
CN1925141A (zh) 晶片封装结构
US7521792B2 (en) Semiconductor package with heat spreader
CN1832659A (zh) 电路装置及其制造方法
CN1197290A (zh) 半导体器件
CN1767178A (zh) 半导体载板及其制造方法与半导体封装组件
CN1855450A (zh) 高散热性的半导体封装件及其制法
US9099484B2 (en) Method of manufacturing semiconductor device
CN2499978Y (zh) 三维堆叠封装散热模块
CN1147932C (zh) 半导体存储器
CN1851913A (zh) 导线架及应用该导线架的封装结构
CN1809923A (zh) 微引线框封装及制造微引线框封装的方法
CN1183588C (zh) 球栅格阵列封装基板及其制造方法
CN112259463B (zh) 扇出芯片的封装方法及扇出芯片封装结构
CN1992248A (zh) 以开槽式金属薄膜承载打线芯片的封装构造
CN1930684A (zh) 具有能进行wlp的封装机构的元件和加工方法
CN210296358U (zh) 功率模块的封装框架，封装框架阵列及封装体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1095664

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1095664

Country of ref document: HK

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080514

Termination date: 20140422