CN1147932C - 半导体存储器 - Google Patents

半导体存储器

Info

Publication number
CN1147932C
CN1147932C CNB981035485A CN98103548A CN1147932C CN 1147932 C CN1147932 C CN 1147932C CN B981035485 A CNB981035485 A CN B981035485A CN 98103548 A CN98103548 A CN 98103548A CN 1147932 C CN1147932 C CN 1147932C
Authority
CN
China
Prior art keywords
function pin
electrode pad
memory chip
center line
assigned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB981035485A
Other languages
English (en)
Other versions
CN1208962A (zh
Inventor
八谷勇太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Electronics Corp
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, NEC Corp filed Critical NEC Electronics Corp
Publication of CN1208962A publication Critical patent/CN1208962A/zh
Application granted granted Critical
Publication of CN1147932C publication Critical patent/CN1147932C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Memories (AREA)

Abstract

在本发明的一种半导体存储器中，一组用于将半导体存储器与外部连接并且被分配给多个相同功能管脚的电极焊盘同时分布在一个存储器片表面的第一象限和第二象限内，该象限由所述存储器片的中心线划分。对于一个单独的存储器片，可以在一个封装中同时实现面朝上安装和面朝下安装。

Description

半导体存储器
技术领域
本发明涉及一种半导体存储器，其存储器片上布置的电极焊盘将存储器片内的集成电路与封装和布线衬底连通。更具体地说，本发明涉及一种在包括栅格焊球阵列(BGA)封装和芯片比例封装(CSP)在内的采用多管脚结构的各种封装形式中以及半导体安装方面具有独特的电极焊盘布置形式的半导体存储器，这种结构使得单个存储器片能随意地面朝上或面朝下安装在其封装上。
背景技术
一般说来，在包括半导体存储器使用者和销售商在内的半导体业界中，半导体封装的管脚布置形式已形成了标准。就管脚布置形式来说，如果一种应用于一小型产品的BGA封装与一种应用于一更小型产品的CSP是兼容的，那么为减小安装区域可根据需要用CSP代替BGA封装。在这种情况下，一个存储器片到底在其封装上是面朝上安装(即其正面与封装的正面朝向同侧)还是面朝下安装(即其正面与封装的正面朝向相反)有时候无条件地取决于其封装的种类。具体地说，在很多情况下一个存储器片在BGA封装上以面朝上安装，而在CSP上以面朝下安装。
例如，日本未决公开专利No.63-267598公开了一种半导体器件，其中被分配给同一功能管脚的焊盘电极可随意地以面朝上结构或面朝下结构与安装衬底上的外部接头连通。具体地说，对于一单独信号在一个存储器片上同时备有一个用于面朝上位置的电极焊盘和一个用于面朝下位置的电极焊盘，并且二者在存储器片内部连通。这种半导体器件使得无需制备各自具有独特焊盘布置形式的不同存储器片。
但是，以上专利文件中的半导体器件还留下了以下一些尚待解决的问题。与仅在单个位置安装的存储器片相比，该半导体器件使需要的电极焊盘的数目加倍，因而增加了产品成本以及需分配给存储器片的区域大小。例如，一个32K字，36位宽度的SRAM(静态随机存取存储器)有62个电极焊盘与功能管脚有关，即15个用于地址，36个用于数据，11个用于控制。仅以数据功能管脚为例，为同时适应面朝上和面朝下安装，需要额外的36个电极焊盘，这意味着增加了约60％。而且，当应用于具有小的存储器片面积的产品时(即廉价的通用存储器)，由于在存储器片中连接电极焊盘的布线所造成的存储器片面积的增加也是不容忽视的，并且会对产品成本带来实质性的影响。另外，对于具有高速存取和高速操作特点的一种高速存储器来说，分布于存储器片内的布线严重地恶化了延迟时间。因此，上述半导体器件对于廉价存储器产品或高速存储器产品是不可行的。
为使一单个存储器片既能面朝上安装又能面朝下安装，在一个CSP的衬底上必须形成至少一层额外的布线层。这也会造成一个存储器产品成本的增加。
发明内容
因此，本发明的一个目的就是提供一种允许单个存储器片既能面朝上安装又能面朝下安装的半导体存储器，从而在保证理想的存储器性能的同时降低存储器片和封装的产品成本。
根据本发明的第一个方面，在一个半导体存储器中，用于将所述半导体存储器与外部连接并且被分配给多个相同功能管脚的第一组电极焊盘同时分布在一个存储器片表面的第一象限和第二象限内，该象限由所述存储器片的一条第一中心线划分；其中被分配给至少一种相同功能管脚的第二组电极焊盘分布在第三象限和/或第四象限内，该象限由所述存储器片的一条与所述第一中心线垂直的第二中心线划分；且其中被分配给一个相同功能管脚的第二组电极焊盘分布在两条与所述第一中心线平行的第三中心线限定的范围内，并且这两条第三中心线之间的宽度是存储器片边长的一半。
根据本发明的第二个方面，在一个半导体存储器中，用于将所述半导体存储器与外部连接并且被分配给多个相同功能管脚的第一组电极焊盘同时分布在一个存储器片表面的第一象限和第二象限内，该象限由所述存储器片的一条第一中心线划分；其中被分配给一个相同功能管脚的第二组电极焊盘分布在两条与所述第一中心线平行的第三中心线限定的范围内，并且这两条第三中心线之间的宽度是存储器片边长的一半。
根据本发明的第三个方面，在一个半导体存储器中，第一组用于将所述半导体存储器与外部连接并且被分配给相同的功能管脚的电极焊盘分布在一个存储器片表面的第一象限和第二象限内，该象限由所述存储器片的一条第一中心线划分；其中第二组被分配给另一功能管脚的电极焊盘分布在第三象限和第四象限内，该象限由所述存储器片的一条与所述第一中心线垂直的第二中心线划分；且其中当所述存储器片以向上的方向分布时，第一组电极焊盘接收与第一功能管脚相关的信号，当所述存储器片以向下的方向分布时，第一组电极焊盘接收与第一功能管脚相关的信号。
附图说明
从以下结合附图的详细描述，对本发明的上述及其他目的，特点和优点将会有一个清楚明了的认识。
图1显示的是一个常规半导体存储器中的存储器片；
图2是一个显示第一种BGA封装结构的剖视图，其中图1中的存储器片面朝上安装；
图3是一个显示第一种CSP封装结构的剖视图，其中图1中的存储器片面朝上安装；
图4显示的是一个半导体产品衬底上的常规电极焊盘阵列；
图5是一个体现本发明的半导体存储器中的存储器片；
图6是一个显示第一种BGA封装结构的剖视图，其中图5中的存储器片面朝上安装；
图7是一个显示第二种BGA封装结构的剖视图，其中图5中的存储器片面朝上安装；
图8是一个解释实施例中的BGA封装的俯视图；
图9是一个显示第一种CSP结构的剖视图，其中图5中的存储器片面朝下安装；
图10是一个显示第二种CSP结构的剖视图，其中图5中的存储器片面朝下安装；
图11是一个解释实施例中的CSP封装的俯视图；
图12是一个顶端平面图，显示的是在处于所说明的实施例的面朝上安装位置时，存储器片上的电极焊盘和BGA封装上的焊球或外部接头的相互位置关系；
图13是一个顶端平面图，显示的是在处于所说明的实施例的面朝下安装位置时，存储器片上的电极焊盘和CSP封装上的焊球或外部接头的相互位置关系。
图14显示的是在所说明的实施例中一个半导体产品衬底上的电极焊盘阵列；
具体实施方式
为更好地理解本发明，将参照一常规半导体存储器进行说明。首先，将对处理一个存储器片的两种可能安装位置的方法进行说明。图1显示了一个包含电极焊盘81和82的存储器片80，这两个电极焊盘分别被分配给功能管脚A和B。存储器片80可随意沿其中心线CL旋转180度成为面朝上位置或面朝下位置。
图2是一个沿焊盘81和82连线剖开显示存储器片80面朝上安装于一个BGA封装上的剖视图。如图所示，焊线83和84连接着存储器片80和封装，并分别被分配给功能管脚A和B。导线85和86布置在封装内，分别被分配给功能管脚A和B。焊球或管脚87和88分别被分配给功能管脚A和B，作为封装的外部接头。标记数89和90分别指衬底和封装的密封树脂。该封装的宽度为L。
图3是一个沿焊盘81和82连线剖开显示存储器片80面朝下安装于一个CSP上的剖视图。如图所示，导电突起91和92连接着存储器片80和CSP，并分别被分配给功能管脚A和B。导线93和94布置在CSP内，分别被分配给功能管脚A和B。焊球或管脚95和96分别被分配给功能管脚A和B，作为CSP的外部接头。图3中还显示了一个CSP衬底97以及介于存储器片80和衬底97之间的密封件98。该CSP的宽度为l。
图4显示了某产品中用于安装存储器的衬底99的一部分。如图所示，图2中的BGA封装安装在由框100所限定的区域内，相应的CSP则安装在由框101所限定的区域内。在衬底上有一个电极焊盘阵列区102被分配给存储器。焊盘阵列区102中的圆圈代表电极焊盘。具体地说，标为103和104的焊盘分别对应前面提到的功能管脚A和功能管脚B。BGA封装和CSP的宽度分别是L和l(前面也以提及)。
如图2所示，安装于BGA封装上的存储器片80是面朝上放置。功能管脚A通过布置于衬底内的焊线83和导线85从电极焊盘81连通至焊球或外部接头87。同样，功能管脚B通过焊线84和导线86从电极焊盘82连通至焊球或外部接头88。
如图3所示，安装于CSP上的存储器片80是面朝下放置的。功能管脚A通过导电突起91和导线93从电极焊盘81连通至外部接头95。同样，功能管脚B通过导电突起92和导线94从电极焊盘82连通至外部接头96。如衬底97内的导线93和94所显现的那样，在存储器片改变方向时为实现水平布线必须在衬底97上至少形成一层额外的布线层，从而使管脚对BGA封装和CSP都能适用。在图3中只显示了两条信号线，而半导体存储器一般要包含很多功能管脚。
如图4所示，以上半导体衬底中布线的布置形式使得在使用BGA封装情况下，对应功能管脚A和功能管脚B的外部接头87和88分别与电极焊盘A(103)和B(104)连接；在使用CSP情况下对应功能管脚A和功能管脚B的外部接头95和96分别与电极焊盘A(103)和B(104)连通。一般来说，CSP的宽度l同BGA的宽度L相比较为接近存储器片的尺寸，可小于宽度L，因此有以下关系：
             l＜L          (1)
虽然以上结构是集中于安装在一个产品上的单个存储器，但当存储器数量增加时，应用CSP代替BGA封装所能获得的安装面积的减少将会很明显。当无需考虑安装面积时，应使用BGA封装形式的存储器，而在必须考虑安装面积时，应使用CSP形式的存储器。
如上所述，存储器需要两种不同的封装种类，即面朝上安装和面朝下安装。为了用单个的存储器片实现两种封装形式，如参考图3所讨论的那样，至少需要一层额外的布线层。这将增加存储器的成本。
此外，在图1-4中显示的常规结构中，采用面朝上安装和采用面朝下安装的封装衬底至少有一种需要至少一层额外的布线层。这进一步增加了产品成本。
下面将对根据本发明的半导体存储器的一个优选实施例进行描述。简而言之，所述半导体存储器中，一组用于与外部连接且具有相同功能管脚的电极焊盘同时分布在由存储器片的一条第一中心线划分的第一和第二象限中。或者，这样一组电极焊盘同时分布在由与第一中心线垂直的一条第二中心线所划分的第三和第四象限内。此外，该组电极焊盘可以分布在与第一中心线垂直的一条第三中心线上，并且其宽度是存储器片边长的一半。
参见图5，在存储器片10上实现体现本发明的半导体存储器。电极焊盘11(A1)和12(A2)被分配给功能管脚A，而电极焊盘13(B1)和电极焊盘14(B2)被分配给与功能管脚A不同的功能管脚B。存储器片10可根据需要沿中心线15旋转180度成为面朝上位置或面朝下位置。两条直线16限定了定义一条中心线的有限宽度。图5中还显示了被分配给另一种功能管脚C的电极焊盘17(C1)和18(C2)。
图6显示的是一个安装存储器片10的BGA封装以及封装内具体的电路连接。如图所示，焊线20和21分别将被分配给功能管脚A的电极焊盘A1和A2与封装连接。导线22和23设置在该BGA封装的一个衬底26中并分别对应电极焊盘A1和A2。焊球或管脚24和25分别对应电极焊盘A1和A2，作为封装的外部接头。该BGA封装包括一密封树脂27，宽度为L。
图7显示了另一个安装存储器片10的BGA封装。如图所示，焊线30和31分别将被分配给功能管脚B的电极焊盘B1和B2与封装连接。导线32和33分布在该BGA封装的衬底中并分别对应被分配给功能管脚B的电极焊盘B1和B2。在BGA封装上有作为外部接头的焊球或管脚34和35，分别对应电极焊盘B1和B2。
图6和7分别是沿图8中的线A和B剖开的剖视图。如图8所示，该BGA封装的轮廓线为36。焊球阵列37分布在BGA封装衬底的反面。图中的焊球24，25，34和35分别对应图6和7中显示的焊球24，25，34和35。此外，分布在该BGA封装上的焊球72C和73C作为外部电极，稍后将参考图12进行说明。
图9显示的是一个面朝下安装存储器片10的CSP。如图所示，导电突起40和41分别将被分配给功能管脚A的电极焊盘A1和A2与CSP连接。导线42和43分布在该CSP的一个衬底46中并分别对应电极焊盘A1和A2。焊球或管脚44和45对应电极焊盘A1和A2，作为该CSP的外部接头。该CSP包括一介于存储器片和衬底46之间的密封件，其宽度为l。
图10显示了另一种面朝下安装存储器片10的CSP。如图所示，导电突起50和51分别将被分配给功能管脚B的电极焊盘B1和B2与CSP连接。导线52和53分布在该CSP的衬底中并分别对应电极焊盘B1和B2。焊球或管脚54和55分别对应电极焊盘B1和B2，作为该CSP的外部接头。
图9和10分别是沿图11中的线A和B剖开的剖视图。如图11所示，该CSP的轮廓线为56。焊球阵列57分布在该CSP封装的反面。图中的焊球44，45，54和55分别对应图9和10中显示的焊球44，45，54和55。此外，分布在该BGA封装上的焊球74C和75C作为外部电极，稍后将参考图13进行说明。
图12显示，对于面朝上安装于BGA封装上的存储器片10的功能管脚C，从存储器片的电极焊盘至该封装的焊球或外部接头的连接线路。如图所示，焊线70和71分别将被分配给功能管脚C的电极焊盘C1(17)和C2(18)与封装连接。导线72和73分布在该封装的衬底的最上层，分别对应于电极焊盘C1(17)和C2(18)。同样，导线72b和73b分布在衬底的最下层并对应于电极焊盘C1(17)和C2(18)。衬底的最上层和最下层通过导线72a和73a彼此相连。焊球或管脚72c和73c分别对应电极焊盘C1(17)和C2(18)，作为封装的外部接头。
图13显示，对于面朝下安装于CSP的存储器片10的功能管脚C，从存储器片的电极焊盘至该CSP的焊球或外部接头的连接线路。如图所示，导线74分布在该封装的衬底的最上层。导线74和一个导电突起75分别将电极焊盘C2(18)和C1(17)与CSP连接。导线75b和74b分布在CSP衬底的最下层并分别对应于电极焊盘C1(17)和C2(18)。衬底的最上层和最下层通过导线75a和74a彼此相连。焊球或管脚75c和74c分别对应电极焊盘C1(17)和C2(18)，作为CSP的外部接头。
图14显示了某产品中用于安装存储器的衬底60的一部分。如图所示，所述实施例的BGA封装安装在由框61限定的区域内，相应的CSP则安装在由框62所限定的区域内。在衬底上有一个电极焊盘阵列区63被分配给存储器。焊盘阵列区63中的圆圈代表电极焊盘。具体地说，标为64和65的焊盘可任意对应于被分配给功能管脚A的电极焊盘A1和A2。同样，标为66和67的焊盘可任意对应于被分配给功能管脚B的电极焊盘B1和B2。该产品衬底上的有焊盘68和69，对应于存储器片上被分配给功能管脚C的电极焊盘C1和C2。应用于该产品电极焊盘的信号分别具有功能管脚a1和a2(代表功能管脚A)，功能管脚b1和b2(代表功能管脚B)和功能管脚c1和c2(代表功能管脚C)。BGA封装和CSP的宽度分别是L和l。
以上功能管脚包括，用于存取单个存储器单元的地址选择功能管脚；提供了与存储器容量或深度相匹配的特定的功能管脚数。功能管脚中还包括各被指定一个特定地址的数据输入功能管脚和数据输出功能管脚；功能管脚数等于存储器产品的位宽度。虽然功能管脚A，B和C各自由两个功能管脚A1和A2(a1和a2)，B1和B2(b1和b2)或C1和C2(c1和c2)代表，但这样的一个功能管脚数(2个)仅是解释性的。当然，功能管脚的种类并不仅限于地址选择功能管脚或数据输入/输出功能管脚。
首先，将就被分配给某相同功能管脚的电极焊盘分布于由一条中心线划分的第一和第二象限内的情况进行说明。如图6所示，对于BGA封装，存储器片10为面朝上安装。被分配给功能管脚A的电极焊盘A1(11)通过封装衬底中的导线20和22与外部接头24连接。同样，被分配给功能管脚A的电极焊盘A2(12)通过封装衬底中的导线21和23与外部接头25连接。如图14所示，在使用BGA封装时，分别对应于存储器片的电极焊盘A1和A2的外部接头24和25分别与该产品的衬底的电极焊盘64和65连接。
如图9所示，对于CSP，存储器片10为面朝下安装。电极焊盘A1(11)通过该CSP衬底中的焊线40和导线42与外部接头44连接。同样，电极焊盘A2(12)通过CSP衬底中的焊线41和导线43与外部接头45连接。如图14所示，分别对应存储器片的电极焊盘A1和A2的外部接头45和44分别与该产品衬底上的电极焊盘64和65连接。
在以上两种面朝上安装结构中，分别被分配给功能管脚A1和A2的存储器片上的电极焊盘11和12分别与该产品衬底上的电极焊盘64和65电连接。焊盘64和65分别对应于功能管脚a1和a2。另一方面，在面朝下安装结构中，分别对应功能管脚A2和A1的电极焊盘12和11分别与焊盘64和65连接(见下面的表1)。
                            表1
                                    功能管脚(焊盘)
产品衬底上的电极焊盘                a1(64)a2(65)
面朝上存储器片上BGA的焊盘           A1(11)A2(12)
面朝下存储器片上CSP的焊盘           A2(12)A1(11)
一般来说，对于一种产品，功能管脚a1和a2的管脚编号是有专门意义的，不能互相交换。而另一方面，半导体存储器上的功能管脚A1和A2的编号并不重要，因为功能A1和A2是相同的，从而能使一个存储器产品中相同功能管脚的信号可以互换。具体地说，功能管脚A1或A2只需连接至衬底上的功能管脚a1而不必考虑面朝上/面朝下位置。同样，功能管脚A2或A1只需连接至衬底上的功能管脚a2而不必考虑面朝上/面朝下位置。
如上所述，一组被分配给相同功能管脚的电极焊盘同时分布在由存储器片的中心线划分的存储器片第一象限和第二象限内。在这种条件下，对于一个单独信号可在存储器片上得到一个用于面朝上安装的电极焊盘和一个用于面朝下安装的电极焊盘。这样就避免了存储器片内的电路布线，从而防止由于布线造成的延迟时间所带来的存储器性能的恶化。另外，为适应面朝上安装或面朝下安装而在半导体存储器的封装衬底上形成至少一层额外的布线层就没有必要了。
接下来，将就被分配给某相同功能管脚的电极焊盘分布于存储器片的第三或第四象限的情况进行说明，其中该象限是由存储器片上一条与前述第一中心线垂直的第二中心线划分的。如图7所示，对于BGA封装，存储器片10为面朝上安装。被分配给功能管脚B的电极焊盘B1(13)通过衬底中的导线30和导线32与外部接头34连接。同样，也被分配给功能管脚B的电极焊盘B2(14)通过衬底中的导线31和导线33与外部接头35连接。如图14所示，分别对应于存储器片10上的电极焊盘B1和B2的外部接头34和35与该产品的衬底上的电极焊盘66和67连接。
如图10所示，对于CSP，存储器片10为面朝下安装。被分配给功能管脚B的电极焊盘B1(13)通过衬底的导电突起50和导线52与外部接头54连接。同样，也被分配给功能管脚B的电极焊盘B2(14)通过衬底的导电突起51和导线53与外部接头55连接。如图14所示，分别对应于存储器片10上的电极焊盘B2和B1的外部接头55和54分别与该产品的衬底上的电极焊盘66和67连接。
就以上结构作一总结，处于面朝上安装位置时，被分配给功能管脚B1的存储器片10上的焊盘13与被分配给功能管脚b1的该产品衬底上的电极焊盘66连接。同样，被分配给功能管脚B2的存储器片10上的焊盘14与被分配给功能管脚b2的该产品衬底上的电极焊盘67连接。处于面朝下安装位置时，焊盘14与该产品衬底上的电极焊盘66连接，而焊盘13与该产品衬底上的电极焊盘67连接(见下表2)。
                           表2
                                 功能管脚(焊盘)
产品衬底上的电极焊盘             b1(66)b2(67)
面朝上存储器片上的BGA焊盘        B1(13)B2(14)
面朝下存储器片上的CSP焊盘        B2(14)B1(13)
一般来说，对于一种产品，功能管脚b1和b2的管脚编号是有专门意义的，不能互相交换。而另一方面，半导体存储器上的功能管脚B1和B2的数字并不重要，因为功能B1和B2是相同的，从而能使一个存储器产品中相同功能管脚的信号可以互换。具体地说，功能管脚B1或B2只需连接至衬底上的功能管脚b1而不必考虑面朝上/面朝下位置。同样，功能管脚B2或B1只需连接至衬底上的功能管脚b2而不必考虑面朝上/面朝下位置。
如上所述，一组被分配给相同功能管脚的电极焊盘分布在由存储器片的第二中心线划分的存储器片第三象限或第四象限内。在这种条件下，对于一个单独信号可在存储器片上得到一个用于面朝上安装的电极焊盘和一个用于面朝下安装的电极焊盘。这样就避免了存储器片内的电路布线，从而防止由于布线造成的延迟时间所带来的存储器性能的恶化。另外，为适应面朝上安装或面朝下安装而在半导体存储器的封装衬底上形成至少一层额外的布线层就没有必要了。如需要，一组被分配给相同功能管脚的电极焊盘可以同时分布在第三象限和第四象限中。
假设这样一种情况，被分配给相同功能管脚的电极焊盘共同分布在一条具有限定宽度的中心线内，各电极焊盘的信号不能互换。首先，参考图12对面朝上位置安装进行说明。如图所示，被分配给功能管脚C1的电极焊盘17通过导线70、衬底最上层中的导线72、衬底中的导线72a和衬底最下层中的导线72b与焊球或外部接头72c连接。被分配给功能管脚C2的电极焊盘18通过导线71、衬底最上层中的布线73、衬底中的导线73a和衬底最下层中的导线73b与焊球或外部接头72c连接。
此外，如图14所示，焊球72c和73c分别与衬底上分别被分配给功能管脚c1和c2的电极焊盘68和69连接。在这种条件下，如俯视图所示，分别被分配给功能管脚C1和C2的电极焊盘17和18之间的相对位置与分别被分配给功能管脚C1和C2的外部接头72c和73c之间的相对位置是一样的。
如图13所示，在面朝下安装位置，被分配给功能管脚C1的电极焊盘17通过衬底最上层的导电突起和导线75、衬底中的导线75a和衬底最下层中的导线75b与焊球或外部接头75c连接。同样，被分配给功能管脚C2的电极焊盘18通过衬底最上层的导电头和导线74、衬底中的导线74a和衬底最下层中的导线74b与焊球或外部接头74c连接。
此外，如图14所示，焊球75c和74c分别与衬底上分别被分配给功能管脚c1和c2的电极焊盘68和69连接。在这种条件下，如俯视图所示，由于衬底的最上层和最下层中独特的布线方式，代表功能管脚C1和C2的外部接头之间的相对位置与电极焊盘17和18之间的相对位置是相反的。换一种说法，如俯视图所示，分别被分配给功能管脚C1和C2的焊球72c和73c之间的相对位置(见图12)与同样分别被分配给功能管脚C1和C2的焊球75c和74c之间的相对位置(见图13)是一样的。
如上所述，在面朝上结构中，分别被分配给功能管脚C1和C2的电极焊盘17和18(存储器片上)分别与被分配给功能管脚c1和c2的电极焊盘68和69(衬底上)连接。在面朝下结构中，电极焊盘17和18分别与电极焊盘68和69连接(见下表3)。
                           表3
                                 功能管脚(焊盘)
产品衬底上的电极焊盘             c1(68)c2(69)
面朝上存储器片上的BGA焊盘        C1(17)C2(18)
面朝下存储器片上的面朝下CSP焊盘  C1(17)C2(18)
因为一个产品中功能管脚c1和c2的管脚编号是有专门意义的，并且半导体存储器中的功能管脚C1和C2各有一个特定的附属功能管脚，所以在半导体存储器产品中不允许功能管脚C1和C2交换信号。不过在本例中，半导体存储器的功能管脚C1与衬底的功能管脚c1电连接而无需考虑面朝上/面朝下安装位置。同样，半导体存储器的功能管脚C2始终与衬底的功能管脚c2连接而无需考虑面朝上/面朝下安装位置。
一组被分配给相同功能管脚的电极焊盘分布在宽度为存储器片边长一半的存储器片中心线内。在这种条件下，对于一个单独信号可在存储器片上得到一个用于面朝上安装的电极焊盘和一个用于面朝下安装的电极焊盘。这样就避免了存储器片内的电路布线，从而防止由于布线造成的延迟时间所带来的存储器性能的恶化。另外，为适应面朝上安装或面朝下安装而在半导体存储器的封装衬底上形成至少一层额外的布线层就没有必要了。
总之，根据本发明，一组被分配给多个相同功能管脚的电极焊盘同时分布在由存储器片的一条第一中心线划分的第一和第二象限内。在另一种结构中，一组被分配给至少一个功能管脚的电极焊盘分布在由与第一中心线垂直的一条第二中心线划分的第三或/和第四象限内。还有一种结构，一组被分配给相同功能管脚的电极焊盘分布在与第一中心线垂直的一条第三中心线内，该中心线的宽度是存储器片边长的一半。在任何一种结构中，对于一个单独信号可在存储器片上得到一个用于面朝上安装的电极焊盘和一个用于面朝下安装的电极焊盘，并且二者在存储器片内连通。这避免了存储器片面积的增加，从而避免了产品成本的增加，并且防止由于布线造成的延迟时间所带来的存储器性能的恶化。
而且，本发明的实际应用无需借助于为适应面朝上或面朝下安装而设立的半导体存储器的封装衬底中的任何额外的布线层。
经本发明公开内容的指导，对于本领域熟练的技术人员来说，在不偏离本发明范围的条件下可以进行多种改造。例如，本发明可适用于任何需要的半导体存储器功能管脚，如一个地址选择功能管脚，一个数据输入和输出功能管脚，一个数据输入功能管脚，一个数据输出功能管脚，一个电源供给功能管脚，一个时钟输出功能管脚或一个存储器控制功能管脚。虽然所说明的实施例仅局限于一个BGA封装和一个CSP，但本发明对于任何其他可采用面朝上和面朝下存储器片安装的封装结构也是可行的。

Claims (11)

1.一种半导体存储器，其特征在于用于将所述半导体存储器与外部连接并且被分配给多个相同功能管脚的第一组电极焊盘同时分布在一个存储器片表面的第一象限和第二象限内，该象限由所述存储器片的一条第一中心线划分；其中被分配给至少一种相同功能管脚的第二组电极焊盘分布在第三象限和/或第四象限内，该象限由所述存储器片的一条与所述第一中心线垂直的第二中心线划分；且其中被分配给一个相同功能管脚的所述第二组电极焊盘分布在两条与所述第一中心线平行的第三中心线限定的范围内，并且这两条第三中心线之间的宽度是存储器片边长的一半。
2.如权利要求1所述的半导体存储器，其特征在于所述功能管脚包括一个数据输入功能管脚和一个数据输出功能管脚。
3.如权利要求1所述的半导体存储器，其特征在于所述多个相同功能管脚包括一个数据输入和输出功能管脚。
4.如权利要求1所述的半导体存储器，其特征在于所述多个相同功能管脚包括一个地址选择功能管脚。
5.如权利要求1所述的半导体存储器，其特征在于所述多个相同功能管脚包括一个存储器控制功能管脚。
6.如权利要求1所述的半导体存储器，其特征在于所述多个相同功能管脚包括一个电源供给功能管脚。
7.如权利要求1所述的半导体存储器，其特征在于所述多个相同功能管脚包括一个时钟输出功能管脚。
8.一种半导体存储器，其特征在于用于将所述半导体存储器与外部连接并且被分配给多个相同功能管脚的第一组电极焊盘同时分布在一个存储器片表面的第一象限和第二象限内，该象限由所述存储器片的一条第一中心线划分；其中被分配给一个相同功能管脚的第二组电极焊盘分布在两条与所述第一中心线平行的第三中心线限定的范围内，并且两条所述第三中心线之间的宽度是存储器片边长的一半。
9.一种半导体存储器，其特征在于第一组用于将所述半导体存储器与外部连接并且被分配给相同功能管脚的电极焊盘分布在一个存储器片表面的第一象限和第二象限内，该象限由所述存储器片的一条第一中心线划分；其中第二组被分配给另一功能管脚的电极焊盘分布在第三象限和第四象限内，该象限由所述存储器片的一条与所述第一中心线垂直的第二中心线划分；且其中当所述存储器片以向上的方向分布时，第一组电极焊盘接收与第一功能管脚相关的信号，当所述存储器片以向下的方向分布时，第一组电极焊盘接收与第一功能管脚相关的信号。
10.如权利要求9所述的半导体存储器，其特征在于所述第一功能管脚包括一个数据输入功能管脚和一个数据输出功能管脚。
11.如权利要求9所述的半导体存储器，其特征在于一组被分配给相同功能管脚的第三组电极焊盘分布在两条与所述第一中心线平行的第三中心线限定的范围内，并且这两条第三中心线之间的宽度是存储器片边长的一半。
CNB981035485A 1997-08-08 1998-08-07 半导体存储器 Expired - Fee Related CN1147932C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP227394/1997 1997-08-08
JP227394/97 1997-08-08
JP9227394A JP2943781B2 (ja) 1997-08-08 1997-08-08 半導体メモリ

Publications (2)

Publication Number Publication Date
CN1208962A CN1208962A (zh) 1999-02-24
CN1147932C true CN1147932C (zh) 2004-04-28

Family

ID=16860144

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981035485A Expired - Fee Related CN1147932C (zh) 1997-08-08 1998-08-07 半导体存储器

Country Status (3)

Country Link
US (1) US5991185A (zh)
JP (1) JP2943781B2 (zh)
CN (1) CN1147932C (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285558B1 (en) * 1998-09-25 2001-09-04 Intelect Communications, Inc. Microprocessor subsystem module for PCB bottom-side BGA installation
JP2003174111A (ja) * 2001-12-06 2003-06-20 Sanyo Electric Co Ltd 半導体装置
US8222721B2 (en) * 2003-09-15 2012-07-17 Silicon Laboratories Inc. Integrated circuit suitable for use in radio receivers
US7820485B2 (en) * 2008-09-29 2010-10-26 Freescale Semiconductor, Inc. Method of forming a package with exposed component surfaces
US8415203B2 (en) * 2008-09-29 2013-04-09 Freescale Semiconductor, Inc. Method of forming a semiconductor package including two devices
JP2011066298A (ja) * 2009-09-18 2011-03-31 Renesas Electronics Corp 半導体チップ、及びこれを備えた半導体装置
JP2012114241A (ja) 2010-11-25 2012-06-14 Renesas Electronics Corp 半導体チップおよび半導体装置
KR102354986B1 (ko) 2015-07-08 2022-01-24 삼성전자주식회사 솔리드 스테이트 드라이브
CN107049730B (zh) * 2015-09-04 2019-08-20 王秀贞 一种连体按压催乳按摩器械

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0815167B2 (ja) * 1986-03-26 1996-02-14 株式会社日立製作所 半導体装置
JP2633249B2 (ja) * 1987-04-27 1997-07-23 株式会社日立製作所 半導体装置およびその製造方法
US5019889A (en) * 1988-06-29 1991-05-28 Hitachi, Ltd. Semiconductor integrated circuit device
US5300796A (en) * 1988-06-29 1994-04-05 Hitachi, Ltd. Semiconductor device having an internal cell array region and a peripheral region surrounding the internal cell array for providing input/output basic cells
JP2925337B2 (ja) * 1990-12-27 1999-07-28 株式会社東芝 半導体装置
JP2888755B2 (ja) * 1994-04-28 1999-05-10 株式会社メガチップス 半導体装置

Also Published As

Publication number Publication date
CN1208962A (zh) 1999-02-24
JPH1167817A (ja) 1999-03-09
US5991185A (en) 1999-11-23
JP2943781B2 (ja) 1999-08-30

Similar Documents

Publication Publication Date Title
CN1093318C (zh) 半导体装置及其制造方法
EP3582261A1 (en) Surface-mounted rgb-led packaging module and manufacturing method therefor
CN1945817A (zh) 半导体器件及其制造方法
CN1816249A (zh) 电路板
CN1147932C (zh) 半导体存储器
CN1169593A (zh) 半导体器件及利用其的电子装置
CN1820367A (zh) 表面安装多片器件
CN1204153A (zh) 半导体集成电路器件
CN1992247A (zh) 热辐射半导体芯片和条带引线衬底及使用其的条带封装
CN1767178A (zh) 半导体载板及其制造方法与半导体封装组件
CN1157790C (zh) 芯片堆叠封装结构
CN1505146A (zh) 多芯片模块
CN1624912A (zh) 器件封装件和印刷电路板及电子装置
CN1731916A (zh) 具有改善散热结构的印刷电路板及电子装置
CN1210789C (zh) 具有散热结构的半导体封装元件
CN203165882U (zh) 堆叠封装结构
CN1202565C (zh) 半导体装置
CN1481004A (zh) 将集成电路连接到基片上的方法及相应电路配置
CN101047160A (zh) 半导体连线封装结构及其与集成电路的连接方法
US20080119012A1 (en) Mold array process for chip encapsulation and substrate strip utilized
CN1941343A (zh) 芯片结构与堆叠式芯片封装结构
CN1185706C (zh) 半导体器件
CN1928600A (zh) 热光开关阵列/调制器的封装结构及其封装方法
CN210245074U (zh) 印制线路板及固态硬盘
CN2558078Y (zh) 嵌入式球格阵列封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NONE

Effective date: 20030509

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030509

Address after: Tokyo, Japan

Applicant after: NEC Corp.

Co-applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.; NEC ELECTRONICS TAIWAN LTD.

Effective date: 20070216

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070216

Address after: Kanagawa, Japan

Patentee after: NEC Corp.

Address before: Tokyo, Japan

Co-patentee before: NEC Corp.

Patentee before: NEC Corp.

C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040428

Termination date: 20140807

EXPY Termination of patent right or utility model