CN1838705B - 回波防止电路、数字信号处理电路及滤波系数设定方法 - Google Patents

Abstract

提供回波防止电路、数字信号处理电路及滤波系数设定方法，有效防止回波。具备：输入端子；第一、第二FIR，被输入来自输入端子的第一输入信号；输入输出端子，输出第一FIR的输出信号、该输出的输出信号被反射输入或者被输入第二输入信号；第一减法电路，从混合第一FIR的输出信号和第二输入信号的信号减去第二FIR的输出信号；自适应数字滤波器，被输入第一FIR的输出信号；第二减法电路，从第一减法电路的输出信号减去自适应数字滤波器的输出信号；输出端子，输出第二减法电路的输出信号，自适应数字滤波器具有滤波系数，该滤波系数使来自输出端子的输出信号成为从第一减法电路的输出信号除去或减少除第二输入信号外的信号的信号。

Description

回波防止电路、数字信号处理电路及滤波系数设定方法

技术领域

本发明涉及一种回波防止电路、数字信号处理电路、回波防止电路的滤波系数设定方法、数字信号处理电路的滤波系数设定方法、用于设定回波防止电路的滤波系数的程序、用于设定数字信号处理电路的滤波系数的程序。

背景技术

近年，例如在连接耳麦的移动电话机、免提电话机等通信设备中，有装入了回波防止电路的设备，该回波防止电路用于防止通过从扬声器绕回到麦克风的声耦合、电路上的电反射等而产生的回波。

图48是表示安装有回波防止电路的例如2线4线变换电路的图。来自麦克风104的输入信号通过放大电路101输出到电话线路。并且，可通过电话线路将输入信号发送到对方侧，从而传送声音。但是，通过放大电路101被传送的输入信号，除了输出到电话线路外，还存在如下情况，即如图48虚线所示，通过放大电路105，通过2线4线电路变换电路的电反射等而输出到扬声器106。其结果，从扬声器106产生由输入信号引起的回波。于是，为了除去这样的回波设置回波防止电路。在回波防止电路中，如图48实线所示，来自麦克风104的输入信号在放大电路的101的前级分支。并且，在翻转放大电路107中翻转放大输入信号。在增益相位调整电路(G/P)108中对来自翻转放大电路107的信号执行增益及相位的调整。也就是说，生成与如图48虚线所示的所传递的输入信号相位相反、振幅水平相等的信号。其结果是，可通过相互抵消如图48虚线所示被传递的输入信号、与如图48实线所示被传递的信号，从而防止回波。

专利文献1：日本专利第3293029号公报

发明内容

但是，根据上述回波防止电路的回波消除量为-30dB左右。这是由于在上述回波防止电路中，为了高精度地消除回波，需要以高精度设定各电路元件的电路常数。但是，实际上不容易以高精度设定各电路元件的电路常数，如果这些电路常数根据常数值变化，就产生降低回波消除量的问题。另外，由于增益相位调整电路108的增益及相位的调整误差等，很难生成可正确地与如图48所示被传递的输入信号相互抵消的信号。其结果，上述回波防止电路的回波消除量为-30dB左右。

并且，图48的放大电路105，即使在来自电话线路的声音信号例如是微弱的声音信号的情况下，为了能够听见基于该微弱声音信号的声音，也放大到规定的振幅水平。但是，由于设置了该放大电路105，存在不能防止由该放大电路105的放大输出引起的回波的问题。于是，寻求可更有效地防止该回波的回波防止电路。

于是，本发明的目的在于提供一种可有效地防止回波的回波防止电路、数字信号处理电路、回波防止电路的滤波系数设定方法、数字信号处理电路的滤波系数设定方法、用于设定回波防止电路的滤波系数的程序、用于设定数字信号处理电路的滤波系数的程序。

为解决上述问题的本发明的回波防止电路，其特征在于，具备：输入端子，被输入为声音信号的第一输入信号；第一FIR滤波器，被输入来自上述输入端子的第一输入信号；第二FIR滤波器，与上述第一FIR滤波器一起被输入上述第一输入信号；输入输出端子，输出上述第一FIR滤波器的输出信号、或者被输入第二输入信 号；第一减法电路，从混合了上述第一FIR滤波器的输出信号和上述第二输入信号的信号，减去上述第二FIR滤波器的输出信号；自适应数字滤波器，被输入上述第一FIR滤波器的输出信号；第二减法电路，从上述第一减法电路的输出信号减去上述自适应数字滤波器的输出信号；以及输出端子，输出上述第二减法电路的输出信号，上述自适应数字滤波器具有滤波系数：该滤波系数根据上述第二减法电路的输出信号，使来自上述输出端子的输出信号成为从上述第一减法电路的输出信号除去了或者减少了除上述第二输入信号以外的信号的信号。

另外，本发明的数字信号处理电路，其特征在于，具备：第一输入端子，被输入为声音信号的第一输入信号；第一FIR滤波器，被输入来自上述第一输入端子的第一输入信号；第二FIR滤波器，与上述第一FIR滤波器一起被输入上述第一输入信号；第一输出端子，输出上述第一FIR滤波器的输出信号；第二输出端子，输出上述第二FIR滤波器的输出信号；第二输入端子，被输入如下的信号：从混合了来自上述第一输出端子的输出信号和第二输入信号的输入输出信号共用线上信号，减去来自上述第二输出端子的输出信号后得到的信号；自适应数字滤波器，被输入上述第一FIR滤波器的输出信号；减法电路，从上述第二输入端子的信号减去上述自适应数字滤波器的输出信号；以及第三输出端子，输出上述减法电路的输出信号，上述自适应数字滤波器具有滤波系数：该滤波系数根据上述减法电路的输出信号，使来自上述第三输出端子的输出信号为从上述减法运算后的信号除去了或者减少了除上述第二输入信号以外的信号后的信号。

另外，本发明的回波防止电路的滤波系数设定方法中，上述回波防止电路具备：输入端子，被输入为声音信号的第一输入信号；第一FIR滤波器，被输入来自上述输入端子的第一输入信号； 第二FIR滤波器，与上述第一FIR滤波器一起被输入上述第一输入信号；输入输出端子，输出上述第一FIR滤波器的输出信号、或将该输出的输出信号反射后输入、或者被输入第二输入信号；第一减法电路，从混合了上述第一FIR滤波器的输出信号和上述第二输入信号的信号，减去上述第二FIR滤波器的输出信号；自适应数字滤波器，被输入上述第一FIR滤波器的输出信号；第二减法电路，从上述第一减法电路的输出信号减去上述自适应数字滤波器的输出信号；以及输出端子，输出上述第二减法电路的输出信号，该回波防止电路的滤波系数设定方法的特征在于，对上述自适应数字滤波器设定滤波系数：该滤波系数根据上述第二减法电路的输出信号，使来自上述输出端子的输出信号成为从上述第一减法电路的输出信号除去了或者减少了除上述第二输入信号以外的信号的信号。

另外，本发明的数字信号处理电路的滤波系数设定方法中，上述数字信号处理电路具备：第一输入端子，被输入为声音信号的第一输入信号；第一FIR滤波器，被输入来自上述第一输入端子的第一输入信号；第二FIR滤波器，与上述第一FIR滤波器一起被输入上述第一输入信号；第一输出端子，输出上述第一FIR滤波器的输出信号；第二输出端子，输出上述第二FIR滤波器的输出信号；第二输入端子，被输入如下的信号：从混合了来自上述第一输出端子的输出信号和第二输入信号的输入输出信号共用线上信号，减去来自上述第二输出端子的输出信号后得到的信号；自适应数字滤波器，被输入上述第一FIR滤波器的输出信号；减法电路，从上述第二输入端子的信号减去上述自适应数字滤波器的输出信号；以及第三输出端子，输出上述减法电路的输出信号，该数字信号处理电路的滤波系数设定方法的特征在于，对上述自适应数字滤波器设定滤波系数：该滤波系数根据上述减法电路的输出信 号，使来自上述第三输出端子的输出信号为从上述减法运算后的信号除去了或者减少了除上述第二输入信号以外的信号的信号。

另外，本发明的用于设定回波防止电路的滤波系数的程序，上述回波防止电路具备：处理器；输入端子，被输入第一输入信号；第一FIR滤波器，被输入来自上述输入端子的第一输入信号；第二FIR滤波器，与上述第一FIR滤波器一起被输入上述第一输入信号；输入输出端子，输出上述第一FIR滤波器的输出信号、或者被输入第二输入信号；第一减法电路，从混合了上述第一FIR滤波器的输出信号和上述第二输入信号的信号，减去上述第二FIR滤波器的输出信号；自适应数字滤波器，被输入上述第一FIR滤波器的输出信号；第二减法电路，从上述第一减法电路的输出信号减去上述自适应数字滤波器的输出信号；以及输出端子，输出上述第二减法电路的输出信号，该程序用于使上述处理器实现对上述自适应数字滤波器设定滤波系数的功能：该滤波系数是根据上述第二减法电路的输出信号、使来自上述输出端子的输出信号成为从上述第一减法电路的输出信号除去了或者减少了除上述第二输入信号以外的信号的信号的滤波系数。

另外，本发明的用于设定数字信号处理电路的滤波系数的程序，上述数字信号处理电路具备：处理器；第一输入端子，被输入第一输入信号；第一FIR滤波器，被输入来自上述第一输入端子的第一输入信号；第二FIR滤波器，与上述第一FIR滤波器一起被输入上述第一输入信号；第一输出端子，输出上述第一FIR滤波器的输出信号；第二输出端子，输出上述第二FIR滤波器的输出信号；第二输入端子，被输入如下的信号：从在输入输出信号共用线上混合了来自上述第一输出端子的输出信号和第二输入信号的信号减去来自上述第二输出端子的输出信号；自适应数字滤波器，被输入上述第一FIR滤波器的输出信号；减法电路，从上述第二输入

端子的信号减去上述自适应数字滤波器的输出信号；以及第三输出端子，输出上述减法电路的输出信号，该程序用于使上述处理器实现对上述自适应数字滤波器设定滤波系数的功能：该滤波系数是根据上述减法电路的输出信号、使来自上述第三输出端子的输出信号成为从上述减法运算后的信号除去了或者减少了除上述第二输入信号以外的信号的信号的滤波系数。

根据本发明，可提供一种能够有效地防止回波的回波防止电路、数字信号处理电路、回波防止电路的滤波系数设定方法、数字信号处理电路的滤波系数设定方法、用于设定回波防止电路的滤波系数的程序、用于设定数字信号处理电路的滤波系数的程序。

附图说明

图1是表示与本发明有关的回波防止电路、包含在该回波防止电路中的数字信号处理电路的第1实施方式的框图。

图2是表示图1所示的回波防止电路的路径A、B的图。

图3是表示图2所示的路径A中包含耳麦1 8时的图。

图4的(a)、(b)是表示图2或图3所示的路径A、B的脉冲响应的图。

图5是表示DSP2的结构的一部分的图。

图6是表示DSP2的结构的另外一部分的图。

图7是表示FIR滤波器4、11的其他一例的图。

图8是表示与本发明有关的回波防止电路、包含在该回波防止电路中的数字信号处理电路的处理动作的流程图。

图9是表示与本发明有关的回波防止电路、包含在该回波防止电路中的数字信号处理电路的第2实施方式的框图。

图10是表示图9所示的回波防止电路的路径C、D的图。

图11是表示在图10所示的路径C中包含耳麦18时的图。

图12是表示与本发明有关的回波防止电路、包含在该回波防止电路中的数字信号处理电路的第3实施方式的框图。

图13是表示图12所示的回波防止电路的路径E、F的图。

图14是表示图13所示的路径E中包含耳麦18时的图。

图15是表示与本发明有关的回波防止电路、包含在该回波防止电路中的数字信号处理电路的第4实施方式的框图。

图16是表示图15所示的回波防止电路的路径G、H的图。

图17是表示图16所示的路径G中包含耳麦18时的图。

图18是表示与本发明有关的回波防止电路、包含在该回波防止电路中的数字信号处理电路的第5实施方式的框图。

图19是表示图18所示的ADF76的详图。

图20是表示与本发明有关的回波防止电路、包含在该回波防止电路中的数字信号处理电路的处理动作的流程图。

图21是表示第6实施方式的框图。

图22是表示图21所示的第6实施方式的路径I、J的图。

图23是表示图22所示的路径I中包含耳麦18时的图。

图24的(a)、(b)是表示图22或图23所示的路径I、J的脉冲响应的图。

图25是表示DSP202的结构的一部分的图。

图26是表示作为数字滤波器211的一例而表示的ARMA滤波器300的结构的框图。

图27是表示在第6实施方式中的处理动作的流程图。

图28是表示使用了FIR滤波器303时的回波防止电路、包含在该回波防止电路中的数字信号处理电路的一例的框图。

图29是表示第7实施方式的框图。

图30是图24所示的ADF284的详图。

图31表示DSP202的结构的一部分的图。

图32是表示FIR滤波器303的其他一例的图。

图33是表示第7实施方式中的处理动作的流程图。

图34是表示第8实施方式的框图。

图35表示图34所示的第8实施方式的路径K、L的图。

图36是表示图35所示的路径K中包含耳麦18时的图。

图37是表示第9实施方式的框图。

图38是表示图37所示的第9实施方式的路径M、N的图。

图39是表示图38所示的路径M中包含耳麦18时的图。

图40是表示第10实施方式的框图。

图41是表示图40所示的第10实施方式的路径O、P的图。

图42是表示在图41所示的路径O中包含耳麦18时的图。

图43是表示回波防止电路、包含在该回波防止电路中的数字信号处理电路的第11实施方式的框图。

图44是图43所示的ADF276的详图。

图45是表示回波防止电路、包含在该回波防止电路中的数字信号处理电路的处理动作的流程图。

图46是应用与本发明有关的回波防止电路、包含在该回波防止电路中的数字信号处理电路的移动电话机19的示意图。

图47是表示图46所示的移动电话机19的结构的一例的框图。

图48是表示以往的回波防止电路的图。

符号说明

1、24、201：CPU；2、64、83、202、264、283、295：DSP；3、14、26、66、70：AD转换器；203、214、266、270：AD转换器；4、11、286、285、303：FIR滤波器；5、12、15、27、67、71、73：DA转换器；205、212、215、267、271、273：DA转换器；6、10、13、101、105、206、210、213：放大电路；7、207：输入输出端子；9、209：差动放大电路；18：耳麦；19 移动电话机；20：天线；21：RF部；22：基带处理部；23：显示部；25：输入部；28：麦克风；29：扬声器；30、33、65、69：输入端子；230、233、265、269、296、297：输入端子；31、32、34、68、72、74：输出端子；231、232、234、268、272、274、298：输出端子；35、235、335：延迟电路；36、51、58、236、251、258、301、336：乘法电路；37、63、237、263、302、337：加法电路；41：回波防止电路；42、54、242：数字信号用存储器；43、55、243、255：脉冲响应保存存储器；44、45、244、245：脉冲用存储器；46、48、49、50、57：寄存器；246、248、249、250、257、294：寄存器；47、56、247：滤波系数保存存储器；52、252：ADD；53、253：ACC；60、260：开关电路；61、107、261：翻转放大电路；75、108、275：增益相位调整电路；76、276、284：ADF；77、277、288：减法电路；78、278、289：参照信号输入输出部；79、279、290：滤波系数部；80、280、291：乘法部；81、281、292：滤波系数更新部；82、282、293：加法部；104：麦克风；106：扬声器；211：数字滤波器；287：白噪声生成电路；300：ARMA滤波器。

具体实施方式

第1实施方式

回波防止电路、数字信号处理电路的结构例

参照图1说明与本发明有关的回波防止电路、数字信号处理电路。图1是表示与本发明有关的回波防止电路、包含在该回波防止电路中的数字信号处理电路(DSP(Digital Signal Processor：数字信号处理器)2)的一例的框图。

回波防止电路具有CPU(Central Processing Unit：中央处理单元)1、DSP2、AD转换器3、DA转换器5(第一DA转换器)、 放大电路6、输入输出端子7、差动放大电路9(第一减法电路)、放大电路10、AD转换器14、DA转换器15、DA转换器12(第二DA转换器)、放大电路13。此外，在本实施方式中将CPU1作为构成要素，但也可以不将CPU1作为构成要素。

并且，DSP2具有输入端子30(第一输入端子)、FIR(FiniteImpulse Response：有限脉冲响应)滤波器4(第一FIR滤波器)、输出端子31(第一输出端子)、FIR滤波器11(第二FIR滤波器)、输出端子32(第二输出端子)、输入端子33(第二输入端子)、输出端子34(第三输出端子)。

AD转换器3例如被输入声音信号(第一输入信号)。并且，AD转换器3通过输入端子30，将对声音信号进行了模拟/数字变换处理的数字信号输入到DSP2。

输入到DSP2的数字信号被分别输入到FIR滤波器4、11。FIR滤波器4根据该FIR滤波器4的滤波系数，对数字信号执行后述的卷积运算处理，输出到输出端子31。另外同时地，FIR滤波器11根据该FIR滤波器11的滤波系数，对数字信号执行后述的卷积运算处理，输出到输出端子32。

通过输出端子31，来自FIR滤波器4的输出信号被输入到DA转换器5。并且，DA转换器5将对来自FIR滤波器4的输出信号进行数字/模拟变换处理后的模拟信号输出到放大电路6。放大电路6以规定的放大率将模拟信号放大并输出。

在输入输出端子7上连接例如根据模拟信号发出声音的设备(例如耳麦、扬声器等)。并且，通过输入输出端子7，对连接的设备输出来自放大电路6的模拟信号。另外，在输入输出端子7上连接例如将声音变换成声音信号并输出的设备(例如耳麦、麦克风等)。因此，来自连接的设备的声音信号被输入到输入输出端子7。并且，通过输入输出端子7，声音信号被输入到差动放大电路9 的正输入端子。进而，通过输入输出端子7输出的信号，通过连接的设备被反射，从输入输出端子7输入，输入到差动放大电路9的正输入端子。在此，反射回来的信号是指如下的信号等：例如经耳麦等反射回来的信号、从耳麦输出的声音在耳朵中被反射、该反射音经耳麦变换成声音信号。此外，输入输出端子7不是将输出信号(例如模拟信号)和输入信号(例如声音信号)排他地输出输入的设备。例如，也存在输入输出端子7同时输出输入输出信号和输入信号的情况。此外，输入输出信号共用线是指与输入输出端子7连接的线。

通过输出端子32，来自FIR滤波器11的输出信号输入到DA转换器12。并且，DA转换器12将对来自FIR滤波器11的输出信号进行了数字/模拟变换处理的模拟信号输出到放大电路13。放大电路13以规定的放大率将模拟信号放大，输出到差动放大电路9的负输入端子。

差动放大电路9将来自输入输出端子7的声音信号输出到放大电路10。放大电路10以规定的放大率将声音信号放大，输出到AD转换器14。另外，来自放大电路6的模拟信号输入到差动放大电路9的正输入端子。并且，差动放大电路9将输入到正输入端子的来自放大电路6的模拟信号、与输入到负输入端子的来自放大电路13的模拟信号的差分进行放大并输出。

AD转换器14通过输入端子33，将对来自放大电路10的声音信号进行模拟/数字变换处理后的数字信号，输入到DSP2。输入到输入端子33的数字信号从输出端子34输出。通过输出端子34，来自DSP2的数字信号输入到DA转换器15。并且，DA转换器15输出对数字信号进行数字/模拟变换处理后的模拟信号。

CPU1总体控制回波防止电路。当例如输入用于复位回波防止电路的复位信号时，为了在DSP2中执行后述的脉冲响应取得处 理，CPU1向DSP2输出指示信号。进而，作为脉冲响应取得处理的初始动作，CPU1例如向DSP2输出另一个逻辑值“0”。此外，在本实施方式中，CPU1通过输入复位信号，输出用于在DSP2中执行脉冲响应取得处理的指示信号，并不限定于此。例如，也可以进行设置，使得当CPU1检测出用于使回波防止电路、DSP2动作的电源接通时，向DSP2输出上述的指示信号。另外，也可以进行设置，使得CPU1检测出模拟电路的电气性变化(例如放大电路10的输出的振幅变化)时，向DSP2输出上述的指示信号。

DSP2及FIR滤波器4、11的结构的详细说明

以下，参照图1～图7，详细说明DSP2及作为DSP2的构成要素的FIR滤波器4、11的结构。图2是表示图1所示的回波防止电路的路径A、B的图。图3是表示路径A中包含耳麦18时的图。图4的(a)是表示图2或图3所示的路径A的脉冲响应IR1′(Z)的图。图4的(b)是表示图2或图3所示的路径B的脉冲响应IR2′(Z)的图。图5是表示DSP2的结构的一部分的框图。详细而言，是表示用于根据路径A的脉冲响应IR1′(Z)而设定FIR滤波器11的滤波系数的DSP2的结构的一部分的框图。图6是表示DSP2的另外结构的一部分的框图。详细而言，是表示用于根据路径B的脉冲响应IR2′(Z)而设定FIR滤波器4的滤波系数的DSP2的另外结构的一部分的框图。图7是表示FIR滤波器4、11的其他一例的图。

首先，参照图5详述DSP2及FIR滤波器11的结构。

DSP2具有图1所示的FIR滤波器11等，并且具有脉冲响应保存存储器43(滤波系数设定部)、脉冲用存储器44、45、滤波系数保存存储器47、寄存器46、48、49、50(滤波系数设定部)、开关电路60A～60E、60G～60I(滤波系数设定部)、60N、60Q。

另外，FIR滤波器11具有图5点划线内所示的数字信号用存储器42、乘法电路51、ADD(加法器)52、ACC(Accumulator： 累加器)53、开关电路60M。

来自CPU1的上述的另一个逻辑值“0”输入到寄存器48、49。

脉冲用存储器44、45分别由N个寄存器0～N-1构成。并且，在后述的脉冲响应取得处理中，取得图2或者图3的实线所示的路径A的脉冲响应IR1′(Z)的情况下，在脉冲用存储器45的寄存器0存储例如一个逻辑值“1”。并且，在脉冲用存储器45的其他的寄存器1～N-1存储例如另一个逻辑值“0”。另外，在寄存器46、脉冲用存储器44的寄存器0～N-1存储另一个逻辑值“0”。

另外，在后述的脉冲响应取得处理中，取得图2或图3的实线所示的路径B的脉冲响应IR2′(Z)的情况下，在脉冲用存储器44的寄存器0例如存储一个逻辑值“1”。并且，在脉冲用存储器44的其他的寄存器1～N-1存储另一个逻辑值“0”。另外，在寄存器46、脉冲用存储器45的寄存器0～N-1存储另一个逻辑值“0”。

脉冲响应保存存储器43由N个寄存器0～N-1构成。通过DSP2将开关电路60E切换到输入端子33侧，经输入端子33，路径A中的每个采样周期单位的脉冲响应imp(0)～(N-1)(＝IR1′(Z))存储到脉冲响应保存存储器43的寄存器0～N-1。例如，首先通过输入端子33，在寄存器N-1中存储脉冲响应imp(0)。然后，将下一个脉冲imp(1)存储到寄存器N-1，而将原来存储在寄存器N-1中的脉冲响应imp(0)存储到寄存器N-2。并且，通过重复该处理，脉冲响应(0)～(N-1)(＝IR1′(Z))被存储到脉冲响应保存存储器43的寄存器0～N-1。此外，采样周期是指图4的(a)所示的各脉冲响应imp(0)～(N-1)之间的时间间隔。另外，DSP2将开关电路60H切换到寄存器49侧、将开关电路60G依次从寄存器0切换到寄存器N-1，从而，脉冲响应保存存储器43根据存储在寄存器49中的另一个逻辑值“0”被清零。

滤波系数保存存储器47由N个地址0～N-1构成。并且，通过 依次切换开关电路60G、60I，存储在脉冲响应保存存储器43的寄存器0～N-1中的脉冲响应imp(0)～(N-1)经寄存器50被依次存储到滤波系数保存存储器47的地址0～N-1中。其结果，路径A的脉冲响应imp(0)～(N-1)(＝IR1′(Z))被设定为FIR滤波器11的滤波系数。此外，对于将路径A中的脉冲响应imp(0)～(N-1)设定为FIR滤波器11的滤波系数的原因，在后述的FIR滤波器4、11的滤波系数中说明。

为了将来自脉冲响应保存存储器43的脉冲响应imp(0)～(N-1)依次存储在滤波系数保存存储器47的地址0～N-1中，寄存器50暂时存储该脉冲响应imp(0)～(N-1)。

数字信号用存储器42由N个寄存器0～N-1构成。并且，通过输入端子30，来自AD转换器3的数字信号被依次输入到数字信号用存储器42。并且，通过将数字信号依次输入到寄存器0～N-1，数字信号每次被延迟1个采样周期单位。例如，当设数字信号为Xn时，寄存器0将Xn进行了1个采样周期单位延迟后的Xn-1输出到寄存器1，向寄存器N-2输出Xn-(N-1)。另外，DSP2通过将开关电路60Q从寄存器0依次切换到N-1，从而，数字信号用存储器42根据存储在寄存器48中的另一个逻辑值“0”被清零。

DSP2从寄存器0、地址0分别依次切换开关电路60M、60N，从而，来自数字信号用存储器4 2的数字信号Xn、…、Xn-(N-1)、和来自滤波系数保存存储器4 7的滤波系数imp(0)、…、(N-1)被依次输入到乘法电路51。并且，乘法电路51将数字信号Xn、…、Xn-(N-1)和滤波系数imp(0)、…、(N-1)依次进行了乘法运算的乘法运算结果输出到ADD52。例如，乘法电路51将来自数字信号用存储器42的Xn和来自滤波系数保存存储器47的imp(0)进行了乘法运算的乘法运算结果输出到ADD52。其次，乘法电路51将来自数字信号存储器42的Xn-1和来自滤波系数 保存存储器47的imp(1)进行了乘法运算的乘法运算结果输出到ADD52。然后，通过重复该处理，对数字信号Xn、…、Xn-(N-1)和滤波系数imp(0)、…、(N-1)进行乘法运算。

来自ADD52的加法运算结果被输入到ACC53，保持该加法运算结果。ADD52将来自乘法电路51的乘法运算结果、和存储在ACC53中的上次的ADD52的加法运算结果进行加法运算的结果输出到ACC53。其结果，在ACC53中存储Xn·imp(0)+…+Xn-(N-1)·imp(N-1)。其结果，根据存储在滤波系数保存存储器47中的滤波系数，FIR滤波器11对数字信号执行卷积运算处理。并且，FIR滤波器11将执行了卷积运算处理的数字信号输出到输出端子32。

其次，参照图6说明DSP2及FIR滤波器4的结构。此外，对于与上述DSP2及FIR滤波器11相同的结构，标记相同的号码，省略说明。

DSP2具有图1所示的滤波器4等，并且具有脉冲响应保存存储器55(滤波系数设定部)、脉冲用存储器44、45、滤波系数保存存储器56、寄存器46、48～50、57(滤波系数设定部)、乘法电路58(滤波系数设定部)、开关电路60A～60D、60F、60J～60L(滤波系数设定部)、60P、60R。

另外，FIR滤波器4具有图6点划线内所示的数字信号用存储器54、乘法电路51、ADD52、ACC53、开关电路60O。此外，乘法电路51、ADD52、ACC53与FIR滤波器11共同使用。

脉冲响应保存存储器55由N个寄存器0～N-1构成。DSP2将开关电路60F切换到输入端子33侧，从而，通过输入端子33，路径B中的每个采样周期单位的脉冲响应imp(0)～(N-1)(＝IR2′(Z))被存储到脉冲响应保存存储器55的寄存器0～N-1。此外，向脉冲响应保存存储器55的寄存器0～N-1的脉冲响应imp(0)～ (N-1)的存储与上述的脉冲响应保存存储器43相同。另外，DSP2将开关电路60K切换到寄存器49侧，依次将开关电路60J从寄存器0切换到寄存器N-1，从而，脉冲响应保存存储器55根据存储在寄存器49中的另一个逻辑值“0”被清零。

为了在乘法电路58中使存储在脉冲响应保存存储器55中的脉冲响应imp(0)～(N-1)相位翻转，在寄存器57预先存储表示-1的二进制数据。

乘法电路58将寄存器50的值和寄存器57的值进行了乘法运算的乘法运算结果输出到脉冲响应保存存储器56。详细而言，DSP2将开关电路60K切换到寄存器50侧，从寄存器0依次切换开关电路60J，从而，来自脉冲响应保存存储器55的寄存器0～N-1的脉冲响应imp(0)～(N-1)被依次输入到寄存器50。并且，乘法电路58将寄存器50的值和寄存器57的值依次进行乘法运算，从而，表示相位翻转后的脉冲响应imp(0)～(N-1)的乘法运算结果输出到滤波系数保存存储器56。

滤波系数保存存储器56由N个地址0～N-1构成。并且，通过依次切换开关电路60L，在乘法电路58中相位翻转后的脉冲响应imp(0)～(N-1)被依次存储到滤波系数保存存储器56的地址0～N-1中。其结果，将相位翻转后的路径B的脉冲响应imp(0)～(N-1)(＝IR2′(Z))设定为FIR滤波器4的滤波系数。此外，对于将相位翻转后的路径B的脉冲响应imp(0)～(N-1)设定为FIR滤波器4的滤波系数的原因，在后述的FIR滤波器4、11的滤波系数中说明。

数字信号用存储器54由N个寄存器0～N-1构成。并且，通过输入端子30，来自AD转换器3的数字信号被依次输入到数字信号用存储器54。并且，通过数字信号被依次输入到寄存器0～N-1，数字信号每次被延迟1个采样周期单位。例如，当设数字信号为Xn 时，寄存器0将Xn进行了1个采样周期单位延迟后的Xn-1输出到寄存器1，向寄存器N-2输出Xn-(N-1)。另外，DSP2将开关电路60R从寄存器0依次切换到寄存器N-1，从而，数字信号用存储器54根据存储在寄存器48中的另一个逻辑值“0”被清零。

并且，进行与上述FIR滤波器11相同的由乘法电路51、ADD52进行的处理。其结果，FIR滤波器4，根据存储在滤波系数保存存储器56中的滤波系数，对数字信号执行卷积运算处理。并且，FIR滤波器4将执行了卷积运算处理的数字信号输出到输出端子31。

此外，在本实施方式中，通过上述的结构对FIR滤波器4、11进行了叙述，但是并不限定于此。也可以例如为图7所示的结构。这种情况下，也可以设置与数字信号用存储器42、54对应的延迟电路35a1～35aN-1、与乘法电路51对应的乘法电路36a0～36aN-1、与ADD52、ACC53对应的加法电路37。以下，说明例如以图7所示的结构设置FIR滤波器4的情况。如该图所示，FIR滤波器4具有级联连接的N-1个延迟电路35a1～35aN-1、对输入的数字信号分别进行乘法运算的N个乘法电路36a0～36aN-1、对来自乘法电路36a0～36aN-1的输出进行合计的加法电路37。

延迟电路35a1～35aN-1按采样周期单位延迟并输出通过输入端子30输入的数字信号Xn。例如，延迟电路35a1输出将数字信号Xn进行了1个采样周期相位延迟的数字信号Xn-1，延迟电路35aN-1输出数字信号Xn-(N-1)。

乘法电路36a0～36aN-1，通过依次切换开关电路60P、60S，将存储在滤波系数保存存储器56中的脉冲响应imp(0)～(N-1)分别设定为乘法运算系数。并且，乘法电路36a0～36aN-1输出以设定的乘法运算系数对输入的数字信号进行了乘法运算的乘法运算结果。

加法电路37对来自乘法电路36a0～36aN-1的输出进行合计。 其结果，可执行与上述FIR滤波器4相同的卷积运算。

FIR滤波器4、11的滤波系数

参照图2及图3详细说明FIR滤波器4、11的滤波系数。此外，耳麦18可与输入输出端子7连接。并且，当从输入输出端子7输出的模拟信号被输入到耳麦18时，耳麦18根据该模拟信号使振动板(未图示)振动，从而输出声音。另外，以振动板捕获将耳麦18戴在耳朵上的人发出声音时鼓膜的振动，从而，耳麦18生成模拟信号并输出。并且，由耳麦18输出的模拟信号，从输入输出端子7输入。

如上所述，有时来自放大电路6的模拟信号不仅从输入输出端子7输出，还被输入到差动放大电路9的正输入端子。也就是说，混合了来自放大电路6的模拟信号和输入到输入输出端子7的信号的信号被输入到差动放大电路9的正输入端子。此外，输入到输入输出端子7的信号(第二输入信号)是指不仅包含声音信号，也包含例如电噪声信号、环境噪声等的信号，以下进行说明。并且，在这种情况下，产生根据该模拟信号的回波。或者，从输入输出端子7输入的声音信号和来自放大电路6的模拟信号被叠加，输入到差动放大电路9的正输入端子，从而产生回波。于是，为了防止该回波设定FIR滤波器4、11的滤波系数。

于是，将从图2或图3的虚线所示的输出端子31到差动放大电路9的正输入端子的脉冲响应(传递函数)设为IR1(Z)。另外，将从图2或图3的虚线所示的输出端子32到差动放大电路9的负输入端子的脉冲响应(传递函数)设为IR2(Z)。另外，将从图2或图3的虚线所示的差动放大电路9的正负输入端子的后级到输入端子33的脉冲响应(传递函数)设为W(Z)。

此时，图2或图3的实线所示的路径A的脉冲响应(传递函数)IR1′(Z)成为IR1′(Z)＝IR1(Z)·W(Z)。另外，图2或图3 的实线所示的路径B的脉冲响应(传递函数)IR2′(Z)成为IR2′(Z)＝-IR2(Z)·W(Z)。此外，IR2(Z)相位翻转是因为输入到差动放大电路9的负输入端子的缘故。

现在，将FIR滤波器4的滤波系数设为将IR2′(Z)相位翻转后的-IR2′(Z)时，从FIR滤波器4的输入到输入端子33的特性IRall_1(Z)成为

IRall_1(Z)＝-IR2′(Z)·IR1′(Z)

＝(-(-IR2(Z)·W(Z)))·(IR1(Z)·W(Z))

＝IR2(Z)·W(Z)·IR1(Z)·W(Z)。另外，将FIR滤波器11的滤波系数设为IR1′(Z)时，从FIR滤波器11的输入到输入端子33的特性IRall_2(Z)成为

IRall_2(Z)＝IR1′(Z)·IR2′(Z)

＝IR1(Z)·W(Z)·(-IR2(Z)·W(Z))

＝IR1(Z)·W(Z)·(-IR2(Z))·W(Z)

＝-IRall_1(Z)。

也就是说，可知成为如下特性：从FIR滤波器4的输入到输入端子33的特性IRall_1(Z)、与从FIR滤波器11的输入到输入端子33的特性IRall_2(Z)相互抵消。其结果，得知将FIR滤波器4的滤波系数设为将IR2′(Z)相位翻转后的-IR2′(Z)、将FIR滤波器11的滤波系数设定为IR1′(Z)即可。

或者，将FIR滤波器4的滤波系数设为IR2′(Z)时，从FIR滤波器4的输入到输入端子33的特性IRall_1(Z)成为

IRall_(Z)＝IR2′(Z)·IR1′(Z)

＝(-IR2(Z)·W(Z))·(IR1(Z)·W(Z))

＝-IR2(Z)·W(Z)·IR1(Z)·W(Z)。另外，将FIR滤波器11的滤波系数设为将IR1′(Z)相位翻转后的-IR1′(Z)时，从FIR滤波器11的输入到输入端子33的特性IRall_2(Z)成为

IRall_2(Z)＝-IR1′(Z)·IR2′(Z)

＝(-(IR1(Z)·W(Z)))·(-IR2(Z)·W(Z))

＝IR1(Z)·W(Z)·IR2(Z)·W(Z)

＝-IRall_1(Z)。

也就是说，得知成为如下的特性：从FIR滤波器4的输入到输入端子33的特性IRall_1(Z)、与从FIR滤波器11的输入到输入端子33的特性IRall_2(Z)相互抵消。其结果，得知将FIR滤波器4的滤波系数设为IR2′(Z)、将FIR滤波器11的滤波系数设定为将IR1′(Z)相位翻转后的-IR1′(Z)即可。

并且，通过这样设定FIR滤波器4、11的滤波系数，在差动放大电路9中，能够以在路径B传递的信号来抵消在路径A传递的信号。其结果，可以防止数字信号输入到输入端子30时的上述回波。

并且，如图3所示，以连接了耳麦18的状态取得脉冲响应IR1′(Z)，将该IR1′(Z)设定为FIR滤波器11的滤波系数，从而，可有效地进行与耳麦18的传递特性对应的回波防止。

进而，将连接的耳麦18插入到耳孔、或覆盖耳壳，从而以戴在耳朵上的状态取得脉冲响应IR1′(Z)，将该IR′1(Z)设定为FIR滤波器11的滤波系数，从而，可有效地进行与耳麦18的传递特性及使用者耳中的传递特性对应的回波防止。

根据脉冲响应取得处理的FIR滤波器4、11的滤波系数设定

以下，参照图1～图6、图8，说明根据与本发明有关的回波防止电路、包含在该回波防止电路中的数字信号处理电路的脉冲响应取得处理、FIR滤波器4、11的滤波系数设定的动作。图8是表示与本发明有关的回波防止电路、包含在该回波防止电路中的数字信号处理电路的动作的一例的流程图。

CPU1例如当输入了用于复位回波防止电路的复位信号时，为了在DSP2中执行脉冲响应取得处理，向DSP2输出指示信号。另外，作为脉冲响应取得处理的初始动作，CPU1向DSP2输出另一 个逻辑值“0”。输入到DSP2的另一个逻辑值“0”被输入到寄存器48、49。

DSP2将开关电路60R依次切换到数字信号用存储器54的寄存器0～寄存器N-1。其结果，根据存储在寄存器48中的另一个逻辑值“0”，数字信号用存储器54的寄存器0～N-1的内容被清零(S101)。同样地，DSP2将开关电路60Q依次切换到数字信号用存储器42的寄存器0～寄存器N-1。其结果，根据存储在寄存器48中的另一个逻辑值“0”，数字信号用存储器42的寄存器0～N-1被清零(S102)。并且，DSP2判别是否输入了来自CPU1的上述指示信号(S103)。

当判别为输入了来自CPU1的指示信号时(S103“是”)，DSP2首先将开关电路60H切换到寄存器49侧，将开关电路60G依次切换到寄存器0～寄存器N-1。其结果，根据存储在寄存器49中的另一个逻辑值“0”，脉冲响应保存存储器43的寄存器0～寄存器N-1的内容被清零(S104)。以下，将存储在脉冲响应保存存储器43中的第i个脉冲响应表示为imp(i)(i＝0、…、N-1)进行说明。并且，DSP2为了取得存储在脉冲响应保存存储器43的寄存器N-1中的脉冲响应imp(0)，设i＝0(S105)、设输入端子30为高阻抗的基础上，执行以下处理。

DSP2为了取得图2或图3所示的路径A的脉冲响应imp(0)，判别是否能够从输出端子31向该路径A进行脉冲输出(S106)。例如，通过判别是否为正在进行从输出端子31输出信号、正在向输入端子33输入信号的状态，从而进行该DSP2的判别。假设在正在从输出端子31输出信号、正在向输入端子33输入信号的状态下输出脉冲时，有不能取得正确的脉冲响应imp(0)的可能性。

并且，DSP2判别为能够进行向路径A的脉冲输出时(S106“是”)，判别是否为i＝0(S107)。由于在S105中i＝0，因此DSP 2判别为i＝0(S107“是”)。并且，DSP2将一个逻辑值“1”存储到脉冲用存储器45的寄存器0。另外，DSP2将另一个逻辑值“0”存储到脉冲用存储器45的其他的寄存器1～N-1、寄存器46、脉冲用存储器44的寄存器0～N-1。并且，DSP2将开关电路60C切换到脉冲用存储器45侧，将开关电路60A切换到脉冲用存储器44侧，将开关电路60T切换到寄存器46侧。另外，DSP2将开关电路60E切换到输入端子33侧。其次，DSP2分别将开关电路60D、60B切换到寄存器0。其结果，从输出端子31输出根据存储在脉冲用存储器45的寄存器0中的一个逻辑值“1”引起的脉冲(S108)。从输出端子31输出的脉冲在路径A传递，输入到输入端子33(S109)。其结果，能够取得脉冲响应imp(0)(图4的(a)“imp(0)”)。并且，该脉冲响应imp(0)首先被存储到脉冲响应保存存储器43的寄存器N-1。

其次，为取得脉冲响应imp(1)，DSP2递增i，设i＝i+1＝1(S110)。并且，由于取得的脉冲响应还未到imp(N-1)，因此DSP2判别为不是i≥N(S111“否”)，再次重复上述S106的处理。进而，由于在S110中i＝1≠0(S107“否”)，DSP2将开关电路60D、60B分别切换到寄存器1。其结果，不能从输出端子31输出脉冲(S112)。因此，将在S108中输出的脉冲进行1个采样周期相位延迟后的脉冲imp(1)被输入到输入端子33。并且，该脉冲响应imp(1)被存储到脉冲响应保存存储器43的寄存器N-1中，而原先存储在寄存器N-1中的脉冲响应imp(0)被存储到寄存器N-2中。这样，通过重复从S106到S111的处理直到i≥N为止(S11“是”)，从而取得脉冲响应imp(0)～imp(N-1)(＝IR1′(Z))。其结果，脉冲响应imp(0)～imp(N-1)存储到脉冲响应保存存储器43的寄存器0～N-1。

为了使脉冲响应保存存储器43的寄存器0～N-1中的脉冲响 应imp(0)～imp(N-1)存储到滤波系数保存存储器47的地址0～N-1中，DSP2将开关电路60H切换到寄存器50侧，分别从寄存器0、地址0依次切换开关电路60G、60I。详细而言，DSP2首先为了使脉冲响应imp(0)存储到地址0中而设i＝0(S113)。并且，DSP2将开关电路60G切换到寄存器0侧，将开关电路60I切换到地址0。其结果，脉冲响应imp(0)存储到滤波系数保存存储器47的地址0中(S114)。其次，DSP2为了使脉冲响应imp(1)存储到滤波系数保存存储器47的地址1中，设i＝i+1＝1(S115)。并且，由于脉冲响应还没有存储到滤波系数保存存储器47的地址N-1，因此DSP2判别为不是i≥N(S116“否”)，重复上述S114的处理。也就是说，DSP2将开关电路60G切换到寄存器1，将开关电路60I切换到地址1。其结果，脉冲响应imp(1)存储到地址1中(S114)。并且，重复上述的从S114到S116的处理直到i≥N为止(S116“是”)，从而，脉冲响应imp(0)～imp(N-1)存储到滤波系数保存存储器47的地址0～N-1中。也就是说，设定FIR滤波器11的滤波系数。

其次，DSP2将开关电路60K切换到寄存器49侧，将开关电路60J依次切换到寄存器0～寄存器N-1。其结果，通过存储在寄存器49中的另一个逻辑值“0”，脉冲响应保存存储器55的寄存器0～寄存器N-1被清零(S117)。以下，将存储在脉冲响应保存存储器55中的第j个脉冲响应表示为imp(j)(j＝0、…、N-1)进行说明。并且，为了取得存储在脉冲响应保存存储器55的寄存器N-1中的脉冲响应imp(0)设j＝0(S118)，DSP2执行以下处理。

DSP2为了取得图2或图3所示的路径B的脉冲响应imp(0)，判别是否能够向该路径B进行脉冲输出(S119)。该DSP2的判别与上述S106的相同。

并且，DSP2当判别为能够向路径B进行脉冲输出时(S119 “是”)，判别是否为j＝0(S120)。由于在S118中j＝0，DSP2判别为j＝0(S120“是”)。并且，DSP2在脉冲用存储器44的寄存器0中存储一个逻辑值“1”。另外，DSP2在脉冲用存储器44的其他的寄存器1～N-1、寄存器46、脉冲用存储器45的寄存器0～N-1中存储另一个逻辑值“0”。并且，DSP2将开关电路60F切换到输入端子33侧。其次，DSP2分别将开关电路60D、60B切换到寄存器0。其结果，从输出端子32输出根据存储在脉冲用存储器44的寄存器0中的一个逻辑值“1”引起的脉冲(S121)。从输出端子输出的脉冲在路径B传递，输入到输入端子33(S122)。其结果，能够取得脉冲响应imp(0)(图4的(b)“imp(0)”)。并且，该脉冲响应imp(0)首先存储到脉冲响应保存存储器5 5的寄存器N-1。

其次，为了取得脉冲响应imp(1)，DSP2递增j，设j＝j+1＝1(S123)。并且，由于取得的脉冲响应还未到imp(N-1)，因此DSP2判别为不是j≥N(S124“否”)，再次重复上述的S119的处理。进而，由于在S123中j＝1≠0(S120“否”)，DSP2将开关电路60D、60B分别切换到寄存器1。其结果，不能从输出端子32输出脉冲(S125)。因此，将在S121中输出的脉冲进行1个采样周期相位延迟后的脉冲imp(1)输入到输入端子33。并且，该脉冲响应imp(1)存储到脉冲响应保存存储器55的寄存器N-1，而原先存储在寄存器N-1中的脉冲响应imp(0)存储到寄存器N-2。这样，重复从S119到S124的处理直到j≥N为止(S124“是”)，从而取得脉冲响应imp(0)～imp(N-1)(＝IR2′(Z))。其结果，脉冲响应imp(0)～imp(N-1)存储到脉冲响应保存存储器55的寄存器0～N-1。

为了使存储在脉冲响应保存存储器55的寄存器0～N-1中的脉冲响应imp(0)～imp(N-1)进行相位翻转后存储到滤波系数保存存储器56的地址0～N-1中，DSP2将开关电路60K切换到 寄存器50侧，分别从寄存器0、地址0依次切换开关电路60J、60L。DSP2首先为了使相位翻转脉冲响应imp(0)存储到地址0设j＝0(S126)。并且，DSP2将开关电路60J切换到寄存器0侧，将开关电路60L切换到地址0。此时，来自寄存器0的imp(0)通过在乘法电路58中与寄存器57的值进行乘法运算而被相位翻转。其结果，相位翻转后的脉冲响应imp(0)存储到滤波系数保存存储器47的地址0中(S127)。其次，DSP2为了使脉冲响应imp(1)存储到滤波系数保存存储器47的地址1中设j＝j+1＝1(S128)。并且，由于脉冲响应没有存储到滤波系数保存存储器56的地址N-1，因此DSP2判别为不是j≥N(S129“否”)，再次重复上述S127的处理。也就是说，DSP2将开关电路60J切换到寄存器1，将开关电路60L切换到地址1。并且，来自寄存器1的imp(1)通过在乘法电路58中与寄存器57的值进行乘法运算而被相位翻转。其结果，被相位翻转后的脉冲响应imp(1)存储到地址1中(S127)。并且，重复上述从S127到S129的处理直到j≥N为止(S129“是”)，从而，被相位翻转后的脉冲响应imp(0)～imp(N～1)存储到滤波系数保存存储器56的地址0～N-1中。也就是说，设定FIR滤波器4的滤波系数。

此外，根据上述的实施方式，使用硬件(例如开关电路60等)对上述处理进行了说明，但是并不限定于此。例如，也可以将上述处理作为程序数据事先存储到ROM(Read Only Memory：只读存储器)等，由DSP2具备的处理器读出该程序数据并进行处理，从而可进行软件处理。

第2实施方式

回波防止电路、数字信号处理电路的结构例

图9是表示第2实施方式的图。图9是表示与本发明有关的回波防止电路、包含在该回波防止电路中的数字信号处理电路的一例 的框图。此外，在图9所示的回波防止电路中，对于与上述第1实施方式相同的构成要素，标记相同的号码，省略说明。

回波防止电路具有CPU1、DSP2、AD转换器3、DA转换器5、放大电路6、输入输出端子7、加法电路63、放大电路10、AD转换器14、DA转换器15、DA转换器12、翻转放大电路61(翻转电路)、增益相位调整电路(G/P)75。

也就是说，本实施方式成为如下结构：设置翻转放大电路61、增益相位调整电路75、加法电路63，取代第1实施方式中的差动放大电路9、放大电路13。此外，在本实施方式中也将CPU1作为构成要素，但也可以不将CPU1作为构成要素。

并且，DSP2具有输入端子30、FIR滤波器4、输出端子31、FIR滤波器11、输出端子32、输入端子33、输出端子34。

翻转放大电路61以规定的放大率对来自DA转换器12的模拟信号进行翻转放大，输出到增益相位调整电路75。

增益相位调整电路75对来自翻转放大电路61的模拟信号执行增益及相位的调整，输出到加法电路63。此外，由于要使数字信号输入到输入端子30时的后述的加法电路63的输出为零，因此，为了生成与来自放大电路6的模拟信号相位翻转的模拟信号，由该增益相位调整电路75进行模拟信号的增益及相位的调整。

来自放大电路6的模拟信号被输入到加法电路63。并且，加法电路63将来自放大电路6的模拟信号和来自增益相位调整电路75的模拟信号进行加法运算的加法运算结果输出到放大电路10。另外，加法运算63向放大电路10输出来自输入输出端子7的声音信号。

FIR滤波器4、11的滤波系数

参照图10及图11详细说明FIR滤波器4、11的滤波系数。图10是表示图9所示的回波防止电路的路径C、D的图。另外，图11是 表示在路径C中包含耳麦18时的图。

有时来自放大电路6的模拟信号不仅从输入输出端子7输出，而且输入到加法电路63。在这种情况下，产生根据该模拟信号的回波。或者，从输入输出端子7输入的声音信号和来自放大电路6的模拟信号被叠加，输入到加法电路63，从而产生回波。在此，为了防止该回波设定FIR滤波器4、11的滤波系数。

于是，从图10或图11虚线所示的输出端子31到加法电路63的输入端子的脉冲响应(传递函数)设为IR3(Z)。另外，从图10或图11点划线所示的输出端子32到翻转放大电路61的输入的脉冲响应(传递函数)设为IR4_1(Z)。另外，从图10或图11的双点划线所示的翻转放大电路61的输入到加法电路63的输入端子的脉冲响应(传递函数)设为IR4_2(Z)。另外，从图10或图11虚线所示的加法电路63中的各输入端子的后级到输入端子33的脉冲响应(传递函数)设为W2(Z)。

此时，图10或图11的实线所示的路径C的脉冲响应(传递函数)IR3(Z)成为IR3′(Z)＝IR3(Z)·W2(Z)。另外，图10或图11的实线所示的路径D的脉冲响应(传递函数)IR4′(Z)成为IR4′(Z)＝-IR4_1(Z)·IR4_2(Z)·W2(Z)。此外，IR4_1(Z)相位翻转是因为在翻转放大电路61进行了相位翻转。

现在，将FIR滤波器4的滤波系数设为对IR4′(Z)进行了相位翻转后的-IR4′(Z)时，从FIR滤波器4的输入到输入端子33的特性IRall_3(Z)成为

IRall_3(Z)＝-IR4′(Z)·IR3′(Z)

＝(-(-IR4_1(Z)·IR4_2(Z)·W2(Z)))·(IR3(Z)·W2(Z))

＝IR4_1(Z)·IR4_2(Z)·W2(Z)·IR3(Z)·W2(Z)。另外，将FIR滤波器11的滤波系数设为IR3′(Z)时，从FIR滤波器11的输入到输入端子33的特性IRall_4(Z)成为

IRall_4(Z)＝IR3′(Z)·IR4′(Z)

＝IR3(Z)·W2(Z)·(-IR4_1(Z)·IR4_2(Z)·W2(Z))

＝IR3(Z)·W2(Z)·(-IR4_1(Z))·IR4_2(Z)·W2(Z)

＝-IRall_3(Z)。

也就是说，可知成为如下特性：从FIR滤波器4的输入到输入端子33的特性IRall_3(Z)、与从FIR滤波器11的输入到输入端子33的特性IRall_4(Z)相互抵消。其结果，得知将FIR滤波器4的滤波系数设为对IR4′(Z)进行了相位翻转后的-IR4′(Z)、将FIR滤波器11的滤波系数设定为IR3′(Z)即可。

或者，将FIR滤波器4的滤波系数设为IR4′(Z)时，从FIR滤波器4的输入到输入端子33的特性IRall_3(Z)成为

IRall_3(Z)＝IR4′(Z)·IR3′(Z)

＝(-IR4_1(Z)·IR4_2(Z)·W2(Z))·(IR3(Z)·W2(Z))

＝-IR4_1(Z)·IR4_2(Z)·W2(Z)·IR3(Z)·W2(Z)。另外，将FIR滤波器11的滤波系数设为对IR3′(Z)进行了相位翻转的-IR3′(Z)时，从FIR滤波器11的输入到输入端子33的特性

IRall_4(Z)成为

IRall_4(Z)＝-IR3′(Z)·IR4′(Z)

＝-(IR3(Z)·W2(Z))·(-IR4_1(Z)·IR4_2(Z)·W2(Z))

＝IR3(Z)·W2(Z)·IR4_1(Z)·IR4_2(Z)·W2(Z)

＝-IRall_3(Z)。

也就是说，可知如下的特性：从FIR滤波器4的输入到输入端子33的特性IRall_3(Z)，与从FIR滤波器11的输入到输入端子33的特性IRall_4(Z)相互抵消。其结果，可知设FIR滤波器4的滤波系数为IR4′(Z)、设FIR滤波器11的滤波系数为对IR3′(Z)进行了相位翻转的-IR3′(Z)即可。

并且，通过这样设定FIR滤波器4、11的滤波系数，能够在加法电路63中，以在路径D传递的信号来抵消在路径C传递的信号。 其结果，可以防止当数字信号输入到输入端子30时的上述的回波。

并且，如图11所示，以连接了耳麦18的状态取得脉冲响应IR3′(Z)，将该IR3′(Z)设为FIR滤波器11的滤波系数，从而，可有效地进行与耳麦18的传递特性对应的回波防止。

进而，将连接的耳麦18插入到耳孔、或覆盖耳壳，从而以戴在耳朵上的状态取得脉冲响应IR′3(Z)，将该IR′3(Z)设为FIR滤波器11的滤波系数，从而，可有效地进行与耳麦18的传递特性及使用者耳中的传递特性对应的回波防止。

此外，将对IR4′(Z)进行了相位翻转的-IR4′(Z)设定为该FIR滤波器4的滤波系数、将IR3′(Z)设定为FIR滤波器11的滤波系数的处理，可进行与第1实施方式相同的处理而实现。

第3实施方式

回波防止电路、数字信号处理电路的结构例

图12是表示第3实施方式的图。图12是表示与本发明有关的回波防止电路、包含在该回波防止电路中的数字信号处理电路(DSP64)的一例的框图。此外，在图12所示的回波防止电路中，对于与上述第1实施方式相同的构成要素，标记相同的号码，省略说明。

回波防止电路具有CPU1、DSP64、放大电路6、输入输出端子7、差动放大电路9、放大电路10、放大电路13。此外，在本实施方式中也将CPU1作为构成要素，但是也可以不将CPU1作为构成要素。

并且，DSP64具有输入端子65(第一输入端子)、AD转换器66、FIR滤波器4、DA转换器67(第一DA转换器)、输出端子68(第一输出端子)、输入端子69(第二输入端子)、AD转换器70、DA转换器71、输出端子72(第三输出端子)、FIR滤波器11、DA转换器73(第二DA转换器)、输出端子74(第二输出端子)。

也就是说，本实施方式成为如下结构：在DSP64内部设置了第1实施方式中的AD转换器3、14、DA转换器5、12、15。

通过输入端子65，例如声音信号被输入到AD转换器66。并且，AD转换器66将对声音信号进行了模拟/数字变换处理的数字信号输出到FIR滤波器4、11。

FIR滤波器4根据该FIR滤波器4的滤波系数，对数字信号实施卷积运算并输出到DA转换器67。另外同时地，FIR滤波器11根据该FIR滤波器11的滤波系数，对数字信号实施卷积运算处理，输出到DA转换器73。

DA转换器67通过输出端子68输出对数字信号进行了数字/模拟变换处理后的模拟信号。其结果，来自DA转换器67的模拟信号输入到放大电路6。

DA转换器73通过输出端子74输出对数字信号进行了数字/模拟变换处理后的模拟信号。其结果，来自DA转换器73的模拟信号输入到放大电路13。

通过输入端子69，来自放大电路10的声音信号被输入到AD转换器70。并且，AD转换器70将对声音信号进行了模拟/数字变换处理后的数字信号输出到DA转换器71。

DA转换器71通过输出端子72输出对数字信号进行了数字/模拟变换处理后的模拟信号。

FIR滤波器4、11的滤波系数

参照图13及图1 4详细说明FIR滤波器4、11的滤波系数。图13是表示图12所示的回波防止电路的路径E、F的图。另外，图14是表示在路径E中包含耳麦18时的图。

有时来自放大电路6的模拟信号不仅从输入输出端子7输出，而且输入到差动放大电路9。在这种情况下，产生由该模拟信号引起的回波。或者，从输入输出端子7输入的声音信号和来自放大电 路6的模拟信号被叠加而输入到差动放大电路9，从而产生回波。于是，为了防止该回波设定FIR滤波器4、11的滤波系数。

于是，从图13或图14虚线所示的DA转换器67的输入到差动放大电路9的正输入端子的脉冲响应(传递函数)设为IR5(Z)。另外，从图13或图14虚线所示的DA转换器73的输入到差动放大电路9的负输入端子的脉冲响应(传递函数)设为IR6(Z)。另外，从图13或图14虚线所示的差动放大电路9的正负输入端子的后级到AD转换器70的输出脉冲响应(传递函数)设为W3(Z)。

此时，图13或图14实线所示的路径E的脉冲响应(传递函数)IR5′(Z)成为IR5′(Z)＝IR5(Z)·W3(Z)。另外，图13或图14实线所示的路径F的脉冲响应(传递函数)IR6′(Z)成为IR6′(Z)＝-IR6(Z)·W3(Z)。此外，IR6(Z)相位翻转是因为输入到差动放大电路9的负输入端子的缘故。

现在，将FIR滤波器4的滤波系数设为对IR6′(Z)进行了相位翻转的-IR6′(Z)时，从FIR滤波器4的输入到AD转换器70的输出的特性IRall_5(Z)成为

IRall_5(Z)＝-IR6′(Z)·IR5′(Z)

＝(-(-IR6(Z)·W3(Z)))·(IR5(Z)·W3(Z))

＝IR6(Z)·W3(Z)·IR5(Z)·W3(Z)。另外，将FIR滤波器11的滤波系数设为IR5′(Z)时，从FIR滤波器11的输入到AD转换器70的输出的特性IRall_6(Z)成为

IRall_6(Z)＝IR5′(Z)·IR6′(Z)

＝IR5(Z)·W3(Z)·(-IR6(Z)·W3(Z))

＝IR5(Z)·W3(Z)·(-IR6(Z))·W3(Z)

＝-IRall_5(Z)。

也就是说，可知成为如下的特性：路径E的特性IRall_5(Z)与路径F的特性IRall_6(Z)相互抵消。其结果，得知将FIR滤波器4的滤波系数设为对IR6′(Z)进行了相位翻转的-IR6′(Z)、将 FIR滤波器11的滤波系数设为IR5′(Z)即可。

或者，将FIR滤波器4的滤波系数设为IR6′(Z)时，从FIR滤波器4的输入到AD转换器70的输出的特性IRall_5(Z)成为

IRall_5(Z)＝IR6′(Z)·IR5′(Z)

＝(-IR6(Z)·W3(Z))·(IR5(Z)·W3(Z))

＝-IR6(Z)·W3(Z)·IR5(Z)·W3(Z)。另外，将FIR滤波器11的滤波系数设为对IR5′(Z)进行了相位翻转的-IR5′(Z)时，从FIR滤波器11的输入到AD转换器70的输出的特性IRall_6(Z)成为

IRall_6(Z)＝-IR5′(Z)·IR6′(Z)

＝(-(IR5(Z)·W3(Z))·(-IR6(Z)·W3(Z))

＝IR5(Z)·W3(Z)·IR6(Z)·W3(Z)

＝-IRall_5(Z)。

也就是说，可知成为如下的特性：路径E的特性IRall_5(Z)与路径F的特性IRall_6(Z)相互抵消。其结果，得知将FIR滤波器4的滤波系数设为IR6′(Z)、将FIR滤波器11的滤波系数设为对IR5′(Z)进行了相位翻转的-IR5′(Z)即可。

并且，通过这样设定FIR滤波器4、11的滤波系数，可以在差动放大电路9中，以在路径F传递的信号来抵消在路径E传递的信号。其结果，可以防止在声音信号输入到输入端子65时的上述的回波。

并且，如图14所示，以连接了耳麦18的状态取得脉冲响应IR5′(Z)，将该IR5′(Z)设为FIR滤波器11的滤波系数，从而，可有效地进行与耳麦18的传递特性对应的回波防止。

进而，将连接的耳麦18插入到耳孔，或者覆盖耳壳，从而以戴在耳朵上的状态取得脉冲响应IR5′(Z)，将该IR5′(Z)设为FIR滤波器11的滤波系数，从而，可有效地进行与耳麦18的传递特性及使用者耳中的传递特性对应的回波防止。

此外，可通过进行与第1实施方式相同的处理而实现将对IR6′(Z)进行了相位翻转的-IR6′(Z)设定为该FIR滤波器4的滤波系数、将IR5′(Z)设定为FIR滤波器11的滤波系数的处理。

第4实施方式

回波防止电路、数字信号处理电路的结构例

图15是表示第4实施方式的图。图15是表示与本发明有关的回波防止电路、包含在该回波防止电路中的数字信号处理电路(DSP64)的一例的框图。

此外，如图15所示，第4实施方式中的回波防止电路成为组合了上述第2实施方式(图9)、第3实施方式(图12)的结构，相同的构成要素标记相同的号码，省略说明。

FIR滤波器4、11的滤波系数

参照图16及图17详细说明FIR滤波器4、11的滤波系数。图16是表示图15所示的回波防止电路的路径G、H的图。另外，图17是表示在路径G中包含耳麦18时的图。

有时来自放大电路6的模拟信号从输入输出端子7输出，而且输入到加法电路63。在这种情况下，产生根据该模拟信号的回波。或者，从输入输出端子7输入的声音信号和来自放大电路6的模拟信号被叠加而输入到加法电路63，从而产生回波。于是，为了防止该回波设定FIR滤波器4、11的滤波系数。

于是，从图16或图17虚线所示的DA转换器67的输入到加法电路63的输入端子的脉冲响应(传递函数)设为IR7(Z)。另外，从图16或图17的点划线所示的DA转换器73的输入到翻转放大电路61的输入的脉冲响应(传递函数)设为IR8_1(Z)。另外，从图16或图17的双点划线所示的翻转放大电路61的输入到加法电路63的输入端子的脉冲响应(传递函数)设为IR8_2(Z)。另外，从图16或图17的虚线所示的加法电路63中的各输入端子的后级到 AD转换器70的输出的脉冲响应(传递函数)设为W4(Z)。

此时，图16或图17的实线所示的路径G的脉冲响应(传递函数)IR7′(Z)成为IR7′(Z)＝IR7(Z)·W4(Z)。另外，图16或图17的实线所示的路径H的脉冲响应(传递函数)IR8′(Z)成为IR8′(Z)＝-IR8_1(Z)·IR8_2(Z)·W4(Z)。此外，IR8_1(Z)相位翻转是因为在翻转放大电路61中进行了翻转。

现在，将FIR滤波器4的滤波系数设为对IR8′(Z)进行了相位翻转的-IR8′(Z)时，从FIR滤波器4的输入到AD转换器70的输出的特性IRall_7(Z)成为

IRall_7(Z)＝-IR8′(Z)·IR7′(Z)

＝(-(-IR8_1(Z)·IR8_2(Z)·W4(Z)))·(IR7(Z)·W4(Z))

＝IR8_1(Z)·IR8_2(Z)·W4(Z)·IR7(Z)·W4(Z)。另外，将FIR滤波器11的滤波系数设为IR7′(Z)时，从FIR滤波器11的输入到AD转换器70的输出的特性IRall_8(Z)成为

IRall_8(Z)＝IR7′(Z)·IR8′(Z)

＝IR7(Z)·W4(Z)·(-IR8_1(Z)·IR8_2(Z)·W4(Z))

＝IR7(Z)·W4(Z)·(-IR8_1(Z))·IR8_2(Z)·W4(Z)

＝-IRall_7(Z)。

也就是说，可知成为如下的特性：从FIR滤波器4的输入到AD转换器70的输出的特性IRall_7(Z)、与从FIR滤波器11的输入到AD转换器70的输出的特性IRall_8(Z)相互抵消。其结果，得知将FIR滤波器4的滤波系数设为对IR8′(Z)进行了相位翻转的-IR8′(Z)、将FIR滤波器11的滤波系数设为IR7′(Z)即可。

或者，将FIR滤波器4的滤波系数设为IR8′(Z)时，从FIR滤波器4的输入到AD转换器70的输出的特性IRall_7(Z)成为

IRall_7(Z)＝IR8′(Z)·IR7′(Z)

＝(-IR8_1(Z)·IR8_2(Z)·W4(Z))·(IR7(Z)·W4(Z))

＝-IR8_1(Z)·IR8_2(Z)·W4(Z)·IR7(Z)·W4(Z)。 另外，将FIR滤波器11的滤波系数设为对IR7′(Z)进行了相位翻转的-IR7′(Z)时，从FIR滤波器11的输入到AD转换器70的输出的特性IRall_8(Z)成为

IRall_8(Z)＝-IR7′(Z)·IR8′(Z)

＝(-(IR7(Z)·W4(Z)))·(-IR8_1(Z)·IR8_2(Z)·W4(Z))

＝IR7(Z)·W4(Z)·IR8_1(Z)·IR8_2(Z)·W4(Z)

＝-IRall_7(Z)。

也就是说，得知成为如下的特性：从FIR滤波器4的输入到AD转换器70的输出的特性IRall_7(Z)、与从FIR滤波器11的输入到AD转换器70的输出的特性IRall_8(Z)相互抵消。其结果，得知将FIR滤波器4的滤波系数设为IR8′(Z)、将FIR滤波器11的滤波系数设为对IR7′(Z)进行了相位翻转的-IR7′(Z)即可。

并且，通过这样设定FIR滤波器4、11的滤波系数，可以在加法电路63中，以在路径H传递的信号来抵消在路径G传递的信号。其结果，可以防止声音信号输入到输入端子65时的上述回波。

并且，如图17所示，以连接了耳麦18的状态取得脉冲响应IR7′(Z)，将该IR7′(Z)设定为FIR滤波器11的滤波系数，从而，可有效地进行与耳麦18的传递特性对应的回波防止。

进而，将连接的耳麦18插入到耳孔、或覆盖耳壳，从而以戴在耳朵上的状态取得脉冲响应IR7′(Z)，将该IR7′(Z)设为FIR滤波器11的滤波系数，从而，可有效地进行与耳麦18的传递特性及使用者耳中的传递特性对应的回波防止。

此外，可通过进行与第1实施方式相同的处理而实现将对IR8′(Z)进行了相位翻转的-IR8′(Z)设定为该FIR滤波器4的滤波系数、将IR7′(Z)设定为FIR滤波器11的滤波系数的处理。

第5实施方式

回波防止电路、数字信号处理电路的结构例

图18是表示第5实施方式的图。图18是表示与本发明有关的回 波防止电路、包含在该回波防止电路中的数字信号处理电路(DSP83)的一例的框图。此外，在图18所示的回波防止电路中，对于与上述的第1实施方式相同的构成要素，标记相同的号码，省略说明。图19是图18所示的ADF(Adaptive Digital Filter：自适应数字滤波器)76的详图。

DSP83具有输入端子30、FIR滤波器4、ADF76、输出端子31、FIR滤波器11、输出端子32、输入端子33、减法电路77(第二减法电路)、输出端子34。

通过输入端子33，来自AD转换器14的数字信号输入到减法电路77的正输入端子。另外，来自ADF76的输出信号输入到减法电路77的负输入端子。并且，减法电路77对来自AD转换器14的数字信号和来自ADF76的输出信号进行减法运算并输出。以下，将来自减法电路77的输出信号称为误差信号。

ADF76如图19虚线内所示，具有参照信号输入输出部78、滤波系数部79、乘法部80、滤波系数更新部81、加法部82。

来自FIR滤波器4的数字信号(以下，将输入到参照信号输入输出部78的数字信号称为参照信号)被输入到参照信号输入输出部78，并保持该信号。并且，参照信号输入输出部78对乘法部80、滤波系数更新部81输出参照信号。

来自滤波系数更新部81的滤波系数输入到滤波系数部79，保持该滤波系数。并且，在从上述参照信号输入输出部78向乘法部80输出参照信号的同时，滤波系数部79对该乘法部80输出滤波系数。另外，滤波系数部79对滤波系数更新部81输出滤波系数。

乘法部80将对参照信号和滤波系数依次进行乘法运算的乘法运算结果输出到加法部82。加法部82将对来自乘法部80的输出信号依次进行加法运算的结果输出到减法电路77。

来自减法电路77的误差信号输入到滤波系数更新部81。并且， 滤波系数更新部81，基于误差信号、参照信号、滤波系数，根据例如LMS(Least Mean Square：最小均方)算法、NLMS(Normalized Least Mean Square：归一化最小均方)等推测算法，算出滤波系数，输出到滤波系数部79。此外，由该滤波系数更新部81进行滤波系数的算出，使得数字信号输入到输入端子30时、来自减法电路77的误差信号的平均值小于等于固定值。此外，该固定值是指如下决定的值：当例如误差信号的平均值小于等于固定值时，使得人不能从基于从DA转换器15输出的模拟信号而发生的声音听到回波的水平。

通过输出端子34，来自减法电路77的数字信号输入到DA转换器15。并且，DA转换器15输出对数字信号进行了数字/模拟变换处理后的模拟信号。

滤波系数部79的滤波系数更新

参照图19、图20说明用于更新滤波系数部79的滤波系数的处理动作的一例。图20是表示与本发明有关的回波防止电路、包含在该回波防止电路中的数字信号处理电路的处理动作的一例的流程图。此外，在以下的说明中，在数字信号输入到输入端子30的时刻t，输入到减法电路77的正输入端子的数字信号表示为Yt、输入到参照信号输入输出部78的参照信号表示为Xt(＝{Xt(0)、Xt(1)、…、Xt(N-1)})。另外，滤波系数部79的滤波系数表示为Ht(＝{Ht(0)、Ht(1)、…、Ht(N-1)})。另外，在滤波系数更新部81算出的滤波系数表示为Ht+1(＝{Ht+1(0)、Ht+1(1)、…、Ht+1(N-1)})进行说明。并且，将第i个参照信号表示为Xt(i)，将滤波系数表示为Ht(i)、Ht+1(i)。

参照信号Xt输入到参照信号输入输出部78时(S201)，为了生成输入到减法电路77的负输入端子的信号Y′t，DSP83进行以下处理。DSP83首先设i＝0(S202)，分别使参照信号输入输出部78 的Xt(0)和滤波系数部79的Ht(0)输出到乘法部80。乘法部80将对Xt(0)和Ht(0)进行乘法运算的乘法运算结果(S203)输出到加法部82。加法部82将来自乘法部80的输出信号Xt(0)·Ht(0)与零进行加法运算。

其次，DSP83将递增i、设i＝i+1＝1(S204)。并且，由于乘法部80的乘法运算结果还未到Xt(N-1)·Ht(N-1)，因此DSP83判别为不是i≥N(S205“否”)，分别将参照信号输入输出部78的Xt(1)和滤波系数部79的Ht(1)输出到乘法部80。乘法部80将Xt(1)和Ht(1)进行乘法运算的乘法运算结果(S203)输出到加法部82。加法部82对来自乘法部80的输出信号Xt(1)·Ht(1)与Xt(0)·Ht(0)进行加法运算。这样，重复从S203到S205的处理直到i≥N为止(S205“是”)，从而加法部82的加法运算结果就成为Y′t(＝Xt(0)·Ht(0)+…+Xt(N-1)·Ht(N-1))。并且，从加法部82向减法电路77的负输入端子输出Y′t(S206)。

减法电路77对输入到正输入端子的Yt、与输入到负输入端子的Y′t进行减法运算并输出(S207)。并且，来自减法电路77的误差信号输入到滤波系数更新部81。此外，将来自该减法电路77的误差信号表示为Et(＝Yt-Y′t)进行说明。

滤波系数更新部81为了更新滤波系数部79的滤波系数执行以下处理。首先，滤波系数更新部81为了算出Ht+1(0)设i＝0(S208)。Ht+1(0)将作为规定常数的步进增益设为α，将参照信号Xt的平均数(也就是说平方和)设为‖Xt‖²时，成为

Ht+1(0)＝Ht(0)+(α·Et·Xt(0))/‖Xt‖²。因此，滤波系数更新部81根据来自参照信号输入输出部78的Xt(0)、来自滤波系数部79的Ht(0)、来自减法电路77的Et，运算上式，从而计算出Ht+1(0)(S209)。其次，滤波系数更新部81为了算出Ht+1(1)递增i，设i＝i+1＝1(S210)。并且，由于计 算出的滤波系数还未到Ht+1(N-1)，因此滤波系数更新部81判别为不是i≥N(S211“否”)。并且与上述同样，Ht+1(1)由

Ht+1(1)＝Ht(1)+(α·Et·Xt(1))/‖Xt‖² 算出。这样，重复从S209到S211的处理直到i≥N为止(S211“是”)，从而算出Ht+1(＝{Ht+1(0)、…、Ht+1(N-1)})。并且，为了将滤波系数部79的滤波系数Ht(＝{Ht(0)、…、Ht(N-1)})更新为Ht+1(＝{Ht+1(0)、…、Ht+1(N-1)})，滤波系数更新部81向滤波系数部79输出该Ht+1。

DSP83首先为了将滤波系数部79的Ht(0)更新为Ht+1(0)设i＝0(S212)。其结果，滤波系数部79的Ht(0)更新为Ht+1(0)(S213)。其次，DSP83为了将Ht(1)更新为Ht+1(1)递增i，设i＝i+1＝1(S214)。并且，由于Ht(N-1)还未更新为Ht+1(N-1)，因此DSP83判别为不是i≥N(S215“否”)。并且，DSP83将Ht(1)更新为Ht+1(1)(S213)。这样，重复从S213到S215的处理直到i≥N为止(S215“是”)，从而将滤波系数部79的滤波系数Ht(＝{Ht(0)、…、Ht(N-1)})被更新为Ht+1(＝{Ht+1(0)、…、Ht+1(N-1)})。

并且，再次进行从上述的S202到S205的处理。其结果，基于滤波系数Ht+1(＝{Ht+1(0)、…、Ht+1(N-1)})的输出信号Y′t从加法电路82输入到减法电路77的负输入端子。

这样，根据来自减法电路77的误差信号，可将滤波系数部79的滤波系数更新为反映了该误差信号的滤波系数。并且，通过重复该处理，可以使数字信号输入到输入端子30时、来自减法电路77的误差信号的平均值小于等于固定值。也就是说，可以防止回波。此外，更新滤波系数部79的滤波系数的算法并不限定于此。也可如上所述，使用作为LMS算法、NLMS算法等公知技术的推测算法。另外，也可通过例如日本特开2002-246880号记载的处 理来更新滤波系数部79的滤波系数。

此外，根据上述实施方式，使用硬件(例如减法电路77、乘法部80等)说明了上述处理，但并不限定于此。例如，也可以将上述处理作为程序数据事先存储到ROM等，由DSP83所具备的处理器读出该程序数据进行处理。

此外，可通过进行与上述第1实施方式相同的处理，设定本实施方式中的FIR滤波器4的滤波系数、FIR滤波器11的滤波系数。并且，根据以连接了耳麦18的状态取得的脉冲响应，设定FIR滤波器11的滤波系数，从而，可在差动放大电路9中，更有效地进行与耳麦18的传递特性对应的回波的消除。其结果，来自减法电路77的误差信号变小，可以消减滤波系数部79的滤波系数更新处理的重复次数。也就是可以缩短直到消除回波为止的时间。另外，根据将连接的耳麦18插入到耳孔、或覆盖耳壳而以戴在耳朵上的状态取得的脉冲响应，设定滤波器11的滤波系数，从而，可在差动放大电路9中，更有效地进行与耳麦18的传递特性及使用者耳中的传递特性对应的回波的消除。也就是可以进一步缩短直到消除回波为止的时间。

另外，本实施方式对上述第1实施方式设置了ADF76、减法电路77，但是并不限定于此。对上述第2实施方式～第4实施方式中也同样可以设置ADF76、减法电路77。详细而言，在第2实施方式中，与本实施方式同样设置ADF76、减法电路77。另外，在第3、第4实施方式中，将减法电路77设置在AD转换器70、DA转换器71之间。并且，进行设置，使得在减法电路77、DA转换器71之间的信号线上出现的误差信号输入到ADF76，将来自AD转换器66的数字信号作为参照信号输入到ADF76。

并且，存在如下情况，即例如由于脉冲响应的测定误差等，在差动放大电路9(加法电路63)中以在路径B传递的信号来抵消 在路径A传递的信号时的结果为不能充分地防止回波的水平。这种情况下，根据上述第5实施方式，可以在减法电路77中以来自加法部82的输出信号Y′t来抵消来自差动放大电路9(加法电路63)的输出。其结果，可以更确实地防止数字信号(声音信号)输入到输入端子30(65)时的上述回波。

第6实施方式

回波防止电路、数字信号处理电路的结构例

图21是表示第6实施方式的图。图21是表示回波防止电路、包含在该回波防止电路中的数字信号处理电路(DSP202)的一例的框图。

回波防止电路具有CPU201、DSP202、AD转换器203、DA转换器205、放大电路206、输入输出端子207、差动放大电路209、放大电路210、AD转换器214、DA转换器215、DA转换器212、放大电路213。此外，在本实施方式中将CPU201作为构成要素，但是也可以不将CPU201作为构成要素。

并且，DSP202具有输入端子230、输出端子231、数字滤波器(ARMA：Auto-Regressive Moving Average(自回归移动平均))211(300)(以下称为数字滤波器211)、输出端子232、输入端子233、输出端子234。

例如声音信号输入到AD转换器203。并且，AD转换器203通过输入端子230，将对声音信号进行了模拟/数字变换处理的数字信号输入到DSP202。

输入到DSP202的数字信号通过输出端子231输出，并且，输入到数字滤波器211。数字滤波器211根据该数字滤波器211的滤波系数，对数字信号实施滤波处理，输出到输出端子232。

通过输出端子231，来自DSP202的数字信号输入到DA转换器205。并且，DA转换器205将对数字信号进行了数字/模拟变换处 理的模拟信号输出到放大电路206。放大电路206以规定的放大率将模拟信号放大并输出。

输入输出端子207上连接了例如根据模拟信号产生声音的设备(例如耳麦、扬声器等)。并且，通过输入输出端子207，对连接的设备输出来自放大电路206的模拟信号。另外，输入输出端子207上连接了例如将声音变换成声音信号输出的设备(例如耳麦、麦克风等)。并且，来自连接的设备的声音信号被输入到输入输出端子207。其结果，通过输入输出端子207，声音信号输入到差动放大电路209的正输入端子。进而，经输入输出端子207输出的信号通过所连接的设备被反射，从输入输出端子207输入，输入到差动放大电路209的正输入端子。在此，反射回来的信号是指如下的信号等：例如经耳麦等返回的信号、从耳麦发出的声音在耳朵中反射、其反射音经耳麦被变换成声音信号。此外，输入输出端子207不是将输出信号(例如模拟信号)和输入信号(例如声音信号)排他地输出输入的设备。例如，也存在输入输出端子207同时将输出信号和输入信号输出输入的情况。此外，输入输出信号共用线是指与输入输出端子207连接的线。

通过输出端子232，来自数字滤波器211的输出信号输入到DA转换器212。并且，DA转换器212将对来自数字滤波器211的输出信号进行了数字/模拟变换处理的模拟信号输出到放大电路213。放大电路213以规定的放大率将模拟信号放大，输出到差动放大器209的负输入端子。

差动放大电路209将来自输入输出端子207的声音信号输出到放大电路210。放大电路210以规定的放大率将声音信号放大，输出到AD转换器214。另外，来自放大电路206的模拟信号输入到差动放大电路209的正输入端子。并且，差动放大电路209将输入到正输入端子的来自放大电路206的模拟信号、与输入到负输入端 子的来自放大电路213的模拟信号的差进行放大并输出。

AD转换器214通过输入端子233，将对来自放大电路210的声音信号进行了模拟/数字变换处理的数字信号，输入到DSP202。输入到输入端子233的数字信号从输出端子234输出。通过输出端子234，来自DSP202的数字信号输入到DA转换器215。并且，DA转换器215输出对数字信号进行了数字/模拟变换处理的模拟信号。

CPU201总体控制回波防止电路。当例如输入用于将回波防止电路复位的复位信号时，为了在DSP202中执行后述的脉冲响应取得处理CPU201向DSP202输出的指示信号。进而，作为脉冲响应取得处理的初始动作，CPU201例如向DSP202输出另一个逻辑值“0”。此外，在本实施方式中，通过被输入复位信号，CPU201输出用于在DSP202中执行脉冲响应取得处理的指示信号，但是并不限定于此。例如，也可以进行设置，使得CPU201在检测出用于使回波防止电路、DSP202动作的电源接通时，向DSP202输出上述的指示信号。另外，也可以进行设置，使得CPU201在检测出模拟电路的电气性变化(例如放大电路210的输出的振幅变化)时，向DSP202输出上述的指示信号。

数字滤波器211的滤波系数

以下，参照图22及图23详细说明数字滤波器211的滤波系数。图22是表示图21所示的回波防止电路的路径I、J的图。另外，图23是表示路径I中包含耳麦18时的图。此外，耳麦18可与输入输出端子207连接。并且，从输入输出端子207输出的模拟信号输入到耳麦18时，耳麦18基于该模拟信号使振动板(未图示)振动，从而输出声音。另外，通过振动板捕获将耳麦18戴在耳朵上的人发出声音时的鼓膜的振动，从而，耳麦18生成模拟信号并输出。并且，从耳麦18输出的模拟信号，从输入输出端子207输入。

如上所述，有时来自放大电路206的模拟信号不仅从输入输出端子207输出，而且输入到差动放大电路209的正输入端子。也就是说，混合了来自放大电路206的模拟信号、与输入到输入输出端子207的信号的信号，输入到差动放大电路209的正输入端子。此外，输入到输入输出端子207的信号(第二输入信号)是指不仅包含声音信号，例如也包含电噪声信号、环境噪声等的信号，以下进行说明。并且，在这种情况下，产生该模拟信号的回波。或者，从输入输出端子207输入的声音信号和来自放大电路206的模拟信号被叠加而输入到差动放大电路209的正输入端子，从而产生回波。于是，为了防止该回波设定数字滤波器211的滤波系数。

于是，将从图22或图23的虚线所示的输出端子231到差动放大电路209的正输入端子的脉冲响应(传递函数)设为IR9(Z)。另外，将从图22或图23的虚线所示的输出端子232到差动放大电路209的负输入端子的脉冲响应(传递函数)设为IR10(Z)。另外，将从图22或图23的虚线所示的差动放大电路209中的正负输入端子的后级到输入端子233的脉冲响应(传递函数)设为W5(Z)。

现在，将数字滤波器211的滤波系数设为Q(Z)时，为了以输入到差动放大电路209的负输入端子的信号来抵消输入到正输入端子的信号，设定Q(Z)使得式子IR9(Z)＝IR10(Z)·Q(Z)成立。也就是说，进行设置，使Q(Z)为Q(Z)＝IR9(Z)/IR10(Z)即可。但是，DSP202可取得的脉冲响应(传递函数)是图22或图23的实线所示的路径I的脉冲响应(传递函数)IR9′(Z)(＝IR9(Z)·W5(Z))、与路径J的脉冲响应(传递函数)IR10′(Z)(＝-IR10(Z)·W5(Z))。此外，IR10(Z)相位翻转是因为输入到差动放大电路209的负输入端子的缘故。

这种情况下，可使在路径I传递的信号和在路径J传递的信号相互抵消的式子成为-IR9′(Z)＝IR10′(Z)·Q(Z)。也就是说， 可知将Q(Z)设为Q(Z)＝-IR9′(Z)/IR10′(Z)即可。也就是说，可通过将传递特性IR9′(Z)相位翻转后、加上IR10′(Z)的逆滤波器特性的特性，从而实现数字滤波器211特性。并且，通过这样设定数字滤波器211的滤波系数，从而能够在差动放大电路209中，以在路径J传递的信号来抵消在路径I传递的信号。其结果，可以防止数字信号输入到输入端子230时的上述回波。

并且，如图2 3所示，以连接了耳麦18的状态取得脉冲响应IR9′(Z)，将该IR9′(Z)相位翻转后、加上IR10′(Z)的逆滤波器特性的滤波系数设定到数字滤波器211，从而，可有效地进行与耳麦18的传递特性对应的回波防止。

进而，将连接的耳麦18插入到耳孔、或覆盖耳壳，从而以戴在耳朵上的状态取得脉冲响应IR9′(Z)，将该IR9′(Z)进行相位翻转后、加上IR10′(Z)的逆滤波器特性的滤波系数设定到数字滤波器211，从而，可有效地进行与耳麦18的传递特性及使用者耳中的传递特性对应的回波防止。

并且，为了将上述滤波系数设定到数字滤波器211，DSP202、数字滤波器211成为下述结构。

DSP202以及数字滤波器211的结构的详细说明

以下，参照图21～图26，详细叙述DSP202以及作为DSP202的构成要素的数字滤波器211的结构。图24的(a)是表示图22或者图23所示的路径I的脉冲响应IR9′(Z)的图。图24的(b)是表示图22或者图23所示的路径J的脉冲响应IR10′(Z)的图。图25是表示DSP202的结构的一部分的框图。详细而言，是表示用于根据脉冲响应IR9′(Z)、IR10′(Z)设定数字滤波器211的滤波系数的、DSP202的结构的一部分的框图。图26是表示作为数字滤波器211的一例示出的ARMA滤波器300的结构的框图。详细而言，ARMA滤波器300是具有在IR9′(Z)进行相位翻转后、加上IR10′ (Z)的逆滤波器特性的特性的滤波器的一例。此外，在本实施方式中，虽然应用ARMA滤波器，但并不限定于此。只要是能够设定上述滤波系数的数字滤波器即可。

DSP202如图25所示，具有脉冲响应保存存储器243、255、脉冲用存储器244、245、寄存器246、249、250、257、开关电路260A～260K、乘法电路258。

另外，ARMA滤波器300如图26所示，具有延迟电路235a1～235aN-1、乘法电路236a0～236aN-1、301b1～301bN-1、加法电路237a0～237aN-1、302b0～302bN-1、开关电路260L、260M。

来自CPU201的上述另一个逻辑值“0”被输入到寄存器249。

脉冲用存储器244、245分别由N个寄存器0～N-1构成。并且，在后述的脉冲响应取得处理中取得由图22或者图23的实线表示的路径I的脉冲响应IR9′(Z)时，例如一个逻辑值“1”被存储到脉冲用存储器245的寄存器0。并且，另一个逻辑值“0”被存储到脉冲用存储器245的其他寄存器1～N-1。另外，另一个逻辑值“0”被存储到寄存器246、脉冲用存储器244的寄存器0～N-1。

另外，在后述的脉冲响应取得处理中取得由图22或者图23的实线表示的路径J的脉冲响应IR10′(Z)时，例如一个逻辑值“1”被存储到脉冲用存储器244的寄存器0。并且，另一个逻辑值“0”被存储到脉冲用存储器244的其他寄存器1～N-1。另外，另一个逻辑值“0”被存储到寄存器246、脉冲用存储器24 5的寄存器0～N-1。

脉冲响应保存存储器243由N个寄存器0～N-1构成。DSP202将开关电路260F切换到输入端子233侧、将开关电路260G切换到该脉冲响应保存存储器243侧，从而，通过输入端子233，路径I中的每个采样周期单位的脉冲响应imp(0)～(N-1)(＝IR9′ (Z))被存储到脉冲响应保存存储器243的寄存器0～N-1。例如，首先通过输入端子233，脉冲响应imp(0)被存储到寄存器N-1。并且，其次的脉冲响应imp(1)被存储到寄存器N-1，而原先存储在寄存器N-1中的脉冲响应imp(0)被存储到寄存器N-2。并且，通过重复该处理，脉冲响应imp(0)～(N-1)(＝IR9′(Z))被存储到脉冲响应保存存储器243的寄存器0～N-1。此外，采样周期是指图24的(a)所示的各脉冲响应imp(0)～(N-1)间的时间间隔。另外，DSP202将开关电路260H从寄存器0依次切换到寄存器N-1，从而，根据存储在寄存器249中的另一个逻辑值“0”脉冲响应保存存储器243被清零。

另外，脉冲响应保存存储器255由N个寄存器0～N-1构成。DSP202将开关电路260F切换到输入端子233侧、将开关电路260G切换到该脉冲响应保存存储器255侧，从而，通过输入端子233，路径J中的每个采样周期单位的脉冲响应imp(0)～(N-1)(＝IR10′(Z))被存储到脉冲响应保存存储器255的寄存器0～N-1。此外，向脉冲响应保存存储器255的寄存器0～N-1的脉冲响应imp(0)～(N-1)的存储，与上述脉冲响应保存存储器243同样。另外，DSP202将开关电路260I从寄存器0依次切换到寄存器N-1，从而，根据存储在寄存器249中的另一个逻辑值“0”脉冲响应保存存储器255被清零。

来自脉冲响应保存存储器243的脉冲响应imp(0)～(N-1)被临时存储到寄存器250。另外，来自脉冲响应保存存储器255的脉冲响应imp(0)～(N-1)被临时存储到寄存器254。

为了通过乘法电路258对存储在脉冲响应保存存储器243中的脉冲响应imp(0)～(N-1)进行相位翻转，在寄存器257中预先存储表示-1的二进制数据。

乘法电路258将寄存器250的值和寄存器257的值进行乘法运 算的乘法运算结果输出到ARMA滤波器300。详细而言，DSP202从寄存器0依次切换开关电路260K，从而，来自脉冲响应保存存储器243的寄存器0～N-1的脉冲响应imp(0)～(N-1)被依次输入到寄存器250。并且，乘法电路2 58依次将寄存器250的值和寄存器257的值进行乘法运算，从而，脉冲响应imp(0)～(N-1)相位翻转的脉冲响应-imp(0)～(N-1)被输出到ARMA滤波器300。

延迟电路235a1～235aN-1，按采样的周期单位延迟并输出通过输入端子230输入的数字信号Xn。例如，延迟电路235a1将数字信号Xn进行1个采样周期相位延迟后的数字信号Xn-1输出到乘法电路236a1、301b1、延迟电路235a2。另外，延迟电路235aN-1将数字信号Xn-(N-1)输出到乘法电路236aN-1、301aN-1。

乘法电路301b1～301bN-1、减法电路302b0～302bN-1构成上述IR10′(Z)的逆滤波器。

乘法电路301b1～301bN-1分别被设定为：将保持在脉冲响应保存存储器255的寄存器1～N-1中的脉冲响应imp(1)～(N-1)作为乘法运算系数。详细而言，DSP202从寄存器1依次切换开关电路260J、从乘法电路301b1依次切换开关电路260M，从而，依次输入脉冲响应imp(1)～(N-1)，并设定乘法电路301b1～301bN-1的乘法运算系数。并且，乘法电路301b1～301bN-1，以对来自延迟电路235a1～235aN-1的数字信号Xn-1～Xn-(N-1)设定的乘法运算系数进行乘法运算，将乘法运算结果输出到减法电路302b1～302bN-1。

减法电路302b1～302bN-1，向图26箭头所示的方向输出对输入乘法电路301b1～301bN-1的数字信号进行减法运算的减法运算结果。另外，减法电路302b0对来自减法电路302b1的减法运算结果和通过输入端子230输入的数字信号进行减法运算。其结 果，减法电路302b0的减法运算结果如下：以乘法电路301b1～301bN-1的乘法运算结果，对通过输入端子230输入的数字信号进行减法运算后得到的值。

将乘法电路236a0～236aN-1分别设定为：将来自乘法电路258的相位翻转的脉冲响应-imp(0)～(N-1)作为乘法运算系数。详细而言，DSP202从乘法电路236a0依次切换开关电路260L，从而，依次输入相位被翻转的脉冲响应-imp(0)～(N-1)，设定乘法电路236a0～236aN-1的乘法运算系数。并且，乘法电路236a1～236aN-1，以对来自延迟电路235a1～235aN-1的数字信号Xn-1～Xn-(N-1)设定的乘法运算系数进行乘法运算，将乘法运算结果输出到加法电路237a1～237aN-1。另外，来自上述减法电路302b0的减法运算结果被输入到乘法电路236a0，将以乘法运算系数(-ipm(0))对该减法运算结果进行乘法运算的乘法运算结果输出到加法电路237a0。

加法电路237a1～237aN-1，向图26箭头所示的方向输出对输入乘法电路236a1～236aN-1的数字信号进行加法运算后的加法运算结果。另外，加法电路237a0对来自加法电路237a1的加法运算结果和来自乘法电路236a0的乘法运算结果进行加法运算。其结果，加法运算电路237a0的加法运算结果成为数字信号输入到输入端子230时的、通过被设定上述滤波系数的ARMA滤波器300进行了滤波处理的结果。

通过脉冲响应取得处理设定ARAM300的滤波系数

以下，参照图21～图27，说明回波防止电路、根据包含在该回波防止电路中的数字信号处理电路进行的脉冲响应取得处理、ARAM300的滤波系数设定的动作。此外，在本实施方式中，作为数字滤波器211的滤波系数设定的一例，利用上述ARMA滤波器300的乘法电路236a0～236aN-1、301b1～301bN-1的乘法运算 系数设定进行说明。图27是表示回波防止电路、包含在该回波防止电路中的数字信号处理电路的动作的一例的流程图。

例如，当输入用于复位回波防止电路的复位信号时，CPU201为了由DSP202执行脉冲响应取得处理将指示信号输出到DSP202。另外，作为脉冲响应取得处理的初始动作，CPU201将另一个逻辑值“0”输出到DSP202。输入到DSP202的另一个逻辑值“0”被输入到寄存器249。

DSP202判别是否输入了来自CPU201的上述指示信号(S301)。并且，当判别为输入了来自CPU201的指示信号时(S301“是”)，DSP202首先将开关电路260H依次切换到寄存器0～寄存器N-1。其结果，根据存储在寄存器249中的另一个逻辑值“0”，脉冲响应保存存储器243的寄存器0～寄存器N-1的内容被清零(S302)。以下，将存储到脉冲响应保存存储器243中的第i个脉冲响应表示为imp(i)(i＝0、…、N-1)进行说明。并且，为了取得存储在脉冲响应保存存储器243的寄存器N-1中的脉冲响应imp(0)设i＝0(S303)、设输入端子230为高阻抗，在此基础上，DSP202执行以下的处理。

DSP202为了取得图22或者图23所示的路径I的脉冲响应imp(0)，判别能否向该路径I输出来自输出端子231的脉冲(S304)。例如，通过判别是否是正在进行从输出端子231输出信号、正在向输入端子233输入信号的状态来进行由该DSP202进行的判别。因为假设在正在从输出端子231输出信号、正在向输入端子233输入信号的状态下输出脉冲时，有不能取得正确的脉冲响应imp(0)的可能性。

并且，当判别为能够进行向路径I的脉冲输出时(S304“是”)，DSP202判别是否为i＝0(S305)。由于在S303中i＝0，DSP202判别为i＝0(S305“是”)。并且，DSP202在脉冲用存储器245的 寄存器0中存储一个逻辑值“1”。另外，DSP202在脉冲用存储器245的其他的寄存器1～N-1、寄存器246、脉冲用存储器244的寄存器0～N-1中存储另一个逻辑值“0”。并且，DSP202将开关电路260C切换到脉冲用存储器245侧、将开关电路260A切换到脉冲用存储器244侧、将开关电路260E切换到寄存器246侧。并且，DSP202将开关电路260F切换到输入端子233侧、将开关电路260G切换到脉冲响应保存存储器243侧。其次，DSP202将开关电路260D、260B分别切换到寄存器0。其结果，从输出端子231输出根据存储在脉冲用存储器245的寄存器0中的一个逻辑值“1”的脉冲(S306)。从输出端子231输出的脉冲在路径I进行传递，输入到输入端子233(S307)。其结果，能够取得脉冲响应imp(0)(图24的(a)“imp(0)”)。并且，该脉冲响应imp(0)首先存储到脉冲响应保存存储器243的寄存器N-1。

其次，为了取得脉冲响应imp(1)，DSP202递增i，设i＝i+1＝1(S308)。并且，由于取得的脉冲响应还未达到imp(N-1)，DSP202判别为不是i≥N(S309“否”)，再次重复上述S304的处理。并且，由于在S308中成为i＝1≠0(S305“否”)，DSP202将开关电路260D、260B分别切换到寄存器1。其结果，不能从输出端子231输出脉冲(S310)。因此，在S306中对输出的脉冲进行1个采样周期相位延迟后的脉冲imp(1)被输入到输入端子233。并且，该脉冲响应imp(1)被存储到脉冲响应保存存储器243的寄存器N-1，原先存储在寄存器N-1中的脉冲响应imp(0)被存储到寄存器N-2。这样，通过重复从S304至S309的处理直到i≥N为止(S309“是”)，取得脉冲响应imp(0)～imp(N-1)(＝IR9′(Z))。其结果，脉冲响应imp(0)～imp(N-1)被存储到脉冲响应保存存储器243的寄存器0～N-1中。

其次，DSP202将开关电路260I依次切换到寄存器0～寄存器 N-1。其结果，根据存储在寄存器249中的另一个逻辑值“0”，脉冲响应保存存储器255的寄存器0～寄存器N-1被清零(S311)。以下，将存储在脉冲响应保存存储器255中的第j个脉冲响应表示为imp(j)(j＝0、…、N-1)进行说明。并且，为了取得存储在脉冲响应保存存储器255的寄存器N-1中的脉冲响应imp(0)设j＝0(S312)，DSP202执行以下的处理。

DSP202为了取得图22或者图23所示的路径J的脉冲响应imp(0)，判别是否能够进行向该路径J的脉冲输出(S313)。该DSP202进行的判别与上述S304同样。

并且，当判别为能够进行向路径J的脉冲输出时(S313“是”)，DSP202判别是否为j＝0(S314)。由于在S312中是j＝0，因此DSP202判别为j＝0(S314“是”)。并且，DSP202在脉冲用存储器244的寄存器0中存储一个逻辑值“1”。另外，DSP202在脉冲用存储器244的其他的寄存器1～N-1、寄存器246、脉冲用存储器245的寄存器0～N～1中存储另一个逻辑值“0”。并且，DSP202将开关电路260G切换到脉冲响应保存存储器255侧。其次，DSP202将开关电路260D、260B分别切换到寄存器0。其结果，从输出端子232输出根据存储在脉冲用存储器244的寄存器0中的一个逻辑值“1”的脉冲(S315)。从输出端子232输出的脉冲在路径J传递，输入到输入端子233(S316)。其结果，能够取得脉冲响应imp(0)(图24的(b)“imp(0)”)。并且，该脉冲响应imp(0)首先被存储到脉冲响应保存存储器255的寄存器N-1。

其次，为了取得脉冲响应imp(1)，DSP202递增j，使j＝j+1＝1(S317)。并且，由于取得的脉冲响应还未达到imp(N-1)，DSP202判别为不是j≥N(S318“否”)，再次重复上述S313的处理。并且，由于在S317中成为j＝1≠0(S314“否”)，DSP202将开关电路260D、260B分别切换到寄存器1。其结果，不能从输出 端子232输出脉冲(S319)。因此，在S315中对输出的脉冲进行1个采样周期相位延迟后的脉冲imp(1)被输入到输入端子233。并且，该脉冲响应imp(1)被存储到脉冲响应保存存储器255的寄存器N-1，原先存储在寄存器N-1中的脉冲响应imp(0)被存储到寄存器N-2。这样，重复从S313至S318的处理直到j≥N为止(S318“是”)，从而取得脉冲响应imp(0)～imp(N-1)(＝IR10′(Z))。其结果，脉冲响应imp(0)～imp(N-1)被存储到脉冲响应保存存储器255的寄存器0～N-1。

为了使存储在脉冲响应保存存储器243的寄存器0～N-1中的脉冲响应imp(0)～imp(N-1)进行相位翻转，DSP202从寄存器0依次切换开关电路260K。其结果，通过寄存器250，来自脉冲响应保存存储器243的寄存器0～N-1的脉冲响应imp(0)～imp(N-1)被依次输入到乘法电路258。乘法电路258，将寄存器250的值和寄存器257的值依次进行乘法运算的乘法运算结果，输出到ARMA滤波器300。其结果，从乘法电路258向ARMA滤波器300依次输出脉冲响应imp(0)～(N-1)相位被翻转后的脉冲响应-imp(0)～(N-1)。

并且，为了将来自乘法电路2 58的脉冲响应-imp(0)～(N-1)设定为乘法电路236a0～236aN-1的乘法运算系数DSP202进行以下的处理。首先，为了将来自乘法电路258的脉冲响应-imp(0)设定为乘法电路260a0的乘法运算系数，设i＝0(S320)，DSP202将开关电路260L切换到乘法电路236a0侧。其结果，脉冲响应-imp(0)被设定为乘法电路236a0的乘法运算系数(S321)。其次，DSP202为了将来自乘法电路258的脉冲响应-imp(1)设定为乘法电路260a1的乘法运算系数递增i，设i＝i+1＝1(S322)。并且，由于乘法运算系数尚未设定到乘法电路236aN-1，DSP202判别为不是i≥N(S323“否”)，将开关电路260L切换到乘法电路236a1 侧。其结果，脉冲响应-imp(1)被设定为乘法电路236a1的乘法运算系数(S321)。这样重复从S321至S323的处理直到i≥N为止(S323“是”)，从而，来自乘法电路258的脉冲响应-imp(0)～(N-1)被设定为乘法电路236a0～236aN-1的乘法运算系数。

另外，为了使存储在脉冲响应保存存储器255的寄存器1～N-1中的脉冲响应imp(1)～(N-1)输出到ARMA滤波器300，DSP202从寄存器1依次切换开关电路260J。其结果，来自脉冲响应保存存储器255的寄存器1～N-1的脉冲响应imp(1)～(N-1)被依次输出到ARMA滤波器300。

并且，为了将来自脉冲响应保存存储器255的脉冲响应imp(1)～(N-1)设定为乘法电路301b1～301bN-1的乘法运算系数，DSP202进行以下的处理。首先，为了将来自脉冲响应保存存储器255的脉冲响应imp(1)设定为乘法电路301b1的乘法运算系数设j＝1(S324)，DSP202将开关电路260M切换到乘法电路301b1侧。其结果，脉冲响应imp(1)被设定为乘法电路301b1的乘法运算系数(S325)。其次，DSP202为了将来自脉冲响应保存存储器255的脉冲响应imp(2)设定为乘法电路301b2的乘法运算系数递增j，使j＝j+1＝1(S326)。并且，由于乘法运算系数尚未设定到乘法电路301bN-1，DSP202判别为不是j≥N(S327“否”)，将开关电路260M切换到乘法电路301b2侧。其结果，脉冲响应imp(2)被设定为乘法电路301b2的乘法运算系数(S325)。这样重复从S325至S327的处理直到j≥N为止(S327“是”)，从而，来自脉冲响应保存存储器255的脉冲响应imp(1)～(N-1)被设定为乘法电路301b1～301bN-1的乘法运算系数。

此外，根据上述实施方式，利用硬件(例如开关电路260等)说明了上述处理，但是并不限定于此。例如，也可以将上述处理作为程序数据预先存储到ROM等中，由DSP202所具备的处理器 读出该程序数据进行处理。

第7实施方式

回波防止电路、数字信号处理电路的结构例

以下，参照图22、图28～图32说明第7实施方式。此外，本实施方式示出了基于在上述第6实施方式中取得的脉冲响应IR9′(Z)、IR10′(Z)的、关于数字滤波器211的滤波系数设定的另一个方式。并且，在本实施方式中，说明作为数字滤波器211的一例使用了FIR滤波器303时的滤波系数设定。在本实施方式中，对于与第6实施方式相同的构成要素标记相同号码并省略说明。

图28是表示使用FIR滤波器303时的回波防止电路、包含在该回波防止电路中的数字信号处理电路(DSP202)的一例的框图。图29是表示用于根据脉冲响应IR9′(Z)、IR10′(Z)对FIR滤波器303的滤波系数进行设定的DSP295的一例的框图。图30是图29所示的ADF284的详图。图31是表示DSP202结构的一部分的框图。图32是表示FIR滤波器303其他的一例的图。此外，在本实施方式中，虽然将DSP295与DSP202分开设置，进行用于设定FIR滤波器303的滤波系数的处理，但并不限定于此。例如，也可以设置成在DSP202的内部进行DSP295的后述处理。

DSP295具有白噪声生成电路287、输入端子296、297、FIR滤波器285、286、减法电路288、ADF284、输出端子298。

白噪声生成电路287生成全频带水平大致固定的白噪声。例如，白噪声生成电路287根据线性反馈寄存方式，生成作为白噪声的M(Maximum length sequence(最大长度序列)的首字母)系列随机数。此外，关于该M系列随机数的生成，可以使用例如日本特开平5-241795等公知技术。另外，在本实施方式中利用了白噪声但并不限定于此。只要是没有周期性的噪声即可，也可以例如利用有色噪声。并且，白噪声生成电路287将生成的M系列随 机数L(N)(N是样本数，与FIR滤波器285、286的接头数数目相同)输出到FIR滤波器285、286。

FIR滤波器285从寄存器0依次切换开关电路260N，从而，通过输入端子296，依次输入存储在寄存器0～N-1中的路径J的脉冲响应imp(0)～(N-1)(＝IR10′(Z))。其结果，设定路径J的脉冲响应imp(0)～(N-1)作为FIR滤波器285的滤波系数。并且，FIR滤波器285根据设定的滤波系数，对来自白噪声生成电路287的M系列随机数L(N)执行卷积运算，输出到ADF284。此外，在本实施方式中，以下将来自FIR滤波器285的输出信号表示为参照信号Xt(＝{Xt(0)、…、Xt(N-1)}，将第i个表示为Xt(i))进行说明。

另外，从寄存器0依次切换开关电路260K，从而，通过输入端子297，存储在脉冲响应保存存储器243的寄存器0～N-1中的路径I的脉冲响应imp(0)～(N-1)(＝IR9′(Z))被依次输入到FIR滤波器286。其结果，设定路径I的脉冲响应imp(0)～(N-1)作为FIR滤波器286的滤波系数。并且，FIR滤波器286根据设定的滤波系数，对来自白噪声生成电路287的M系列随机数L(N)执行卷积运算，输出到减法电路288。此外，在本实施方式中，以下将根据FIR滤波器286的卷积运算结果表示为Yt进行说明。此外，上述的FIR滤波器285、286能够使用公知的FIR滤波器。

来自FIR滤波器286的Yt被输入到减法电路288的正输入端子。另外，来自后述的ADF284的输出信号Y′t被输入到减法电路288的负输入端子。并且，减法电路288对来自FIR滤波器286的Yt和来自ADF288的Y′t进行减法运算并输出。以下，将来自减法电路288的输出信号表示为误差信号Et进行说明。

ADF284如图30点划线内所示，具有参照信号输入输出部289、滤波系数部290、乘法部291、滤波系数更新部292、加法部 293、寄存器294、开关电路260Q～260U。

来自FIR滤波器285的参照信号Xt被输入到参照信号输入输出部289，保持该参照信号Xt。并且，参照信号输入输出部289，对乘法部291、滤波系数更新部292输出参照信号Xt。

滤波系数部290由N个寄存器0～N-1构成。并且，将开关电路260Q、260R切换到滤波系数更新部292侧、将开关电路260S切换到乘法部291侧、从寄存器0依次切换开关电路260T，从而，来自该滤波系数更新部292的滤波系数被依次输入到滤波系数部290的寄存器0～N-1。寄存器0～N-1保持依次输入的滤波系数。并且，滤波系数部290，将开关电路260R切换到乘法部291侧、从寄存器0依次切换开关电路260T，从而，将寄存器0～N-1的滤波系数依次输出到乘法部291。另外，滤波系数部290从寄存器0依次切换开关电路260U，从而，将寄存器0～N-1的滤波系数依次输出到滤波系数更新部292。此外，在本实施方式中，将滤波系数部290的滤波系数表示为Ht(＝{Ht(0)、…、Ht(N-1)}，将第i个表示为Ht(i))，设在寄存器0～N-1中保持有滤波系数Ht(0)～Ht(N-1)，进行说明。

乘法电路291，将来自参照信号输入输出部289的参照信号Xt和来自滤波系数部290的滤波系数Ht依次进行乘法运算的乘法运算结果，输出到加法部293。

加法部293将来自乘法部291的输出信号依次进行加法运算的结果输出到减法电路288。此外，来自该加法部293的输出信号为上述的Y′t。

来自减法电路288的误差信号Et被输入到滤波系数更新部292。并且，滤波系数更新部292根据误差信号Et、参照信号Xt、滤波系数Ht，由后述的例如LMS算法、NLMS算法等算出滤波系数Ht+1(＝{Ht+1(0)、…、Ht+1(N-1)}，将第i个表示为 Ht+1(i))，输出到滤波系数部290。此外，为了使来自减法电路288的误差信号Et的平均值小于等于固定值，算出根据该滤波系数更新部292的滤波系数。此外，该固定值是指如下决定的值：当例如误差信号的平均值小于等于固定值时，人由从DA转换器215(图22)输出的模拟信号而发生的声音听不到回波。

来自DSP295的例如另一个逻辑值“0”的逻辑值被输入到寄存器294，保持该另一个逻辑值“0”。

DSP202除了在第6实施方式中示出的结构外，如图28、图31所示具有FIR滤波器303、滤波系数保存存储器247、寄存器248、开关电路260N、260P～260R。

另外，FIR滤波器303具有如图31点划线内所示的数字信号用存储器242(虚线)、乘法电路251、ADD252、ACC253、开关电路260O。

来自CPU201的上述另一个逻辑值“0”被输入到寄存器248。

滤波系数保存存储器247由N个地址0～N-1构成。并且，从地址0依次切换开关电路260Q，从而，来自ADF284的滤波系数(Ht(0)、…、Ht(N-1))被依次存储到滤波系数保存存储器247的地址0～N-1中。详细而言，在从寄存器0依次切换上述ADF284的开关电路260T的同时，从地址0依次切换开关电路260Q，从而，从地址0依次存储滤波系数(Ht(0)、…、Ht(N-1))。

数字信号用存储器242由N个寄存器0～N-1构成。并且，通过输入端子230，来自AD转换器203(图22)的数字信号被依次输入到数字信号用存储器242。并且，通过将数字信号依次输入到寄存器0～N-1中，数字信号每次被延迟1个采样周期单位。例如设数字信号为Xn时，寄存器0将使Xn进行了1个采样周期延迟的Xn-1输出到寄存器1。另外，DSP202将开关电路260R从寄存器0依次切换到寄存器N-1，从而，数字信号用存储器242根据存储在 寄存器248中的另一个逻辑值“0”被清零。

DSP202分别从寄存器0、地址0依次切换开关电路260O、260P，从而，来自数字信号用存储器242的数字信号(Xn、…、Xn-(N-1))和来自滤波系数保存存储器247的滤波系数(Ht(0)、…、Ht(N-1))被依次输入到乘法电路251。并且，乘法电路251，将数字信号(Xn、…、Xn-(N-1))和滤波系数(Ht(0)、…、Ht(N-1))依次进行乘法运算的乘法运算结果，输出到ADD252。例如，乘法电路251，将来自数字信号用存储器242的Xn、和来自滤波系数保存存储器247的滤波系数Ht(0)进行乘法运算的乘法运算结果，输出到ADD252。其次，乘法电路251，将来自数字信号用存储器242的Xn-1、和来自滤波系数保存存储器247的滤波系数Ht(1)进行乘法运算的乘法运算结果，输出到ADD252。并且，通过重复该处理，数字信号(Xn、…、Xn-(N-1))和滤波系数Ht(＝{Ht(0)、…、Ht(N-1)}被依次进行乘法运算。

来自ADD252的加法运算结果被输入到ACC253，保持该加法运算结果。ADD252，将来自乘法电路251的乘法运算结果、和存储在ACC253中的上次的ADD252的加法运算结果进行加法运算的结果，输出到ACC253。其结果，(Xn·Ht(0)+…+(Xn-(N-1))·(Ht(N-1)))被存储到ACC253。其结果，FIR滤波器303根据存储在滤波系数保存存储器247中的滤波系数，对数字信号执行卷积运算处理。并且，FIR滤波器303将执行了卷积运算处理的数字信号输出到输出端子232。

并且，通过这样设定FIR滤波器303的滤波系数，在差动放大电路209中，能够由在路径J传递的信号抵消在路径I传递的信号。其结果，能够防止数字信号被输入到输入端子230时的上述回波。

此外，在本实施方式中，虽然以上述结构叙述FIR滤波器303， 但是并不限定于此。例如，也可以是图32所示的结构。此时，也可以设置与数字信号用存储器242对应的延迟电路335a1～335aN-1、与乘法电路251对应的乘法电路336a0～336aN-1、与ADD252、ACC253对应的加法电路337。以下，说明以图26所示的结构设置FIR滤波器303的情况。如在该图中所示，FIR滤波器303具备级联连接的N-1个延迟电路335a1～335aN-1、对输入的数字信号分别进行乘法运算的N个乘法电路336a0～336aN-1、合计来自乘法电路336a0～336aN-1的输出的加法电路337。

延迟电路335a1～335aN-1，按采样的周期单位延迟并输出通过输入端子230输入的数字信号Xn。例如，延迟电路335a1输出使数字信号Xn进行1个采样周期相位延迟后的数字信号Xn-1，延迟电路335aN-1输出数字信号Xn-(N-1)。

乘法电路336a0～336aN-1通过依次切换开关电路260P、260N，分别设定存储在滤波系数保存存储器247中的滤波系数(Ht(0)、…、Ht(N-1))作为乘法运算系数。并且，乘法电路336a0～336aN-1输出以被设定的乘法运算系数对输入的数字信号进行乘法运算的乘法运算结果。

乘法电路337合计来自乘法电路336a0～336aN-1的输出信号。其结果，能够执行与上述FIR滤波器303同样的卷积运算。

FIR滤波器303的滤波系数设定

参照图28～图33，说明用于设定FIR滤波器303的滤波系数的处理动作的一例。图33是表示对FIR滤波器303的滤波系数进行设定的处理动作的一例的流程图。

DSP295例如根据来自CPU201的指示信号，为了首先使滤波系数部290的滤波系数清零将另一个逻辑值“0”输入到寄存器294。并且，DSP295将开关电路260S切换到寄存器294侧，从寄存器0依次切换开关电路260T。其结果，根据保持在寄存器294中 的另一个逻辑值“0”，滤波系数部290的寄存器0～N-1被清零(S401)。

并且，DSP295将通过输入端子296输入的、来自脉冲响应保存存储器255的路径J的脉冲响应imp(0)～(N-1)(＝IR10′(Z))设定为FIR滤波器285的滤波系数(S402)。另外，DSP295将通过输入端子297输入的、来自脉冲响应保存存储器243的路径I的脉冲响应imp(0)～(N-1)(＝IR9′(Z))设定为FIR滤波器286的滤波系数(S403)。

白噪声生成电路287根据例如线性反馈寄存器方式，生成作为白噪声的M系列随机数L(N)，输出到FIR滤波器285、FIR滤波器286(S404)。

FIR滤波器285根据设定的滤波系数，对来自白噪声生成电路287的M系列随机数L(N)执行卷积运算，将作为运算结果的参照信号Xt(＝{Xt(0)、…、Xt(N-1)})输出到ADF284(S405)。

另外，FIR滤波器286根据设定的滤波系数，对来自白噪声生成电路287的M系列随机数L(N)执行卷积运算，将作为运算结果的Yt输出到减法电路288的正输入端子(S406)。

DSP295为了生成输入到减法电路288的负输入端子中的Y′t进行以下处理。DSP295，首先设为i＝0(S407)，将开关电路260R、260S切换到乘法电路291侧，将开关电路260T切换到寄存器0侧。并且，DSP295使参照信号输入输出部289的Xt(0)和滤波系数部290的Ht(0)分别输出到乘法部291。乘法部291对Xt(0)和Ht(0)进行乘法运算(S408)，将乘法运算结果Xt(0)·Ht(0)输出到加法部293。

其次，DSP295递增i、设i＝i+1＝1(S409)。并且，由于乘法部291的乘法运算结果没有到达Xt(N-1)·Ht(N-1)，DSP295判别为不是i≥N(S410“否”)。并且，DSP295将开关电路260T 切换到寄存器1侧，输出滤波系数部290的Ht(1)，并且，使参照信号输入输出部289的Xt(1)分别输出到乘法部291。乘法部291对Xt(1)和Ht(1)进行乘法运算(S408)，将乘法运算结果Xt(1)·Ht(1)输出到加法部293。这样，重复从S408至S410的处理直到i≥N为止(S410“是”)，从而，乘法部291的乘法运算结果Xt(0)·Ht(0)…Xt(N-1)·Ht(N-1)被依次输出到加法部293。加法部293对来自乘法部291的乘法运算结果依次进行加法运算(S411)，从而，加法部293的加法运算结果成为Y′t(＝Xt(0)·Ht(0)+…+Xt(N-1)·Ht(N-1))。并且，从加法部293向减法电路288的负输入端子输出Y′t。

减法电路288对输入到正输入端子的Yt、和输入到负输入端子的Y′t进行减法运算(S412)，将作为减法运算结果的误差Et输出到滤波系数更新部292。

并且，滤波系数更新部292，为了算出基于误差信号Et的滤波系数执行以下处理。首先，滤波系数更新部292，为了算出Ht+1(0)设i＝0(S413)。Ht+1(0)，设作为规定常数的步进增益为α、参照信号Xt的平均数(也就是说平方和)为‖Xt‖²时，成为Ht+1(0)＝Ht(0)+(α·Et·Xt(0))/‖Xt‖²。因此，滤波系数更新部292根据来自参照信号输入输出部289的Xt(0)、来自滤波系数部290的Ht(0)、来自减法电路288的Et，运算上式，从而算出Ht+1(0)(S414)。其次，滤波系数更新部292，为了算出Ht+1(1)递增i，设i＝i+1＝1(S415)。并且，由于算出的滤波系数没有到达Ht+1(N-1)，滤波系数更新部292判别为不是i≥N(S416“否”)。与上述同样，Ht+1(1)由Ht+1(1)＝Ht(1)+(α·Et·Xt(1))/‖Xt‖²算出。这样，重复从S414至S416的处理直到i≥N为止(S416“是”)，从而算出Ht+1(N)(＝{Ht+1(0)、…、Ht+1(N-1)})。其次，DSP295判别误差信号Et的平均值是否小于固定值(S417)。并且， DSP295判别为误差信号Et的平均值不是小于固定值时(S417“否”)，再次重复上述的S404之后的处理。

这样，在来自减法电路288的误差信号Et的平均值不是小于固定值的情况下，算出基于该误差信号Et的滤波系数Ht+1。并且，通过重复该处理，在路径J的脉冲响应被设定为FIR滤波器285的滤波系数、路径I的脉冲响应被设定为FIR滤波器286的滤波系数的状态下，能够使M系列随机数L(N)从白噪声生成电路287输入到FIR滤波器285、286时的、来自减法电路288的误差信号Et为小于固定值。并且，可知误差信号Et小于固定值时的滤波系数Ht+1(N)是如下的滤波系数：能够使在路径I传递的信号和在路径J传递的信号相互抵消。也就是说，能够防止回波。

并且，DSP295在判定为误差信号Et的平均值是小于固定值时(S417“是”)，为了更新滤波系数部290的滤波系数执行以下处理。DSP295，首先为了将滤波系数部290的寄存器0的滤波系数H(0)更新为Ht+1(0)设i＝0(S418)。并且，DSP295将开关电路260R切换到滤波系数更新部292侧，将开关电路260T切换到寄存器0侧。其结果，保持在滤波系数部290的寄存器0中的滤波系数Ht(0)被更新为Ht+1(0)(S419)。其次，DSP295为了将Ht(1)更新为Ht+1(1)递增i，设i＝i+1＝1(S420)。并且，由于寄存器N-1的滤波系数Ht(N-1)还没有被更新为Ht+1(N-1)，DSP295判别为不是i≥N(S421“否”)。并且，通过将开关电路260T切换到寄存器1侧，将如上所述保持在寄存器1中的滤波系数Ht(1)更新为Ht+1(1)(S419)。这样，重复从S419至S421的处理直到i≥N为止(S421“是”)，从而，滤波系数部290的寄存器0～N-1的滤波系数Ht(＝{Ht(0)、…、Ht(N-1)})被更新为Ht+1(N)(＝{Ht+1(0)、…、Ht+1(N-1)}。

并且，DSP295将开关电路260Q切换到输出端子298侧，从寄 存器0侧依次切换开关电路260T，从而，能够通过输出端子298，将滤波系数部290的滤波系数Ht(＝{Ht(0)、…、Ht(N-1)}输出到滤波系数保存存储器247。并且，DSP202从地址0依次切换开关电路260Q，从而，能够将滤波系数部290的滤波系数Ht(＝{Ht(0)、…、Ht(N-1)}设定为FIR滤波器303的滤波系数。

此外，更新上述滤波系数部290的滤波系数H(N)的算法并不限定于此。如上所述能够利用作为LMS算法、NLMS算法等公知技术的推测算法。另外，也可以通过例如日本特开2002-246880号中所述的处理来更新滤波系数部290的滤波系数H(N)。

此外，根据上述实施方式，使用硬件(例如减法电路288、乘法部291等)说明了上述处理，但是并不限定于此。例如，也可以将上述处理作为程序数据预先存储到ROM等中，由DSP202所具备的处理器读出并处理该程序数据。

第8实施方式

回波防止电路、数字信号处理电路的结构例

图34是表示第8实施方式的图。图34是表示回波防止电路、包含在该回波防止电路中的数字信号处理电路的一例的框图。此外，在图34所示的回波防止电路中，对于与上述的第6、第7实施方式相同的构成要素，标记相同号码而省略说明。

回波防止电路具有CPU201、DSP202、AD转换器203、DA转换器205、放大电路206、输入输出端子207、加法电路263、放大电路210、AD转换器214、DA转换器215、DA转换器212、翻转放大电路261、增益相位调整电路(G/P)275。

也就是说，本实施方式代替第6、第7实施方式中的差动放大电路209、放大电路213，设置了翻转放大电路261、增益相位调整电路275、加法电路263。此外，在本实施方式中也将CPU201作为构成要素，但是也可以不将CPU201作为构成要素。

并且，DSP202具有输入端子230、输出端子231、数字滤波器211、输出端子232、输入端子233、输出端子234。

翻转放大电路261以规定的放大率翻转放大来自DA转换器212的模拟信号，输出到增益相位调整电路275。

增益相位调整电路275，对来自翻转放大电路261的模拟信号执行增益以及相位的调整，输出到加法电路263。此外，由于使数字信号输入到输入端子230时的后述的加法电路263的输出为零，因此，为了生成与来自放大电路206的模拟信号相位翻转的模拟信号，由根据该增益相位调整电路275进行模拟信号的增益以及相位的调整。

来自放大电路206的模拟信号被输入到加法电路263。并且，加法电路263，将来自放大电路206的模拟信号、和来自增益相位调整电路275的模拟信号进行加法运算的加法运算结果，输出到放大电路210。另外，加法电路263将来自输入输出端子207的声音信号输出到放大电路210。

数字滤波器211的滤波系数

参照图35以及图36，详细叙述数字滤波器211的滤波系数。图35是表示图34所示的回波防止电路的路径K、L的图。另外，图36是表示耳麦18包含在路径K的情况的图。

如上所述，有时来自放大电路206的模拟信号不仅从输入输出端子207输出，而且被输入到加法电路263。此时，发生该模拟信号的回波。或者，从输入输出端子207输入的声音信号和来自放大电路206的模拟信号被叠加而输入到加法电路263，从而发生回波。于是，为了防止该回波设定数字滤波器211的滤波系数。

于是，将从图35或者图36的虚线所示的输出端子231到加法电路263的输入端子的脉冲响应(传递函数)设为IR11(Z)。另外，将从图35或者图36的点划线所示的输出端子232到翻转放大 电路261的输入的脉冲响应(传递函数)设为IR12_1(Z)。另外，将从图35或者图36的双点划线所示的翻转放大电路261的输入到加法电路263的输入端子的脉冲响应(传递函数)设为IR12_2(Z)。并且，设IR12(Z)＝-IR12_1(Z)·IR12_2(Z)。另外，将从图35或者图36的虚线所示的加法电路263中的各输入端子的后级到输入端子233的脉冲响应(传递函数)设为W6(Z)。

现在，设数字滤波器211的滤波系数为Q(Z)的情况下，在加法电路263中，为了以来自增益相位调整电路275的信号抵消来自放大电路206的信号，设置Q(Z)使得IR11(Z)＝IR12(Z)·Q(Z)的式子成立。也就是说，Q(Z)设置为Q(Z)＝IR11(Z)/IR12(Z)即可。然而，DSP202能够取得的脉冲响应是由图3 5或者图3 6的实线所示的路径K的脉冲响应(传递函数)IR11′(Z)(＝IR11(Z)·W6(Z))、和路径L的脉冲响应(传递函数)IR12′(Z)(＝-IR12_1(Z)·IR12_2(Z)·W6(Z))。此外，IR12_1(Z)相位被翻转是由于在翻转放大电路261中被翻转的缘故。

此时，能够使在路径K传递的信号和在路径L传递的信号相互抵消的式子成为-IR11′(Z)＝IR12′(Z)·Q(Z)。也就是说，可知将Q(Z)设置为Q(Z)＝-IR11′(Z)/IR12′(Z)即可。也就是说，通过设为将传递特性IR11′(Z)相位翻转后、加上IR12′(Z)的逆滤波器特性的特性，从而能够实现数字滤波器211的特性。并且，通过这样设定数字滤波器211的滤波系数，能够在加法电路263中，以在路径L传递的信号抵消在路径K传递的信号。其结果，能够防止数字信号被输入到输入端子230时的上述回波。

并且，如图36所示，以耳麦18被连接的状态取得脉冲响应IR11′(Z)，将该IR11′(Z)相位翻转后、加上IR12′(Z)的逆滤波器特性得到的滤波系数设定到数字滤波器211，从而，能够有效地进行与耳麦18的传递特性对应的回波防止。

并且，将连接的耳麦18插入到耳孔、或覆盖耳壳，从而，以戴在耳朵上的状态取得脉冲响应IR11′(Z)，将该IR11′(Z)相位翻转后、加上IR12′(Z)的逆滤波器特性的滤波系数设定到数字滤波器211，从而，能够有效地进行与耳麦18的传递特性以及使用者耳中的传递特性对应的回波防止。

此外，将该数字滤波器211的特性设为将传递特性IR11′(Z)相位翻转后、加上IR12′(Z)的逆滤波器特性的特性的处理，能够通过进行与第6实施方式同样的处理来实现。

另外，将路径K的脉冲响应IR11′(Z)设定为FIR滤波器286(图29)的滤波系数、将路径L的脉冲响应IR12′(Z)设定为FIR滤波器285(图29)的滤波系数，进行与第7实施方式同样的处理，从而，也能够设定数字滤波器211的滤波系数。

第9实施方式

回波防止电路、数字信号处理电路的结构例

图37是表示第9实施方式的图。图37是表示回波防止电路、包含在该回波防止电路中的数字信号处理电路(DSP264)的一例的框图。此外，在图37所示的回波防止电路中，对于与上述第6、第7实施方式相同的构成要素，标记相同号码而省略说明。

回波防止电路具有CPU201、DSP264、放大电路206、输入输出端子207、差动放大电路209、放大电路210、放大电路213。此外，在本实施方式中也将CPU201作为构成要素，但是也可以不将CPU201作为构成要素。

并且，DSP264具有输入端子265、AD转换器266、DA转换器267、输出端子268、输入端子269、AD转换器270、DA转换器271、输出端子272、数字滤波器211、DA转换器273、输出端子274。

也就是说，本实施方式成为如下结构：第6、第7实施方式中 的AD转换器203、214、DA转换器205、212、215被设置在DSP264内部。

通过输入端子265，例如声音信号被输入到AD转换器266。并且，AD转换器266，将对声音信号进行了模拟/数字变换处理的数字信号输出到DA转换器267、数字滤波器211。

数字滤波器211根据该数字滤波器211的滤波系数，对数字信号执行滤波处理，输出到DA转换器273。

DA转换器267通过输出端子268，输出对数字信号进行了数字/模拟变换处理的模拟信号。其结果，来自DA转换器267的模拟信号被输入到放大电路206。

DA转换器273通过输出端子274，输出对来自数字滤波器211的数字信号进行了数字/模拟变换处理的模拟信号。其结果，来自DA转换器273的模拟信号被输入到放大电路213。

通过输入端子269，来自放大电路210的声音信号被输入到AD转换器270。并且，AD转换器270，将对声音信号进行了模拟/数字变换处理的数字信号输出到DA转换器271。

DA转换器271通过输出端子272，输出对数字信号进行了数字/模拟变换处理的模拟信号。

数字滤波器211的滤波系数

参照图38以及图39，详细叙述数字滤波器211的滤波系数。图38是表示图37所示的回波防止电路的路径M、N的图。另外，图39是表示在路径M中包含耳麦18时的图。

如上所述，有时来自放大电路206的模拟信号不仅从输入输出端子207输出，而且还被输入到差动放大电路209的正输入端子。此时，发生该模拟信号的回波。或者，从输入输出端子207输入的声音信号、和来自放大电路206的模拟信号被叠加而输入到差动放大电路209的正输入端子，从而发生回波。于是，为了防止该回波 设定数字滤波器211的滤波系数。

于是，设从图38或者图39的虚线所示的DA转换器267的输入到差动放大电路209的正输入端子的脉冲响应(传递函数)为IR13(Z)。另外，设从图38或者图39的虚线所示的DA转换器273的输入到差动放大电路209的负输入端子的脉冲响应(传递函数)为IR14(Z)。另外，设从图38或者图39的虚线所示的差动放大电路209的正负输入端子的后级到AD转换器270的输出的脉冲响应(传递函数)为W7(Z)。

现在，设数字滤波器211的滤波系数为Q(Z)的情况下，在差动放大电路209中，为了以来自放大电路213的信号抵消来自放大电路206的信号，设置Q(Z)使得IR13(Z)＝IR14(Z)·Q(Z)的式子成立。也就是说，Q(Z)设置为Q(Z)＝IR13(Z)/IR14(Z)即可。然而，DSP264能够取得的脉冲响应是由图38或者图39的实线所示的路径M的脉冲响应(传递函数)IR13′(Z)(＝IR13(Z)·W7(Z))、和路径N的脉冲响应(传递函数)IR14′(Z)(＝-IR14(Z)·W7(Z))。此外，IR14(Z)相位被翻转是因为被输入到差动放大电路209的负输入端子的缘故。

此时，能够使在路径M传递的信号和在路径N传递的信号相互抵消的式子成为-IR13′(Z)＝IR14′(Z)·Q(Z)。也就是说，可知将Q(Z)设置为Q(Z)＝-IR13′(Z)/IR14′(Z)即可。也就是说，通过设为将传递特性IR13′(Z)相位翻转后、加上IR14′(Z)的逆滤波器特性的特性，从而能够实现数字滤波器211的特性。并且，通过这样设定数字滤波器211的滤波系数，能够在差动放大电路209中，以在路径N传递的信号抵消在路径M传递的信号。其结果，能够防止声音信号被输入到输入端子265时的上述回波。

并且，如图39所示，以耳麦18被连接的状态取得脉冲响应IR13′(Z)，将该IR13′(Z)相位翻转后、加上IR14′(Z)的逆滤 波器特性得到的滤波系数设定到数字滤波器211，从而，能够有效地进行与耳麦18的传递特性对应的回波防止。

并且，将连接的耳麦18插入到耳孔、或覆盖耳壳，从而，以戴在耳朵上的状态取得脉冲响应IR13′(Z)，将该IR13′(Z)相位翻转后、加上IR14′(Z)的逆滤波器特性得到的滤波系数设定到数字滤波器211，从而能够有效地进行与耳麦18的传递特性以及使用者耳中的传递特性对应的回波防止。

此外，将该数字滤波器211的特性设为将传递特性IR13′(Z)相位翻转后、加上IR14′(Z)的逆滤波器特性的特性的处理，能够通过进行与第6实施方式同样的处理来实现。

另外，将路径M的脉冲响应IR13′(Z)设定为FIR滤波器286(图29)的滤波系数、将路径N的脉冲响应IR14′(Z)设定为FIR滤波器285(图29)的滤波系数，进行与第7实施方式同样的处理，从而，也能够设定数字滤波器211的滤波系数。

第10实施方式

回波防止电路、数字信号处理电路的结构例

图40是表示图10的实施方式的图。图40是表示回波防止电路、包含在该回波防止电路中的数字信号处理电路(DSP264)的一例的框图。

此外，如图40所示第10实施方式中的回波防止电路是组合了上述的第8实施方式(图31)、第9实施方式(图33)的结构，对相同的构成要素标记相同号码而省略说明。

数字滤波器211的滤波系数之一

参照图41以及图42，详细叙述数字滤波器211的滤波系数。图41是表示图40所示的回波防止电路的路径O、P的图。另外，图42是表示在路径O中包含耳麦18时的图。

如上所述，有时来自放大电路206的模拟信号不仅从输入输出 端子207输出，而且还被输入到加法电路263。此时，发生该模拟信号的回波。或者，从输入输出端子207输入的声音信号、和来自放大电路206的模拟信号被叠加而输入到加法电路263，从而发生回波。于是，为了防止该回波设定数字滤波器211的滤波系数。

于是，设从图4 1或者图42的虚线所示的DA转换器267的输入到加法电路263的输入端子的脉冲响应(传递函数)为IR15(Z)。另外，设从图41或者图42的点划线所示的DA转换器273的输入到翻转放大电路261的输入的脉冲响应(传递函数)为IR16_1(Z)。另外，设从图41或者图42的双点划线所示的翻转放大电路261的输入到加法电路263的输入端子的脉冲响应(传递函数)为IR16_2(Z)。并且，设IR16(Z)＝-IR16_1(Z)·IR16_2(Z)。另外，设从图41或者图42的虚线所示的加法电路263的各输入端子的后级到AD转换器270的输出的脉冲响应(传递函数)为W8(Z)。

现在，设数字滤波器211的滤波系数为Q(Z)的情况下，在加法电路263中，为了以来自增益相位调整电路275的信号抵消来自放大电路206的信号，设置Q(Z)使得IR15(Z)＝IR16(Z)·Q(Z)的式子成立。也就是说，Q(Z)设置为Q(Z)＝IR15(Z)/IR16(Z)即可。然而，DSP264能够取得的脉冲响应是由图41或者图42的实线所示的路径O的脉冲响应(传递函数)IR15′(Z)(＝IR15(Z)·W8(Z))、和路径P的脉冲响应(传递函数)IR16′(Z)(＝-IR16_1(Z)·IR16_2(Z)·W8(Z))。此外，IR16_1(Z)相位被翻转是因为在翻转放大电路261中被翻转的缘故。

此时，能够使在路径O传递的信号和在路径P传递的信号相互抵消的式子成为-IR15′(Z)＝IR16′(Z)·Q(Z)。也就是说，可知将Q(Z)设置为Q(Z)＝-IR15′(Z)/IR16′(Z)即可。也就是说，通过设为将传递特性IR15′(Z)相位翻转后、加上IR16′(Z)的逆滤波器特性的特性，从而能够实现数字滤波器211的特性。并且，通 过这样设定数字滤波器211的滤波系数，能够在加法电路263中，以在路径P传递的信号抵消在路径O传递的信号。其结果，能够防止声音信号被输入到输入端子265时的上述回波。

并且，如图42所示，以耳麦18被连接的状态取得脉冲响应IR15′(Z)，将该IR15′(Z)相位翻转后、加上IR16′(Z)的逆滤波器特性得到的滤波系数设定到数字滤波器211，从而，能够有效地进行与耳麦18的传递特性对应的回波防止。

并且，将连接的耳麦18插入到耳孔、或覆盖耳壳，从而，以戴在耳朵上的状态取得脉冲响应IR15′(Z)，将该IR15′(Z)相位翻转后、加上IR16′(Z)的逆滤波器特性得到的滤波系数设定到数字滤波器211中，从而，能够有效地进行与耳麦18的传递特性以及使用者耳中的传递特性对应的回波防止。

此外，将该数字滤波器211的特性设为将传递特性IR15′(Z)相位翻转后、加上IR16′(Z)的逆滤波器特性的特性的处理，能够通过进行与第6实施方式同样的处理来实现。

另外，将路径O的脉冲响应IR15′(Z)设定为FIR滤波器286(图29)的滤波系数、将路径P的脉冲响应IR16′(Z)设定为FIR滤波器285(图29)的滤波系数，进行与第7实施方式同样的处理，从而，也能够设定数字滤波器211的滤波系数。

第11实施方式

回波防止电路、数字信号处理电路的结构例

图43是表示第11实施方式的图。图43是表示回波防止电路、包含在该回波防止电路中的数字信号处理电路(DSP283)的一例的框图。此外，在图43所示的回波防止电路中，对于与上述的第6实施方式相同的构成要素，标记相同号码而省略说明。图44是图43所示的ADF276的详图。

DSP283具有输入端子230、ADF276、输出端子231、数字滤 波器211、输出端子232、输入端子233、减法电路277、输出端子234。

通过输入端子233，来自AD转换器214的数字信号被输入到减法电路277的正输入端子。另外，来自ADF276的输出信号被输入到减法电路277的负输入端子。并且，减法电路277对来自AD转换器214的数字信号和来自ADF276的输出信号进行减法运算并输出。以下，将来自减法电路277的输出信号称为误差信号。

ADF276如图44虚线内所示，具有参照信号输入输出部278、滤波系数部279、乘法部280、滤波系数更新部281、加法部282。

通过输入端子230，来自AD转换器203的数字信号被输入到参照信号输入输出部278(以下，将输入到参照信号输入输出部278的数字信号称为参照信号)，保持该参照信号。并且，参照信号输入输出部278对乘法部280、滤波系数更新部281输出参照信号。

来自滤波系数更新部281的滤波系数被输入到滤波系数部279，保持该滤波系数。并且，在从上述参照信号输入输出部278向乘法部280输出参照信号的同时，滤波系数部279对该乘法部280输出滤波系数。另外，滤波系数部279对滤波系数更新部281输出滤波系数。

乘法部280将参照信号和滤波系数依次进行乘法运算的乘法运算结果输出到加法部282。

加法部282将来自乘法部280的输出信号依次进行加法运算的结果输出到减法电路277。

来自减法电路277的误差信号被输入到滤波系数更新部281。并且，滤波系数更新部281基于误差信号、参照信号、滤波系数，根据例如LMS算法、NLMS算法等推测算法算出滤波系数，输出到滤波系数部279。此外，进行根据该滤波系数更新部281的滤波系数的算出，使得数字信号被输入到输入端子230时的、来自减法 电路277的误差信号的平均值成为小于等于固定值。此外，该固定值是指如下决定的值：在例如误差信号的平均值小于等于固定值时，人由从DA转换器215输出的模拟信号而发生的声音听不到回波。

通过输出端子234，来自减法电路277的数字信号被输入到DA转换器215。并且，DA转换器215对数字信号输出进行了数字/模拟变换处理的模拟信号。

滤波系数部279的滤波系数更新

参照图44、图45，说明用于更新滤波系数部279的滤波系数的处理动作的一例。图45是表示回波防止电路、包含在该回波防止电路中的数字信号处理电路的处理动作的一例的流程图。此外，在以下的说明中，在数字信号被输入到输入端子230的时刻t，将输入到减法电路277的正输入端子的数字信号表示为Yt，将输入到参照信号输入输出部278的参照信号表示为Xt(＝{Xt(0)、Xt(1)、…、Xt(N-1)})。另外，将滤波系数部279的滤波系数表示为Ht(＝{Ht(0)、Ht(1)、…、Ht(N-1)})。另外，将由滤波系数更新部281算出的滤波系数表示为Ht+1(＝{Ht+1(0)、Ht+1(1)、…、Ht+1(N-1)})进行说明。并且，将第i个参照信号表示为Xt(i)，将滤波系数表示为Ht(i)、Ht+1(i)。

DSP283，当使参照信号Xt输入到参照信号输入输出部278时(S501)，为了生成输入到减法电路277的负输入端子中的Y′t进行以下处理。DSP283，首先设i＝0(S502)，使参照信号输入输出部278的Xt(0)和滤波系数部279的Ht(0)分别输出到乘法部280。乘法部280将Xt(0)和Ht(0)进行乘法运算的乘法运算结果(S503)，输出到加法部282。加法部282对来自乘法部280的输出信号Xt(0)·Ht(0)和零进行加法运算。

其次，DSP283递增i设i＝i+1＝1(S504)。并且，由于乘法 部280的乘法运算结果没有到达Xt(N-1)·Ht(N-1)，DSP283判别为不是i≥N(S505“否”)，使参照信号输入输出部278的Xt(1)和滤波系数部279的Ht(1)分别输出到乘法部280。乘法部280将Xt(1)和Ht(1)进行乘法运算的乘法运算结果(S503)，输出到加法部282。加法部282对来自乘法部280的输出信号Xt(1)·Ht(1)和Xt(0)·Ht(0)进行加法运算。这样，重复从S503至S505的处理直到i≥N为止(S505“是”)，从而，加法部282的加法运算结果成为Y′t(＝Xt(0)·Ht(0)+…+Xt(N-1)·Ht(N-1)}。并且，从加法部282向减法电路277的负输入端子输出Y′t(S506)。

减法电路277对输入到正输入端子的Yt、和输入到负输入端子的Y′t进行减法运算并输出(S507)。并且，来自减法电路277的误差信号被输入到滤波系数更新部281。此外，以下将来自该减法电路277的误差信号表示为Et(＝Yt-Y′t)进行说明。

滤波系数更新部281，为了更新滤波系数部279的滤波系数执行以下处理。首先，滤波系数更新部281，为了算出Ht+1(0)设i＝0(S508)。Ht+1(0)，设作为规定常数的步进增益为α、参照信号Xt的平均数(也就是说平方和)为‖Xt‖²时，成为Ht+1(0)＝Ht(0)+(α·Et·Xt(0))/‖Xt‖²。因此，滤波系数更新部281根据来自参照信号输入输出部278的Xt(0)、来自滤波系数部279的Ht(0)、来自减法电路277的Et，运算上式，从而算出Ht+1(0)(S509)。其次，滤波系数更新部281，为了算出Ht+1(1)递增i，设i＝i+1＝1(S510)。并且，由于算出的滤波系数没有到达Ht+1(N-1)，滤波系数更新部281判别为不是i≥N(S511“否”)。并且，与上述同样，Ht+1(1)由Ht+1(1)＝Ht(1)+(α·Et·Xt(1))/‖Xt‖²算出。这样，重复从S509至S511的处理直到i≥N为止(S511“是”)，从而算出Ht+1(N)(＝{Ht+1(0)、…、Ht+1(N-1)})。并 且，为了将滤波系数部279的滤波系数Ht(＝{Ht(0)、…、Ht(N-1)})更新为Ht+1(＝{Ht+1(0)、…、Ht+1(N-1)})，滤波系数更新部281向滤波系数部279输出该Ht+1。

DSP283首先为了将滤波系数部279的Ht(0)更新为Ht+1(0)设i＝0(S512)。其结果，滤波系数部279的Ht(0)被更新为Ht+1(0)(S513)。其次，DSP283为了将Ht(1)更新为Ht+1(1)递增i，设i＝i+1＝1(S514)。并且，由于Ht(N-1)还没有被更新为Ht+1(N-1)，DSP283判别为不是i≥N(S515“否”)。并且，DSP283将Ht(1)更新为Ht+1(1)(S513)。这样，重复从S513至S515的处理直到i≥N为止(S515“是”)，滤波系数部279的滤波系数Ht(＝{Ht(0)、…、Ht(N-1)})被更新为Ht+1(＝{Ht+1(0)、…、Ht+1(N-1)})。

并且，再次进行上述的从S502至S505的处理。其结果，基于滤波系数Ht+1(＝{Ht+1(0)、…、Ht+1(N-1)})的输出信号Y′t，从加法部282输入到减法电路277的负输入端子。

这样，根据来自减法电路277的误差信号，能够将滤波系数部279的滤波系数更新为反映该误差信号的滤波系数。并且，通过重复该处理，能够使数字信号输入到输入端子230时、来自减法电路277的误差信号的平均值小于等于固定值。也就是说，能够防止回波。此外，更新滤波系数部279的滤波系数的算法并不限定于此。也能够如上所述利用作为LMS算法、NLMS算法等公知技术的推测算法。另外，还可以通过例如日本特开2002-246880号中所述的处理来更新滤波系数部279的滤波系数。

此外，根据上述实施方式，使用硬件(例如减法电路277、乘法部280等)说明了上述的处理，但是并不限定于此。例如，也可以将上述的处理作为程序数据预先存储到ROM等中，由DSP283所具备的处理器读出并处理该程序数据。

此外，可通过进行与上述第6实施方式～第10实施方式同样的处理，设定本实施方式中的数字滤波器211的滤波系数。并且，根据以耳麦18被连接的状态取得的脉冲响应，设定FIR滤波器211的滤波系数，从而，在差动放大电路209中，更有效地进行与耳麦18的传递特性对应的回波去除。其结果，来自减法电路277的误差信号变小，可削减滤波系数部279的滤波系数更新处理的重复次数。也就是说，可缩短直到回波被消除的时间。另外，根据脉冲响应设定FIR滤波器211的滤波系数，从而，在差动放大电路209中，更有效地进行与耳麦18的传递特性以及使用者的耳中的传递特性对应的回波去除，其中，该脉冲响应通过将连接的耳麦18插入到耳孔、或覆盖耳壳，以戴在耳朵上的状态取得。也就是说，能够进一步缩短直到回波被消除的时间。

另外，本实施方式对上述第6实施方式设置了ADF276、减法电路277，但是并不限定于此。对上述第7实施方式～第10实施方式也同样可以设置ADF276、减法电路277。详细而言，在第7、第8实施方式中，与本实施方式同样设置ADF276、减法电路277。另外，在第9、第10实施方式中，将减法电路277设置在AD转换器270、DA转换器271之间。并且，设置成：使在减法电路277、DA转换器271间的信号线上出现的误差信号输入到ADF276，将来自AD转换器266的数字信号作为参照信号输入到ADF276。

并且，有时由于例如脉冲响应的测定误差等，在差动放大电路209(加法电路263)中，以在路径J传递的信号抵消在路径I传递的信号时的结果，不能充分防止回波。此时，根据上述的第11实施方式，在减法电路277中，能够以来自加法部282的输出信号Y′t抵消来自差动放大电路209(加法电路263)的输出。其结果，能够更确实地防止数字信号(声音信号)被输入到输入端子230(265)时的上述回波。

回波防止电路、数字信号处理电路的回波防止应用例

参照图1、图2、图5、图6、图46、图47，说明与本发明有关的回波防止电路、包含在该回波防止电路中的数字信号处理电路的应用例。此外，在本实施方式中说明：假设例如将第1实施方式中的回波防止电路、包含在该回波防止电路中的数字信号处理电路(DSP2)应用到图46所示的移动电话机19的情况下的结构以及动作。图46是应用与本发明有关的回波防止电路41的移动电话机19的示意图。图47是表示图46所示的移动电话机19的结构的一例的框图。此外，如图46、图47所示，在移动电话机19上连接有耳麦18。该耳麦18具有如下的扬声器功能：根据移动电话机19接收的声音信号使振动板振动，从而产生声音。另外，耳麦18，通过将戴有该耳麦18的人发出声音时的鼓膜的振动变换成振动板的振动，从而生成声音信号并输出。此外，该耳麦18是公知技术，例如记载在日本特开2003-9272等中。另外，耳麦18和移动电话机19设置成连接并进行有线通信，但是也可以设置成进行无线通信(Home RF(Radio Frequency：射频)等：家用射频等)。

移动电话机19具有天线20、RF(Radio Frequency)部21、基带处理部22、CPU24、显示部23、输入部25、AD转换器26、DA转换器27、麦克风28、扬声器29、回波防止电路41。此外，图47所示的移动电话机19的结构是一例，应用回波防止电路41、数字信号处理电路(DSP2)的移动电话机并不限定于由这些结构构成的移动电话机。

天线20接收对移动电话机19发送的声音信号。另外，天线20发送来自RF部21的声音信号。

RF部21对天线20接收到的声音信号中、规定频带的声音信号进行解调处理等解码处理。另外，RF部21对来自基带处理部22的声音信号进行调制处理、进行例如根据TDMA方式(Time Division Multiplex Access：时分多址)的编码处理等。

基带处理部22，对在RF部21中解调到基带信号的声音信号执行规定的信号处理，输出到CPU1。另外，基带处理部22，对来自CPU1的声音信号执行规定的信号处理，输出到RF部21。

CPU24对移动电话机19进行总体控制。CPU24，将与来自基带处理部22的声音信号对应的声音输出到扬声器29，或者为了由耳麦18再现，将该声音信号输出到DA转换器27。另外，CPU24将来自AD转换器26的、来自麦克风28或者耳麦18的声音信号输出到基带处理部22。另外，CPU24例如在移动电话机19进行分组通信的情况下，为了显示基于接收到的分组数据的图像，将信号输出到的显示部23。另外，CPU24使通过输入部25输入的输入数据显示在显示部23，或者为了通过分组通信发送该输入数据，执行规定处理，输出到基带处理部22。

AD转换器26，将对来自麦克风28或者耳麦18的声音信号进行模拟/数字变换处理后的数字信号，输出到CPU24。DA转换器27，将对来自CPU24的声音信号进行数字/模拟变换处理后的模拟信号，输出到扬声器29或者回波防止电路41。此外，在本实施方式中，以下说明耳麦18被连接在移动电话机19的情况下，来自DA转换器27的模拟信号被输入到回波防止电路41的处理。

其次，说明回波防止电路41的动作。此外，在本应用例中，以下设已经执行如在第1实施方式中说明的FIR滤波器4、11的滤波系数的设定处理来进行说明。

天线20接收到的声音信号，由移动电话机19的各结构进行上述处理，从DA转换器27输出到回波防止电路41的AD转换器3。

输入到AD转换器3的声音信号，通过该AD转换器3执行模拟/数字信号处理而成为数字信号，通过输入端子30输入到FIR滤波器4、11。其结果，来自AD转换器3的数字信号输入到构成FIR滤 波器4、11的数字信号用存储器42、54。

以下，首先说明输入到FIR滤波器4的数字信号。被输入到数字信号用存储器54中的数字信号(表示为Xn)，通过依次输入到寄存器0～N-1，每次被延迟1个采样周期单位。并且，DSP2从寄存器0依次切换开关电路60O，从而，来自数字信号用存储器54的数字信号Xn～Xn-(N-1)被依次输入到乘法电路51。并且，DSP2从地址0依次切换开关电路60P，从而，存储在滤波系数保存存储器56中的相位被翻转后的脉冲响应imp(0)～imp(N-1)(＝-IR2′(Z))，依次输入到乘法电路51。乘法电路51，将依次输入的数字信号Xn～Xn-(N-1)和相位被翻转后的脉冲响应imp(0)～imp(N-1)依次进行乘法运算的乘法运算结果，输出到ADD52。

输入到ADD52中的乘法电路51的乘法运算结果与存储在ACC53中的上次的ADD52的加法运算结果进行加法运算，输出到该ACC53。其结果，在FIR滤波器4中执行存储在滤波系数保存存储器56中的相位被翻转后的脉冲响应imp(0)～imp(N-1)与数字信号Xn～Xn-(N-1)的卷积运算。也就是说，从FIR滤波器4输出在差动放大电路9中与后述的来自FIR滤波器11的输出信号相互抵消的信号。

从FIR滤波器4输出的输出信号通过输出端子31被输入到DA转换器5。并且，输出信号在DA转换器5中执行数字/模拟变换处理，变成模拟信号输入到放大电路6。输入到放大电路6的模拟信号以规定的放大率被放大并输出。来自放大电路6的模拟信号通过输入输出端子7被输出到耳麦18。其结果，根据耳麦18的扬声器功能，振动板振动产生声音。然而，也有来自放大电路6的模拟信号被输入到差动放大电路9的正输入端子的情况。为了消除输入到该差动放大电路9的正端子中的模拟信号进行以下处理。

输入到FIR滤波器11的数字信号用存储器42中的数字信号， 如上所述与FIR滤波器4同样，输入到寄存器0～N-1，从而，每次延迟1个采样周期单位。并且，DSP2从寄存器0依次切换开关电路60M，从而，来自数字信号用存储器42的数字信号Xn～Xn-(N-1)被依次输入到乘法电路51。并且，DSP2从地址0依次切换开关电路60N，从而，存储在滤波系数保存存储器47中的脉冲响应imp(0)～imp(N-1)(＝IR1′(Z))被依次输入到乘法电路51。乘法电路51，将依次输入的数字信号Xn～Xn-(N-1)和脉冲响应imp(0)～imp(N-1)依次进行乘法运算的乘法运算结果，输出到ADD52。

输入到ADD52中的乘法电路51的乘法运算结果与存储在ACC53中的上次的ADD52的加法运算结果进行加法运算，输出到该ACC53。其结果，在FIR滤波器11中执行存储在滤波系数保存存储器47中的相位被翻转后的脉冲响应imp(0)～imp(N-1)与数字信号Xn～Xn-(N-1)的卷积运算。也就是说，从FIR滤波器11输出在差动放大电路9中与上述的来自FIR滤波器4的输出信号相互抵消的信号。

从FIR滤波器11输出的输出信号通过输出端子32被输入到DA转换器12。并且，输出信号在DA转换器12中执行数字/模拟变换处理，变成模拟信号输入到放大电路13。输入到放大电路13的模拟信号以规定的放大率被放大，输入到差动放大电路9的负输入端子。

因此，在差动放大电路9中，能够用通过输入到负输入端子而进行翻转的来自放大电路13的模拟信号，抵消输入到正输入端子的来自放大电路6的模拟信号。其结果，能够防止数字信号输入到输入端子30时的回波。另外，即使在根据耳麦18的麦克风功能的声音信号、与来自放大电路6的模拟信号进行叠加而被输入到差动放大电路9的正输入端子的情况下，也能够通过向负输入端子输入 来自FIR滤波器11的信号，只抵消叠加的信号中成为回波原因的信号部分(也就是说，来自放大电路6的模拟信号)。

此外，在上述的应用例中，对应用了第1实施方式中的回波防止电路、包含在该回波防止电路中的数字信号处理电路的情况进行了说明，但是并不限定于此。在第2实施方式～第11实施方式中说明的回波防止电路、包含在该回波防止电路中的数字信号处理电路，也能够同样防止回波。

另外，在上述的应用例中，说明了将回波防止电路、包含在该回波防止电路中的数字信号处理电路应用于移动电话机1 9的情况，但是并不限定于此。对具有发生上述回波的可能性的电路，能够应用与本发明有关的回波防止电路、数字信号处理电路。例如，能够应用于IT(Information Technology：信息技术)通信设备(例如PC(Personal Computer：个人计算机)等)、通话设备(电话机、无线电收发机、车载机等)。

根据上述的实施方式，数字信号(声音信号)被输入到输入端子30(65)时，在差动放大电路9(或者加法电路63)中，能够以FIR滤波器11的输出信号抵消将FIR滤波器4的输出信号和输出到输入输出端子7的信号混合的信号。也就是说，在耳麦使用者没有发声的情况下，能够通过设定FIR滤波器4、11的滤波系数，相互抵消使得差动放大电路9(或者加法电路63)的输出信号成为零。并且，能够将从DSP2(64、83)的输出端子34(72)输出的输出信号，作为去除或者减少了FIR滤波器4的输出信号的信号。其结果，能够防止数字信号(声音信号)被输入到输入端子30(65)时的回波。

并且，能够将数字信号(声音信号)被输入到输入端子30(65)时的差动放大电路9(或者加法电路63)的输出信号，设为只去除或者减少了FIR滤波器4的输出信号的信号。

作为FIR滤波器4、11的滤波系数的一例，能够将从FIR滤波器11的输出到差动放大电路9(或者加法电路63)的输出的脉冲响应进行相位翻转后设定为FIR滤波器4的滤波系数、将从FIR滤波器4的输出到差动放大电路9(或者加法电路63)的输出的脉冲响应设定为FIR滤波器11的滤波系数。另外，作为FIR滤波器4、11的滤波系数的一例，也可以将从FIR滤波器11的输出到差动放大电路9(或者加法电路63)的输出的脉冲响应设定为FIR滤波器4的滤波系数、将从FIR滤波器4的输出到差动放大电路9(或者加法电路63)的输出的脉冲响应进行相位翻转后设定为FIR滤波器11的滤波系数。其结果，能够确实地防止数字信号(声音信号)被输入到输入端子30(65)时的回波。

并且，能够将从DA转换器12(73)的输入到AD转换器14(70)的输出的脉冲响应进行相位翻转后设定为FIR滤波器4的滤波系数、将从DA转换器5(67)的输入到AD转换器14(70)的输出的脉冲响应设定为FIR滤波器11的滤波系数。并且，也可以将从DA转换器12(73)的输入到AD转换器14(70)的输出的脉冲响应设定为FIR滤波器4的滤波系数、将从DA转换器5(67)的输入到AD转换器14(70)的输出的脉冲响应进行相位翻转后设定为FIR滤波器11的滤波系数。其结果，能够确实地防止数字信号(声音信号)被输入到输入端子30(65)时的回波。

并且，能够将从DA转换器12(73)的输入到差动放大电路9(或者加法电路63)的输入的脉冲响应、与从差动放大电路9(或者加法电路63)的输入到AD转换器14(70)的输出的脉冲响应的积(卷积)进行相位翻转后设定为FIR滤波器4的滤波系数、将从DA转换器5(67)的输入到差动放大电路9(加法电路63)的输入的脉冲响应、与从差动放大电路9(或者加法电路63)的输入到AD转换器14(70)的输出的脉冲响应的积(卷积)设定为FIR滤 波器11的滤波系数。另外，也可以将从DA转换器12(73)的输入到差动放大电路9(或者加法电路63)的输入的脉冲响应、与从差动放大电路9(或者加法电路63)的输入到AD转换器14(70)的输出的脉冲响应的积(卷积)进行相位翻转后设定为FIR滤波器4的滤波系数、将从DA转换器5(67)的输入到差动放大电路9(加法电路63)的输入的脉冲响应、与从差动放大电路9(或者加法电路63)的输入到AD转换器14(70)的输出的脉冲响应的积(卷积)设定为FIR滤波器11的滤波系数。其结果，能够将包含放大电路10的特性的滤波系数设定到FIR滤波器4、11，其中，该放大电路10设置在差动放大电路9(或者加法电路63)和AD转换器14(70)间。因此，可确实地防止数字信号(声音信号)被输入到输入端子30(65)时的回波。

并且，根据以耳麦18被连接的状态取得的脉冲响应，设定FIR滤波器11的滤波系数，从而能够有效地进行与耳麦18的传递特性对应的回波防止。

并且，将连接的耳麦18插入到耳孔、或覆盖耳壳，从而，根据以戴在耳朵上的状态取得的脉冲响应来设定FIR滤波器11的滤波系数，能够有效地进行与耳麦18的传递特性以及使用者耳中的传递特性对应的回波防止。

并且，根据构成回波防止电路的脉冲响应保存存储器43、55、寄存器50、57、开关电路60G～60I、60I～60L、乘法电路58，能够确实地设定FIR滤波器4、11的滤波系数。

并且，在差动放大电路9中能够确实地对数字信号(声音信号)被输入到输入端子30(65)时的、来自放大电路6的模拟信号和来自FIR滤波器11的输出信号进行减法运算。

并且，通过翻转放大电路61、增益相位调整电路75，在加法电路63中能够确实地对数字信号(声音信号)被输入到输入端子 30(65)时的、来自放大电路6的模拟信号和来自FIR滤波器11的输出信号进行减法运算。

此外，也可以将用于控制上述回波防止电路以及数字信号处理电路(DSP2、64、83)的动作的程序存储到存储器中而提供。

另外，根据上述实施方式，使利用差动放大电路9、加法电路63在路径A(C、E、G)传递的信号、和在路径B(D、F、H)传递的信号相互抵消，但是并不限定于此。只要是将路径A(C、E、G)的脉冲响应IR1′(Z)(IR3′(Z)、IR5′(Z)、IR7′(Z))、和路径B(D、F、H)的脉冲响应IR2′(Z)(IR4′(Z)、IR6′(Z)、IR8′(Z))相互抵消的模拟电路即可。

以上，说明了与本发明有关的回波防止电路、数字信号处理电路、回波防止电路的滤波系数设定方法、数字信号处理电路的滤波系数设定方法、用于设定回波防止电路的滤波系数的程序、用于设定数字信号处理电路的滤波系数的程序，但是上述说明用于容易地理解本发明，而不是限定本发明。本发明可不脱离其宗旨而进行变更、改进。

Claims (24)

1.一种回波防止电路，其特征在于，具备：

输入端子，被输入为声音信号的第一输入信号；

第一FIR滤波器，被输入来自上述输入端子的第一输入信号；

第二FIR滤波器，与上述第一FIR滤波器一起被输入上述第一输入信号；

输入输出端子，输出上述第一FIR滤波器的输出信号、或者被输入第二输入信号；

第一减法电路，从混合了上述第一FIR滤波器的输出信号和上述第二输入信号的信号，减去上述第二FIR滤波器的输出信号；

自适应数字滤波器，被输入上述第一FIR滤波器的输出信号；

第二减法电路，从上述第一减法电路的输出信号减去上述自适应数字滤波器的输出信号；以及

输出端子，输出上述第二减法电路的输出信号，

上述自适应数字滤波器具有滤波系数：该滤波系数根据上述第二减法电路的输出信号，使来自上述输出端子的输出信号成为从上述第一减法电路的输出信号除去了或者减少了除上述第二输入信号以外的信号的信号。

2.根据权利要求1所述的回波防止电路，其特征在于，

上述第一FIR滤波器及上述第二FIR滤波器具有滤波系数，上述第一FIR滤波器的滤波系数以及上述第二FIR滤波器的滤波系数使上述第一输入信号输入到上述输入端子时的来自上述第一减法电路的输出信号成为只除去了或者减少了上述第一FIR滤波器的输出信号的信号。

3.根据权利要求2所述的回波防止电路，其特征在于，

上述第二FIR滤波器的滤波系数是从上述第一FIR滤波器的输出到上述第一减法电路的输出的第一脉冲响应，

上述第一FIR滤波器的滤波系数是将从上述第二FIR滤波器的输出到上述第一减法电路的输出的第二脉冲响应进行相位翻转后得到的。

4.根据权利要求2所述的回波防止电路，其特征在于，

上述第二FIR滤波器的滤波系数是将从上述第一FIR滤波器的输出到上述第一减法电路的输出的第一脉冲响应进行相位翻转后得到的，

上述第一FIR滤波器的滤波系数是从上述第二FIR滤波器的输出到上述第一减法电路的输出的第二脉冲响应。

5.根据权利要求3或4所述的回波防止电路，其特征在于，

从上述输入输出端子输出的上述第一FIR滤波器的输出信号可由耳麦反射，输入到上述输入输出端子，其中，该耳麦将该输出的输出信号变换成声音输出，并且将输入的声音变换成上述第二输入信号输出，

上述第一脉冲响应是在上述耳麦连接到上述输入输出端子的状态下、从上述第一FIR滤波器的输出经上述耳麦到上述第一减法电路的输出的脉冲响应。

6.根据权利要求3或4所述的回波防止电路，其特征在于，具备：

第一数模转换器，对上述第一FIR滤波器的输出信号进行数字/模拟变换；

第二数模转换器，对上述第二FIR滤波器的输出信号进行数字/模拟变换；以及

模数转换器，对上述第一减法电路的输出信号进行模拟/数字变换，

上述第一脉冲响应是从上述第一数模转换器到上述模数转换器的脉冲响应，

上述第二脉冲响应是从上述第二数模转换器到上述模数转换器的脉冲响应。

7.根据权利要求6所述的回波防止电路，其特征在于，

上述第一脉冲响应是在耳麦连接到上述输入输出端子的状态下、从上述第一数模转换器经上述耳麦到上述模数转换器的脉冲响应，其中，上述耳麦将上述第一数模转换器的输出信号变换成声音输出，并且将输入的声音变换成上述第二输入信号输出。

8.根据权利要求6所述的回波防止电路，其特征在于，

在上述第一减法电路的输出和上述模数转换器的输入之间具备放大来自上述第一减法电路的输出信号的放大电路，

上述第一脉冲响应是从上述第一数模转换器到上述第一减法电路的脉冲响应和从上述第一减法电路到上述模数转换器的脉冲响应的乘积，

上述第二脉冲响应是从上述第二数模转换器到上述第一减法电路的脉冲响应和从上述第一减法电路到上述模数转换器的脉冲响应的乘积。

9.根据权利要求8所述的回波防止电路，其特征在于，

上述第一脉冲响应是在耳麦连接到上述输入输出端子的状态下、从上述第一数模转换器经上述耳麦到上述第一减法电路的脉冲响应、和从上述第一减法电路到上述模数转换器的脉冲响应的乘积。

10.根据权利要求3或4所述的回波防止电路，其特征在于，

具备滤波系数设定部，该滤波系数设定部根据上述第一脉冲响应设定上述第二FIR滤波器的滤波系数，并且根据上述第二脉冲响应设定上述第一FIR滤波器的滤波系数。

11.根据权利要求1所述的回波防止电路，其特征在于，

上述第一减法电路是输入混合了上述第一FIR滤波器的输出信号和上述第二输入信号的信号、与上述第二FIR滤波器的输出信号的差动放大电路。

12.根据权利要求1所述的回波防止电路，其特征在于，

上述第一减法电路具有：

翻转电路，翻转上述第二FIR滤波器的输出信号；

增益相位调整电路，调整上述翻转电路的输出信号的增益及相位；以及

加法电路，对混合了上述第一FIR滤波器的输出信号和上述第二输入信号的信号、与上述增益相位调整电路的输出信号进行加法运算。

13.根据权利要求5所述的回波防止电路，其特征在于，

上述第一脉冲响应是将上述耳麦戴在耳朵上的状态下的脉冲响应。

14.一种数字信号处理电路，其特征在于，具备：

第一输入端子，被输入为声音信号的第一输入信号；

第一FIR滤波器，被输入来自上述第一输入端子的第一输入信号；

第二FIR滤波器，与上述第一FIR滤波器一起被输入上述第一输入信号；

第一输出端子，输出上述第一FIR滤波器的输出信号；

第二输出端子，输出上述第二FIR滤波器的输出信号；

第二输入端子，被输入如下的信号：从混合了来自上述第一输出端子的输出信号和第二输入信号的输入输出信号共用线上信号，减去来自上述第二输出端子的输出信号后得到的信号；

自适应数字滤波器，被输入上述第一FIR滤波器的输出信号；

减法电路，从上述第二输入端子的信号减去上述自适应数字滤波器的输出信号；以及

第三输出端子，输出上述减法电路的输出信号，

上述自适应数字滤波器具有滤波系数：该滤波系数根据上述减法电路的输出信号，使来自上述第三输出端子的输出信号成为从上述减法运算后的信号除去了或者减少了除上述第二输入信号以外的信号的信号。

15.根据权利要求14所述的数字信号处理电路，其特征在于，

上述第一FIR滤波器及上述第二FIR滤波器具有滤波系数，上述第一FIR滤波器的滤波系数以及上述第二FIR滤波器的滤波系数使上述第一输入信号输入到上述输入端子时的上述减法运算后的信号成为只除去了或者减少了上述第一FIR滤波器的输出信号的信号。

16.根据权利要求15所述的数字信号处理电路，其特征在于，

上述第二FIR滤波器的滤波系数是从第一数模转换器到上述模数转换器的第一脉冲响应，其中，上述第一数模转换器对从上述第一输出端子输出后的信号进行数字/模拟变换，

上述第一FIR滤波器的滤波系数是将从第二数模转换器到模数转换器的第二脉冲响应进行相位翻转后得到的，其中，上述第二数模转换器对从上述第二输出端子输出后的信号进行数字/模拟变换，上述模数转换器对输入到上述第二输入端子前的信号进行模拟/数字变换。

17.根据权利要求15所述的数字信号处理电路，其特征在于，

上述第二FIR滤波器的滤波系数是将从第一数模转换器到上述模数转换器的第一脉冲响应进行相位翻转后得到的，其中，上述第一数模转换器对从上述第一输出端子输出后的信号进行数字/模拟变换，

上述第一FIR滤波器的滤波系数是从第二数模转换器到模数转换器的第二脉冲响应，其中，上述第二数模转换器对从上述第二输出端子输出后的信号进行数字/模拟变换，上述模数转换器对输入到上述第二输入端子前的信号进行模拟/数字变换。

18.根据权利要求16或17所述的数字信号处理电路，其特征在于，

上述第一脉冲响应是从第一数模转换器经耳麦到上述模数转换器的脉冲响应，上述耳麦将上述第一数模转换器的输出信号变换成声音输出，并且将输入的声音变换成上述第二输入信号输出。

19.根据权利要求16或17所述的数字信号处理电路，其特征在于，

具备滤波系数设定部，该滤波系数设定部根据上述第一脉冲响应设定上述第二FIR滤波器的滤波系数，并且根据上述第二脉冲响应设定上述第一FIR滤波器的滤波系数。

20.根据权利要求18所述的数字信号处理电路，其特征在于，

上述第一脉冲响应是将上述耳麦戴在耳朵上的状态下的脉冲响应。

21.一种回波防止电路的滤波系数设定方法，上述回波防止电路具备：

输入端子，被输入为声音信号的第一输入信号；

第一FIR滤波器，被输入来自上述输入端子的第一输入信号；

第二FIR滤波器，与上述第一FIR滤波器一起被输入上述第一输入信号；

输入输出端子，输出上述第一FIR滤波器的输出信号、或者被输入第二输入信号；

第一减法电路，从混合了上述第一FIR滤波器的输出信号和上述第二输入信号的信号，减去上述第二FIR滤波器的输出信号；

自适应数字滤波器，被输入上述第一FIR滤波器的输出信号；

第二减法电路，从上述第一减法电路的输出信号减去上述自适应数字滤波器的输出信号；以及

输出端子，输出上述第二减法电路的输出信号，

该回波防止电路的滤波系数设定方法的特征在于，

对上述自适应数字滤波器设定滤波系数：该滤波系数根据上述第二减法电路的输出信号，使来自上述输出端子的输出信号成为从上述第一减法电路的输出信号除去了或者减少了除上述第二输入信号以外的信号的信号。

22.根据权利要求21所述的回波防止电路的滤波系数设定方法，其特征在于，

对上述第一FIR滤波器及上述第二FIR滤波器设定滤波系数，上述第一FIR滤波器的滤波系数以及上述第二FIR滤波器的滤波系数使上述第一输入信号输入到上述输入端子时的来自上述第一减法电路的输出信号成为只除去了或者减少了上述第一FIR滤波器的输出信号的信号。

23.一种数字信号处理电路的滤波系数设定方法，上述数字信号处理电路具备：

第一输入端子，被输入为声音信号的第一输入信号；

第一FIR滤波器，被输入来自上述第一输入端子的第一输入信号；

第二FIR滤波器，与上述第一FIR滤波器一起被输入上述第一输入信号；

第一输出端子，输出上述第一FIR滤波器的输出信号；

第二输出端子，输出上述第二FIR滤波器的输出信号；

第二输入端子，被输入如下的信号：从混合了来自上述第一输出端子的输出信号和第二输入信号的输入输出信号共用线上信号，减去来自上述第二输出端子的输出信号后得到的信号；

自适应数字滤波器，被输入上述第一FIR滤波器的输出信号；

减法电路，从上述第二输入端子的信号减去上述自适应数字滤波器的输出信号；以及

第三输出端子，输出上述减法电路的输出信号，

该数字信号处理电路的滤波系数设定方法的特征在于，

对上述自适应数字滤波器设定滤波系数：该滤波系数根据上述减法电路的输出信号，使来自上述第三输出端子的输出信号成为从上述减法运算后的信号除去了或者减少了除上述第二输入信号以外的信号的信号。

24.根据权利要求23所述的数字信号处理电路的滤波系数设定方法，其特征在于，

对上述第一FIR滤波器及上述第二FIR滤波器设定滤波系数，上述第一FIR滤波器的滤波系数以及上述第二FIR滤波器的滤波系数使上述第一输入信号输入到上述第一输入端子时的上述减法运算后的信号成为只除去了或者减少了上述第一FIR滤波器的输出信号的信号。

Images