CN1838398A - 基片处理装置和基片容纳方法 - Google Patents

基片处理装置和基片容纳方法 Download PDF

Info

Publication number
CN1838398A
CN1838398A CNA2006100570585A CN200610057058A CN1838398A CN 1838398 A CN1838398 A CN 1838398A CN A2006100570585 A CNA2006100570585 A CN A2006100570585A CN 200610057058 A CN200610057058 A CN 200610057058A CN 1838398 A CN1838398 A CN 1838398A
Authority
CN
China
Prior art keywords
substrate
wafer
residual quantity
transport portion
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100570585A
Other languages
English (en)
Other versions
CN100533704C (zh
Inventor
桥本胜行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Publication of CN1838398A publication Critical patent/CN1838398A/zh
Application granted granted Critical
Publication of CN100533704C publication Critical patent/CN100533704C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00Material or article handling
    • Y10S414/135Associated with semiconductor wafer handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种用于基片处理装置的基片容纳方法,包括:第一步骤,将从容纳盒中取出的基片通过输送装置输送至基片处理装置;第三步骤,在基片处理装置处理基片;第四步骤,在第三步骤后通过输送装置将基片送回容纳盒;第二步骤,从第一步骤开始到第四步骤之前,在输送装置处计算相对于基片标准位置的差量;以及第五步骤,在第三步骤之后第四步骤之前,调节基片在容纳盒中的返回位置。

Description

基片处理装置和基片容纳方法
技术领域
本发明涉及一种基片处理装置,例如基片检验装置、基片生产装置等,并涉及一种基片容纳方法。
本发明要求于2005年3月22日提交的日本专利申请No.2005-081607的优先权,并在此通过引用并入其内容。
背景技术
通常在通过输送机器人拾起置于盒中的半导体晶片之后,在输送到微检验部分之前通过检验半导体晶片(基片)的外侧进行预对准。在进行预对准时,通过以高于微检验部分处的预对准的精度进行对准调节,将半导体晶片放在精确的位置上,之后进行微检验。在完成该微检验后,通过输送机器人将半导体晶片置于盒中(例如参见PCT国际申请No.WO02/21589)。
即,如果半导体晶片的中心在将半导体晶片从盒输送到检验装置时偏移1-2mm,那么可能出现不可能在微检验部分中进行对准的情况,因此进行预对准,从而能够在微检验部分处进行精确对准。
该半导体晶片由在微检验部分中的预定位置处等待的转动台承载,并进行更高精度的对准调节和微检验。在完成微检验后,转动台回到等待位置,并通过输送机器人将半导体晶片置于盒中。
如上所述,在微检验之前进行高精度对准,然而在微检验后,安装半导体晶片的转动台自动回到等待位置,因此半导体晶片在中心偏移的情况下由输送机器人接收。
发明内容
本发明的第一方面是一种用于基片处理装置的基片容纳方法,包括:第一步骤,将从容纳盒中取出的基片通过输送单元输送至基片处理装置;第二步骤,在基片处理装置处理基片;第三步骤,在处理后通过输送单元从基片处理装置取出基片;第四步骤,在处理后通过输送单元将基片送回容纳盒;第一处理,从第一步骤开始到第四步骤之前的时间内,在输送单元处计算相对于基片标准位置的差量;以及第二处理,在第一处理之后第四步骤之前的时间内,根据计算的差量调节基片在容纳盒中的返回位置。
应指出的是,在基片处理装置处的基片的处理例如是基片生产或基片检验。
本发明的第二方面是一种基片处理装置,包括:处理装置,处理从容纳盒取出的基片;输送单元,将基片从处理装置输送至容纳基片的容纳盒;差量计算部分,计算在输送单元处基片相对于基片标准位置的差量;以及差量调节单元,根据差量计算单元计算的差量,调节基片在容纳盒中的返回位置。
附图说明
图1是表示根据本发明实施例的基片检验装置的概要平面图。
图2是说明图1所示的基片检验装置的操作的流程图。
图3是说明根据本发明另一实施例的基片检验装置的操作的流程图。
图4是表示根据本发明另一实施例的基片检验装置的概要平面图。
具体实施方式
下文参照附图,特别是图1和2说明本申请的第一实施例。
如图1所示,对应于本发明基片容纳方法的基片检验装置(基片处理装置)1在形成装置图案的半导体晶片(基片)S的前后表面上进行缺陷检验处理。将晶片盒(容纳盒)3分配给该基片检验装置1,多个半导体晶片S以预定的垂直间隔容纳在该晶片盒3中。基片检验装置1具有检验半导体晶片S的检验部分5,以及在晶片盒3与检验部分5之间输送半导体晶片S的装载部分(第二输送部分)7。
装载部分7构成为例如可拆卸地连接多个(图示示例中为2个)晶片盒3,并具有晶片输送机器人11,其通过使用移位机构9在这些晶片盒3之间来回移动。移位机构9通过晶片输送机器人11在用于从各晶片盒3接收半导体晶片S/将半导体晶片S输送至各晶片盒3的位置、以及将半导体晶片S输送至检验部分5/从检验部分5接收半导体晶片S的位置之间沿一个方向(方向C)来回移动。
晶片输送机器人11是所谓的多关节型机器人,其具有用于安装转动轴13和半导体晶片S的层状安装板15,以及用于将转动轴13与安装板15彼此连接的三个连接臂17-19。
也就是说,第一连接臂17的一边缘以可完全转动的方式连接到转动轴13上,第一连接臂17的另一边缘以可完全转动的方式连接到第二连接臂18的一个边缘上。第二连接臂18的另一边缘以可完全转动的方式连接到第三连接臂19的一个边缘上,第三连接臂19的另一边缘固定到安装板15上。因此,通过适当转动这三个连接臂17-19而改变从转动轴13到安装板15的距离,从而进行晶片输送机器人11的滑动操作。
多个抽吸孔21设在安装板15的一表面上,这些抽吸孔21连接到抽吸泵(图中未示出)上。即,当抽吸泵在其中半导体晶片S安装到安装板15的表面上的情况下工作时,半导体晶片S由于抽吸泵的吸力而附着到安装板15上。
装载部分7如上所述构成,因此安装板15可在各晶片盒3和检验部分5内的晶片输入位置P1之间自由移动。必须指出的是,晶片输入位置P1表示在晶片输送机器人11和检验部分5之间输送或接收半导体晶片S的位置。
检验部分5具有公知的宏检验部分23、微检验部分(装置的主体)25和转动输送部分(第一输送部分)27,该转动输送部分27在检验部分5的晶片输入位置P1、宏检验部分23和微检验部分25之间输送半导体晶片S。
微检验部分25具有:位置检测传感器29,用于晶片输送位置P3从/到转动输送部分27的对准设定;显微镜31,用于放大半导体晶片S的图像;晶片保持部33,半导体晶片S安装在其上并且其具有转动机构;和XY台35,用于在晶片输送位置P3和显微镜31的预定检验位置之间移动晶片保持部33。
位置检测传感器29由例如CCD(电荷耦合器件)相机构成,在半导体晶片S从转动输送部分27输送至晶片保持部33之后,在从转动输送部分27的晶片输送位置P3处,晶片保持部33转动并且位置检测传感器29根据图像检测半导体晶片S的边缘位置。检测结果用于调节正确位置与在晶片保持部33上的半导体晶片S中心之间的差量(位置差、位置间隙或未对准)和角度差。
微检验部分25使得能够使用图像捕捉装置37捕捉由显微镜31放大的半导体晶片S的图像,或者通过目镜39观察它们。
转动输送部分27围绕作为中心的转动轴41转动(在图中示例为逆时针转动),并具有从转动轴41沿垂直方向向外延伸的三个转动臂43a-43c。这三个转动臂43a-43c围绕转动轴41以相同的间隔角(例如120度)设置。这三个转动臂43a-43c在用于从晶片输送机器人11输入的晶片输入位置P1、用于通过宏检验部分23进行宏检验的宏检验位置P2、以及用于输送至微检验部分25的晶片输送位置之间转动循环。
近似为L形的用于安装半导体晶片S的机械手44a-44c分别设在转动臂43a-43c上。多个抽吸孔形成在机械手44a-44c的表面上,并连接到抽吸泵(图中未示出)上。即,当抽吸泵在其中半导体晶片S安装到机械手44a-44c的表面上的情况下工作时,半导体晶片S由于抽吸泵的吸力而附着到机械手44a-44c上。
用于输送半导体晶片S的输送装置由该转动输送部分27、装载部分7的移位机构9和晶片输送机器人11构成。
在晶片输入位置P1处,设置多个(图中示例为4个)位置检测传感器45-48用于半导体晶片S的预对准处理。这些位置检测传感器45-48例如由二维CCD相机构成,它们的中心设在与半导体晶片S相同大小的同心圆上。位置检测传感器45-48分别以大于半导体晶片S的定向平面的间距设置。刚一将半导体晶片S从晶片输送机器人11输送至转动臂43a-43c,这些位置检测传感器45-48就检测半导体晶片S的边缘位置的四个点(坐标数据)。
四个点的边缘位置信息用于检测在转动输送部分27的晶片输入位置P1处半导体晶片S的中心距半导体晶片S的标准位置之差,并用于调节半导体晶片S的中心差。
在晶片输入位置P1处的中心差调节需要精确,从而可以在微检验部分25处对准。因此,预对准装置在晶片输入位置P1处可以例如通过保持半导体晶片S边缘的至少三个点来调节半导体晶片S的中心差。
该检验部分5具有控制单元51,其控制晶片输送机器人11和转动输送部分27的操作,以及在检验部分5处的宏检验、微检验等的各种操作。该控制单元51具有:控制部分53,用于由检查员M控制的装载部分7的操作和检验部分5的宏检验、微检验等的各种操作;监视器55,用于示出通过如上所述的图像捕捉装置37获取的半导体晶片S的放大图像;对准调节计算装置57;机器人控制装置59;和微检验部分控制装置61。
对准调节计算装置57根据设在检验部分5的晶片输入位置P1处的位置检测传感器45-48以及设在从/到晶片保持部33的晶片输送位置P3处的位置传感器29的检测结果,适当计算半导体晶片S距标准位置的中心和角度差。
该对准调节计算装置57具有差量计算装置,其根据由微检验部分5的位置检测传感器29检测到的半导体晶片S的边缘位置信息而检测微检验部分25中的晶片保持部33距标准位置的差量。在该处理中,输送到晶片输送位置P3的半导体晶片S被输送到设在等待位置的晶片保持部33,晶片保持部33在该等待位置转动半导体晶片S。通过位置检测传感器29高精度地检测半导体晶片S的边缘位置的两个或三个点(坐标数据)。
机器人控制装置59根据由对准调节计算装置57基于位置检测传感器45-48的检测结果计算出的差量,沿XY方向移动安装半导体晶片S的晶片输送机器人11,并将半导体晶片S设定在晶片输入位置P1的标准位置。
在开始微检验之前,微检验部分控制装置61根据对准调节计算装置57基于位置检测传感器29的检测结果计算出的差量,使用XY台35移动晶片保持部33,从而高精度地调节半导体晶片S相对显微镜31的定位。
在完成微检验之后,该微检验控制装置61根据对准调节计算装置57基于位置检测传感器29的检测结果计算的量,移动晶片保持部33,从而将晶片保持部33的中心安放在晶片输送位置P3的标准位置,并将半导体晶片S设在转动输送部分27的机械手44a-44c的标准位置。
在将完成微检验的半导体晶片S输送至转动输送部分27之后,微检验控制装置61将晶片保持部33移向晶片输送位置P3的等待位置。
调节半导体晶片S在晶片盒3中的返回位置的差量调节装置由微检验控制装置61、微检验部分25的晶片保持部33和XY台35构成。
下面说明以上述方式构成的基片检验装置1的操作。
首先,容纳未经检验的半导体晶片S的晶片盒3被装到装载部分7上。晶片输送机器人11将半导体晶片S从晶片盒3取出并将其输送至晶片输入位置P1,在该处半导体晶片S在转动输送部分27的机械手44a-44c之间输送。
当半导体晶片S设在晶片输入位置P1时,对准调节计算装置57基于位置检测传感器45-48对半导体晶片S的边缘的检测结果计算半导体晶片S的中心和机械手44a-44c之间的差量。根据该差量,机器人控制装置59沿XY方向移动晶片输送机器人11,并对半导体晶片S的中心距机械手44a-44c的差量进行粗调节。
在完成该调节之后,将半导体晶片S从晶片输送机器人11输送至转动输送部分27的机械手44a-44c,并通过转动输送部分27的转动从晶片输入位置P1输送至宏检验位置P2。半导体晶片S从机械手44a-44c输送至宏检验部分23,并在宏检验部分23处在半导体晶片S上进行宏检验。在完成该宏检验之后,将半导体晶片S从宏检验部分23输送至机械手44a-44c,并通过转动输送部分27的转动从宏检验位置P2输送至晶片输送位置P3,以输送至微检验部分25。
如图2所示,半导体晶片S被从转动臂43a-43c的机械手44a-44c输送至在晶片输送位置P3的中心等待的微检验部分25的晶片保持部33(步骤S1:第一步骤)。转动晶片保持部33,并且微检验部分25的位置检测传感器29检测半导体晶片S的边缘位置。对准调节计算装置57基于对半导体晶片S的边缘位置的检测结果计算并存储从机械手44a-44c的标准位置到半导体晶片S的中心和角度差量。之后,微检验控制装置61基于该差量使用XY台35移动晶片保持部33,进行对准处理,在该处理中调节半导体晶片S相对显微镜31的中心和角度差(步骤S2:第一处理)。该步骤S2包括计算在机械手44a-44c处从半导体晶片S的位置到半导体晶片S的标准位置的差量的步骤。
之后,通过连同半导体晶片S的表面一起沿各方向移动XY台35来扫描半导体晶片S,用显微镜31放大半导体晶片S并在监视器55上显示放大图像或者通过经由目镜39观察来进行微检验(步骤S3:第二步骤)。
在完成微检验之后,微检验控制装置61控制XY台35并操作安装有半导体晶片S的晶片保持部33移向晶片输送位置P3,在该处半导体晶片S从机械手44a-44c输送/输送至机械手44a-44c。在该步骤中,晶片保持部33根据步骤S2中微检验控制装置61存储的差量以这样的方式移动,即,晶片保持部33的中心与晶片输送位置P3的标准位置配合(步骤S4:第二处理)。该步骤S4表示根据对准调节计算装置57计算的差量将半导体晶片S设在机械手44a-44c的标准位置的步骤。
将半导体晶片S从微检验部分25的晶片保持部33输送至转动臂43a-43c(第一输送部分)(步骤S5),并通过转动输送部分27的转动从晶片输送位置P3(在该处其从微检验部分25输送/输送至微检验部分25)移动至晶片输入位置P1。将半导体晶片S从机械手44a-44c输送至晶片输送机器人11的安装板15(第二输送部分:机器人臂)(步骤S6:第三步骤)。最后,将安装板15输送至晶片盒3内的输送位置并且半导体晶片S容纳在晶片盒3中(步骤S7:第四步骤)。
在其它未经检验并容纳在晶片盒3中的半导体晶片S上进行以上操作。
如上所述,根据基片检验装置1和基片容纳方法,当将半导体晶片S从微检验部分25输送至转动输送部分27时,可以根据对准调节计算部分57计算的差量(中心和角度差量)结果,将经过微检验的半导体晶片S设在机械手44a-44c的标准位置。依此,在与在微检验部分25的晶片输送位置P3处半导体晶片S的定位相同的高精度定位的条件下,将经过微检验并待送回晶片盒3的半导体晶片S输送至转动输送部分27。因此,半导体晶片S在与在微检验部分25处相同的高精度定位的条件下输送至晶片输送机器人11,一旦通过晶片输送机器人11将半导体晶片S送回晶片盒3内,就能够可靠地防止半导体晶片S撞击晶片盒3的壁,从而可防止在半导体晶片S上发生损伤以及灰尘沉积。
在第一实施例中,半导体检验装置1具有装载部分7,然而这不作为限制,例如可采用使晶片盒3直接并可拆卸地连接到靠近检验部分5的晶片输入位置P1的位置的结构来代替装载部分7。在该结构中,晶片输送机器人11优选是代替转动输送部分27将半导体晶片S输送至晶片输入位置P1、宏检验位置P2和晶片输送位置P3。优选是将晶片输送机器人11的安装板15设计成可达到晶片输入位置P1、宏检验位置P2、晶片输送位置P3和晶片盒3的内部。
在以上描述中,微检验部分25的位置检测传感器29设在晶片输送位置P3处,然而这不作为限制,即,它可设在晶片保持部33通过XY台35的移动范围内。
下面参照图3说明本发明的第二实施例。除了控制单元51的功能,以及将半导体晶片S从检验部分5容纳在晶片盒3内的步骤以外,基片检验装置1的结构与第一实施例相同。下文中,说明控制单元51的功能和容纳半导体晶片S的步骤,而省略对相同功能的说明。
对准调节计算装置57除了在第一实施例中说明的功能以外,还具有一功能,例如将基于设在检验部分5的晶片输入位置P1的位置检测传感器45-48对半导体晶片S的边缘位置的检测结果计算得到的中心差量与预定阈值进行比较,并输出比较结果。
预定阈值表示半导体晶片S距晶片输送机器人11的安装板15或转动输送部分27的机械手44a-44c的差量的阈值。该阈值存储在存储部分(图中未示出)中,是用于当安装板15处于被设在晶片盒3内的输送位置的状态下时防止半导体晶片S与晶片盒3内侧的壁接触的值,即使在晶片输入位置P1处半导体晶片S的中心设有距安装板15的标准位置的间隙也是如此。
计算半导体晶片S与晶片输送机器人11的安装板15的标准位置之间的间隙大小的差量检测装置由对准调节计算装置57和设在晶片输入位置P1的位置检测传感器45-48构成。
机器人控制装置59除了第一实施例的功能以外,还具有一功能,即,刚一将半导体晶片S从晶片输入位置P1输送至晶片盒3,对应于对准调节计算装置57基于计算得到的差量输出的比较结果,机器人控制装置59就确定是否移动晶片输送机器人11。即,如果来自位置检测传感器45-48的检测结果(半导体晶片S的中心差)大于存储在存储部分中的阈值,则机器人控制装置59移动晶片输送机器人11,从而将安装板15设在一位置处,在该处半导体晶片S的差量包含在晶片盒3的输送位置的阈值范围内。
调节晶片盒3内半导体晶片S的返回位置的差量调节装置由机器人控制装置59和晶片输送机器人11构成。
下面说明以上述方式构造的晶片检验装置1的操作。
首先,与第一实施例相同,使用晶片输送机器人11将未经检验的半导体晶片S从晶片盒3取出并输送至检验部分5。使用位置检测传感器45-48、对准调节计算装置57和机器人控制装置59对半导体晶片S的中心距机械手44a-44c的差量进行粗调节。在宏检验部分23处进行宏检验之后,使用转动输送部分27将半导体晶片S送至晶片输送位置P3,用于从微检验部分25输送/输送至微检验部分25。
之后,如图3所示,与第一实施例的步骤S1-S6相同,依次进行:将半导体晶片S从机械手44a-44c输送至微检验部分25(步骤S1),进行对准处理(步骤S12),进行微检验(步骤S13),调节用于从微检验部分25输送至机械手44a-44c的输送位置(步骤S14),从微检验部分25输送至机械手44a-44c(步骤S15),以及从机械手44a-44c输送至晶片输送机器人11(步骤S16)。
在从步骤S16输送之后,使用对准调节计算装置57,对半导体晶片S的中心距机械手44a-44c的安装板15和晶片输送机器人11的差量进行计算(步骤S17)。在该步骤S17中,通过在晶片输入位置P1略微移动安装板15来检测中心差。
之后,将该差量与预先存储在存储部分中的阈值作比较(步骤S18)。在步骤S18中,如果发现计算的差量低于或等于阈值,则安装板15移向晶片盒3内的输送位置并且半导体晶片S容纳在晶片盒3内(步骤S19)。
在步骤S18中,如果发现计算的差量大于阈值,则机器人控制装置59移动晶片输送机器人11,从而将安装板15设在一位置,在该处半导体晶片S的差量包含在晶片盒3的输送位置的阈值范围内,并且半导体晶片S容纳在晶片盒3中(步骤S20)。该步骤S20表示基于对准调节计算装置57计算的差量,调节安装板15相对于晶片盒3的位置的步骤。
如上所述,根据基片检验装置1和用于该基片检验装置1的基片容纳方法,当半导体晶片S从晶片输送机器人11的安装板15输送至晶片盒3时,根据相对于晶片盒3的差量来调节安装板15的位置。因此,根据安装板15上的半导体晶片S的标准位置与在晶片盒3处半导体晶片S的调节位置之间的比较物理关系,可以将半导体晶片S更精确地设在晶片盒3的正规位置。
尤其在检验后的半导体晶片S设在晶片输送机器人11上的情况下,在晶片输入位置P1检测半导体晶片S的中心差量,如果该差量大于预定阈值,则调节半导体晶片S相对晶片盒3的返回位置。因此,即使当由于在从晶片输入位置P1输送到晶片输送位置P3时产生的差量而导致在晶片输送位置P3处的对准问题、或者一旦在将半导体晶片S送回晶片盒3时因为电源故障等出现异常中断,从而不可能精确调节时,也可以计算在晶片输入位置P1处的差量并基于该差量来调节半导体晶片S相对晶片盒3的返回位置,因此可防止由于半导体晶片S撞击晶片盒3的壁而在半导体晶片S上发生损伤以及灰尘沉积。
在上述第二实施例中,当晶片输送机器人11的安装板15设在晶片盒3内时调节半导体晶片S的返回位置,然而这不作为限制,还优选的是例如当半导体晶片S从转动输送部分27安装到晶片输送机器人11上时进行调节。
在这种情况下,在步骤S18中,如果计算的差量大于阈值,则半导体晶片S再次从晶片输送机器人11的安装板15输送至转动输送部分27的机械手44a-44c。晶片输送机器人11的安装板15基于计算的差量而移动。之后,将半导体晶片S从机械手44a-44c输送至晶片输送机器人11,因此半导体晶片S在晶片输送机器人11处设在半导体晶片S的标准位置。因此在这种情况下,获得与第二实施例相同的优点。
另外,仅当计算的差量大于阈值时调节半导体晶片S的返回位置,然而,还优选的是例如与阈值无关地调节半导体晶片S的返回位置。
在上述第一和第二实施例中,在基片检验装置1处进行半导体晶片S相对于晶片盒3的标准位置的差量计算和调节,然而这不作为限制,例如如图4所示,优选的是在设有靠近输送部分7固定的校准器71的基片检验装置2处进行操作。该校准器71在将从晶片盒3取出的半导体晶片S从晶片输送机器人11输送至转动输送部分27之前使用位置传感器73a-73d而检测边缘位置。
根据该结构,在将未经检验的半导体晶片S从晶片输送机器人11安装在转动输送部分27上之前,对准调节计算装置57基于校准器71的位置检测传感器73a-73d的检测结果,而计算半导体晶片S相对于晶片输送机器人11和转动输送部分27的标准位置的差量。当半导体晶片S从晶片输送机器人11安装在转动输送部分27上时,在由机器人控制装置59控制晶片输送机器人11的同时,基于上述差量对中心差进行粗调节。
根据该结构,在将检验后的半导体晶片S从转动输送部分27安装在晶片输送机器人11上之后,晶片输送机器人11的安装板15设在校准器71内。通过校准器71的位置检测传感器73a-73d检测半导体晶片S的边缘位置。之后,对准调节计算装置57基于检测结果计算半导体晶片S相对于安装板15的标准位置的差量。最后,机器人控制装置59基于差量移动晶片输送机器人11,从而将安装板15设在从输送位置偏移一定量的位置处,因此,半导体晶片S可容纳在晶片盒3内的预定位置处。
根据该结构,不需要在晶片输入位置P1处的位置检测传感器45-48,因为它们的功能与校准器71的位置检测传感器73a-73d相同。
如果校准器71具有晶片保持部(图中未示出)用于将半导体晶片S从晶片输送机器人11输送/输送至晶片输送机器人11,那么就不限制当晶片输送机器人11的安装板15设在晶片盒3内的时候进行对半导体晶片S的返回位置的调节,还优选的是在半导体晶片S设在校准器71处的情况下进行调节。
即,在基于位置检测传感器73a-73d的检测结果计算半导体晶片S相对于安装板15的差量之后,将半导体晶片S从晶片输送机器人11的安装板15输送到校准器71的晶片保持部。机器人控制装置59基于计算的差量移动晶片输送机器人11的安装板15。之后,将半导体晶片S从晶片保持部输送到晶片输送机器人11,因此,半导体晶片S被设在晶片输送机器人11的标准位置。
已说明了用于计算半导体晶片S相对于晶片输送机器人11或转动输送部分27的标准位置的差量的位置检测传感器45-48设在晶片输入位置P1或校准器71处,然而这不作为限制,例如还优选的是将其设在晶片盒3与晶片输入位置P1之间的路线上的中途。另外,最少一个位置检测传感器就足够了,其可设在所述路线的中途。
已描述了基片检验装置1执行半导体晶片S的微检验,然而这不作为限制,还优选的是在处理装置中可应用微检验部分、生产装置等,所述处理装置是至少在半导体晶片S上执行适当处理的基片处理装置。
虽然上面描述说明了本发明的优选实施例,但是应该理解这些实施例是本发明的示例而并不用作限制。在不脱离本发明的精神或范围的情况下,可以作出添加、省略、替代和其它修改。因此,本发明并不由前述说明限制,而仅由所附权利要求的范围限定。
根据本发明中基片处理装置的基片容纳方法,在将基片送回容纳盒之前,根据基片的差量来调节基片在容纳盒中的返回位置,因此在基片返回容纳盒时可将基片设在容纳盒的规定位置处。因此,可以防止基片撞击容纳盒的壁并可以防止在基片上发生损伤以及灰尘沉积。
特别地,在将基片从处理装置输送到输送装置的步骤中,当根据计算的差量将基片设在输送装置的标准位置时,可以根据在输送装置的标准位置与容纳盒的调节位置之间的比较物理关系,将基片精确地设在容纳盒的调节后的位置处。
根据本发明的基片处理装置,即使基片在其从处理装置输送至容纳盒时相对于输送装置的标准位置具有差量,也可以通过差量调节装置基于差量计算装置计算的差量来调节基片在容纳盒中的返回位置。因此,当基片返回容纳盒时,可将基片设在容纳盒中用于基片的调节位置。

Claims (11)

1.一种用于基片处理装置的基片容纳方法,包括:
第一步骤,将从容纳盒中取出的基片通过输送单元输送至所述基片处理装置;
第二步骤,在所述基片处理装置处理所述基片;
第三步骤,在处理后通过所述输送单元从所述基片处理装置取出所述基片;
第四步骤,在处理后通过所述输送单元将所述基片送回所述容纳盒;
第一处理,从所述第一步骤开始到所述第四步骤之前的时间内,在所述输送单元处计算相对于基片标准位置的差量;以及
第二处理,在所述第一处理之后且在所述第四步骤之前的时间内,根据计算的差量调节所述基片在所述容纳盒中的返回位置。
2.如权利要求1所述的基片容纳方法,其特征在于:
在所述第三步骤之前进行所述第一处理。
3.如权利要求2所述的基片容纳方法,其特征在于:
所述第二处理是这样的处理,即根据在所述第三步骤的差量将所述基片设在所述输送单元的标准位置处。
4.如权利要求1所述的基片容纳方法,其特征在于:
所述输送单元包括:
第一输送部分,其输送所述基片处理装置中的所述基片;和
第二输送部分,其在所述第一输送部分与所述基片处理装置之间输送所述基片;
所述第一处理是这样的处理,即在将所述基片从所述第一输送部分输送至所述第二输送部分之前,计算在所述第二输送部分处相对于基片标准位置的差量。
5.如权利要求4所述的基片容纳方法,其特征在于:
所述第二处理是这样的处理,即刚一将所述基片从所述第一输送部分输送至所述第二输送部分,就根据差量将所述基片设在所述第二输送部分的标准位置。
6.如权利要求4所述的基片容纳方法,其特征在于:
所述第二处理是这样的处理,即刚一通过所述第二输送部分输送至所述容纳部分,就根据差量调节所述第二输送部分相对于所述容纳盒的位置。
7.一种基片处理装置,包括:
处理装置,处理从容纳盒取出的基片;
输送单元,将所述基片从所述处理装置输送至容纳所述基片的所述容纳盒;
差量计算部分,计算在所述输送单元处所述基片相对于基片标准位置的差量;和
差量调节单元,其根据所述差量计算单元计算的差量,调节所述基片在所述容纳盒中的返回位置。
8.如权利要求7所述的基片处理装置,其特征在于:
所述差量计算部分位于将所述基片从所述基片处理装置输送至所述输送单元的位置。
9.如权利要求7所述的基片处理装置,其特征在于:
所述输送单元包括:
第一输送部分,其输送所述基片处理装置中的所述基片;和
第二输送部分,其在所述第一输送部分与所述基片处理装置之间输送所述基片;
所述差量计算部分位于将所述基片从所述第一输送部分输送至所述第二输送部分的位置。
10.如权利要求9所述的基片处理装置,其特征在于:
刚一将所述基片从所述第一输送部分输送至所述第二输送部分,所述差量调节单元就以根据差量将所述基片设在所述第二输送部分的标准位置的方式操作。
11.如权利要求9所述的基片处理装置,其特征在于:
刚一从所述第二输送部分输送至所述容纳部分,所述差量调节单元就以根据差量调节所述第二输送部分相对于所述容纳盒的位置的方式操作。
CNB2006100570585A 2005-03-22 2006-03-17 基片处理装置和基片容纳方法 Expired - Fee Related CN100533704C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005081607 2005-03-22
JP2005081607A JP2006269497A (ja) 2005-03-22 2005-03-22 基板処理装置及び基板収納方法

Publications (2)

Publication Number Publication Date
CN1838398A true CN1838398A (zh) 2006-09-27
CN100533704C CN100533704C (zh) 2009-08-26

Family

ID=37015718

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100570585A Expired - Fee Related CN100533704C (zh) 2005-03-22 2006-03-17 基片处理装置和基片容纳方法

Country Status (4)

Country Link
US (1) US7747343B2 (zh)
JP (1) JP2006269497A (zh)
CN (1) CN100533704C (zh)
TW (1) TWI417977B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308100B (zh) * 2007-05-16 2012-04-25 奥林巴斯株式会社 外观检查装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8600150B2 (en) * 2006-02-13 2013-12-03 Samsung Electronics Co., Ltd. Wafer aligning apparatus and related method
JP5303254B2 (ja) * 2008-12-15 2013-10-02 東京エレクトロン株式会社 異物除去方法及び記憶媒体
KR102238649B1 (ko) * 2014-09-16 2021-04-09 삼성전자주식회사 반도체 칩 본딩 장치
JP6985815B2 (ja) * 2017-05-09 2021-12-22 キヤノン株式会社 搬送装置、システム、および物品の製造方法
KR102624577B1 (ko) * 2020-10-28 2024-01-15 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
JP2022152691A (ja) * 2021-03-29 2022-10-12 東京エレクトロン株式会社 基板処理装置及び基板搬送位置調整方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263518A (ja) 1994-03-18 1995-10-13 Fujitsu Ltd 半導体ウェハの搬送装置及び搬送方法並びに半導体ウェハ処理装置
JPH09102257A (ja) 1995-07-28 1997-04-15 Matsushita Electric Works Ltd 封止接点装置
US5822213A (en) * 1996-03-29 1998-10-13 Lam Research Corporation Method and apparatus for determining the center and orientation of a wafer-like object
US5980194A (en) * 1996-07-15 1999-11-09 Applied Materials, Inc. Wafer position error detection and correction system
TW350115B (en) * 1996-12-02 1999-01-11 Toyota Automatic Loom Co Ltd Misregistration detection device and method thereof
EP1223606A1 (en) * 2000-04-27 2002-07-17 Shin-Etsu Handotai Co., Ltd Semiconductor wafer and device for semiconductor device manufacturing process
US6327517B1 (en) * 2000-07-27 2001-12-04 Applied Materials, Inc. Apparatus for on-the-fly center finding and notch aligning for wafer handling robots
TW559855B (en) 2000-09-06 2003-11-01 Olympus Optical Co Wafer transfer apparatus
US6678055B2 (en) * 2001-11-26 2004-01-13 Tevet Process Control Technologies Ltd. Method and apparatus for measuring stress in semiconductor wafers
US6900877B2 (en) * 2002-06-12 2005-05-31 Asm American, Inc. Semiconductor wafer position shift measurement and correction
US20050151947A1 (en) * 2002-07-31 2005-07-14 Nikon Corporation Position measuring method, position control method, exposure method and exposure apparatus, and device manufacturing method
AU2003280854A1 (en) * 2002-11-28 2004-06-18 Tokyo Electron Limited Wafer processing system, coating/developing apparatus, and wafer processing apparatus
JP3880589B2 (ja) * 2004-03-31 2007-02-14 キヤノン株式会社 位置計測装置、露光装置及びデバイス製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308100B (zh) * 2007-05-16 2012-04-25 奥林巴斯株式会社 外观检查装置

Also Published As

Publication number Publication date
TW200703537A (en) 2007-01-16
TWI417977B (zh) 2013-12-01
US7747343B2 (en) 2010-06-29
US20060215152A1 (en) 2006-09-28
JP2006269497A (ja) 2006-10-05
CN100533704C (zh) 2009-08-26

Similar Documents

Publication Publication Date Title
CN1838398A (zh) 基片处理装置和基片容纳方法
KR101058884B1 (ko) 반도체 제조 장치
CN100407394C (zh) 基板处理装置及其搬送定位方法
JP5573861B2 (ja) 搬送システム
KR20180021046A (ko) 기판 처리 장치 및 기판 처리 방법
CN108780770B (zh) 基板搬送装置及基板搬送机器人的示教方法
TWI532117B (zh) Grain bonding device and its joint head device, and collet position adjustment method
JPWO2002023623A1 (ja) アライメント装置
TWI390660B (zh) 用於半導體晶圓對準之方法與設備
JP2011183492A (ja) 自動位置ずれ補正方法、及び自動位置教示方法。
JP2005193303A (ja) 基板搬送装置
JP4395873B2 (ja) 薄板状物の変位量検出方法及び変位量修正方法
JP2007059640A (ja) 外観検査装置
JP6438826B2 (ja) ボンディング装置及びボンディング方法
JP5930519B2 (ja) 加工装置
WO2021054101A1 (ja) 基板搬送装置および基板搬送装置のハンドの位置補正方法
CN113455117B (zh) 元件装配机
US7361920B2 (en) Substrate processing apparatus and transfer positioning method thereof
CN113510689B (zh) 工业用机器人和工业用机器人的控制方法
WO2023210429A1 (ja) 基板搬送ロボットシステムおよび基板搬送ロボット
KR20120123920A (ko) 웨이퍼 이송 장치를 실시간 모니터링하는 비전 시스템을 구비하는 반도체 제조 설비
US20240157563A1 (en) Substrate conveyance robot and substrate extraction method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090826

Termination date: 20210317

CF01 Termination of patent right due to non-payment of annual fee