CN1832250A - 具有无补偿引线的阻抗匹配外部部件连接 - Google Patents

具有无补偿引线的阻抗匹配外部部件连接 Download PDF

Info

Publication number
CN1832250A
CN1832250A CNA2005101243016A CN200510124301A CN1832250A CN 1832250 A CN1832250 A CN 1832250A CN A2005101243016 A CNA2005101243016 A CN A2005101243016A CN 200510124301 A CN200510124301 A CN 200510124301A CN 1832250 A CN1832250 A CN 1832250A
Authority
CN
China
Prior art keywords
encapsulation
signal lead
interconnect substrate
wire
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101243016A
Other languages
English (en)
Other versions
CN100559580C (zh
Inventor
马修·K·瑟维尔伯特
约翰·威客司
安德鲁·安杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of CN1832250A publication Critical patent/CN1832250A/zh
Application granted granted Critical
Publication of CN100559580C publication Critical patent/CN100559580C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Waveguides (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

在一个方面中，电子中装置包括互连衬底、部件和不连续性补偿器。互连衬底包括信号导体和接地导体。部件包括具有信号线和接地导体的器件、封装和信号引线。信号引线电耦合到封装的内部信号路径，并且具有从封装延伸到互连衬底的信号导体的外部部分。不连续性补偿器将封装的接地路径电耦合到互连衬底的接地导体。不连续性补偿器包括在与互连衬底相交的平面中定向并且与信号引线的外部部分的至少实质部分一起形成传输线结构的导电平坦表面，该传输线结构具有与指定带宽上的标称阻抗基本匹配的阻抗。

Description

具有无补偿引线的阻抗匹配外部部件连接
技术领域
本发明涉及具有无补偿引线的阻抗匹配外部部件连接。
背景技术
高频器件被封装到高频电子和光电子部件，这些部件提供了便于处理、安装和将高频器件连接到互连衬底(例如，印刷电路板)上的外部电路的结构。互连衬底一般包括多层电介质材料(例如，塑料或陶瓷材料)，该电介质材料支撑各组导电高频信号迹线、直流(DC)信号迹线和接地迹线。不同电介质材料层上的迹线一般用延伸穿过电介质材料层的导电过孔互连。可以使用各种不同的自动、半自动和手工部件安装工艺将无引线和具有引线的高频部件电连接到互连衬底的迹线。
在高频电路中，用建模为传输线的信号路径将源互连到负载(例如，集成电路芯片)。一般来说，使源和负载与传输线的标称阻抗阻抗匹配，以便使损耗和反射最小化，从而实现从源到负载的最大功率传输。信号路径中的任何转变(例如，信号路径的电或物理特性的任何改变)引入信号路径阻抗不连续性，这导致信号反射，这些信号反射使所传输的信号的完整性恶化并使传输到负载的功率降低。信号过孔、封装引线(packagelead)和接合导线都是表现为寄生电感的转变，它们导致显著的反射和显著的传输信号完整性恶化，尤其是在GHz范围或更高的频率处时。
已提议了多种不同的方法来对高频部件和互连衬底之间的信号路径转变的寄生电感进行补偿。这些方法中的多种被集成到高频部件封装的互连接口的设计中。例如，在一种方法中，高频电路元件被容纳在这样的封装中，在该封装中，用于将电路元件的电极引出的导线由条状线路形成。绝缘薄膜将这些连线接合到金属平板，该金属平板充当条状线路的公共地和封装的散热平板。在将封装安装到互连衬底时，金属平板被弯曲并插入到该互连衬底内的槽中并焊接到该互连衬底背侧的地平面；同时，这些导线被弯曲并焊接到该互连衬底顶侧的布线层。
多种工业标准部件封装(例如晶体管外形(TO)壳封装和蝶形(butterfly)封装)都不包括任何类型的它们的外部引线的集成寄生感应补偿。但是，这些类型的封装频繁使用，因为它们相对较低的成本和出于其他考虑。但是，在GHz范围和更高的频率处，由外部引线的寄生电感不连续性所致的信号恶化和电磁干扰显著降低了这些类型封装的效用。
已作出多种尝试来克服与在高频处操作具有未补偿的外部信号引线的部件相关联的困难。在一种方法中，在外部引线周围放置金属屏蔽来减少由高频信号传递过未补偿的外部信号引线所产生的电磁干扰(EMI)。但是，这种方法未解决减少高频信号在未补偿的信号引线中的损耗和失真的需求。在另一种方法中，包括在薄聚酰亚胺膜上形成铜金属图案的柔性电路被焊接在TO壳封装的引线和互连衬底的布线迹线之间。该柔性电路在TO壳引线和互连衬底的布线迹线之间形成共面波导，从而显著减少了外部引线中的损耗和反射。但是，这种方法制造成本高、缺陷率高、可靠性低。
发明内容
在一个方面中，本发明的公开了一种电子组件，该电子组件包括互连衬底、部件和不连续性补偿器。互连衬底包括信号导体和接地导体。部件包括具有信号线和接地导体的器件、封装和信号引线。封装容纳该器件、电耦合到该器件的信号线并且在指定带宽上具有标称阻抗的内部信号路径、以及电耦合到该器件的接地导体的接地路径。信号引线电耦合到内部信号路径并且具有从封装延伸到互连衬底的信号导体的外部部分。不连续性补偿器将封装的接地路径电耦合到互连衬底的接地导体。不连续性补偿器包括在与互连衬底相交的平面中定向并且与信号引线的外部部分的至少实质部分一起形成传输线结构的导电平坦表面，该传输线结构具有与指定带宽上的标称阻抗基本匹配的阻抗。
在另一个方面中，本发明公开了一种制造电子组件的方法。根据该创造性方法，提供包括信号导体和接地导体的互连衬底。并且提供部件。该部件包括具有信号线和接地导体的器件、封装和信号引线。封装容纳该器件、电耦合到该器件的信号线并且在指定带宽上具有标称阻抗的内部信号路径、以及电耦合到该器件的接地导体的接地路径。信号引线电耦合到内部信号路径并且具有从封装延伸的外部部分。信号引线的外部部分被电连接到互连衬底的信号导体。在信号引线的外部部分被电连接后，将不连续性补偿器附接到封装的接地路径和互连衬底的接地导体。该不连续性补偿器包括与信号引线的外部部分的至少实质部分一起形成传输线结构的导电表面，该传输线结构具有与指定带宽上的标称阻抗基本匹配的阻抗。
从包括附图和权利要求的下面的描述中，本发明的其他特征和优点将变清楚。
附图说明
图1是包括互连衬底、部件和不连续性补偿器的电子组件的实施例的一部分的简要截面图。
图2是图1示出的电子组件实施例的简要俯视图。
图3的曲线图示出了作为地平面和圆柱引线的中心之间的距离的函数绘出的特征阻抗。
图4是由电介质隔离层分隔开的不连续性补偿器和圆柱信号引线的简要截面图。
图5是图1示出的部件的实现的简要横截面图。
图6是不连续性补偿器的实施例的简要图，该不连续性补偿器形成具有图5示出的部件实现的引线的阻抗匹配传输线结构。
图7是图6示出的不连续性阻抗匹配器的实施例的简要图，该不连续性补偿器具有延伸到互连衬底的孔内的突起。
图8A是包括图1示出的部件实现和由虚线示出的两个不连续性补偿器的组件的俯视图。
图8B是图8A示出的组件的沿线8B-8B的截面图。
图8C是图8C示出的组件的沿线8C-8C的截面图。
图9是用于制造图1示出的电子组件实施例的方法的实施例的流程图。
具体实施方式
在下面的描述中，相似的标号用来表示相似的元件。此外，附图是要以简图的方式说明示例性实施例的主要特征。附图不是要图示实际实施例的每个特征，也不是要图示所示出的元件的相对尺寸，并且不是按照比例绘制的。
下面详细描述的实施例使高频部件的外部信号引线能够与这些部件中的信号路径的标称阻抗阻抗匹配，从而显著减少信号损耗、反射和失真，以及显著减少来自信号引线的EMI发射。具体地说，这些实施例包括具有用外部信号引线阻抗匹配传输结构形成的导电平坦表面的不连续性补偿器。这些导电平坦表面朝向互连衬底平面的外部，这允许不连续性补偿器被轻易地结合到用于制造高频电子组件的现有自动、半自动和手工工艺中。
图1示出了电子组件10的实施例的一部分，电子组件10包括互连衬底12、部件14和不连续性补偿器16。电子组件10可以被结合到任何类型的电子或光电器件模块中。在某些实现中，电子组件10可以被结合到高频光纤收发模块中。
一般来说，互连衬底12可以是任何类型的衬底，该衬底包括用于将电子组件10的部件彼此互连和连接到外部电路的导电迹线。在某些实现中，互连衬底12包括多层电介质材料(例如，塑料或陶瓷材料)，该多层电介质材料支撑各组高频信号迹线、直流(DC)信号迹线和接地迹线。不同电介质材料层上的这些迹线一般由延伸穿过电介质材料层的导电过孔互连。在图1示出的电子组件的一部分中，互连衬底12包括信号导体18、接地导体20，信号导体18为延伸穿过互连衬底12的一层或多层的过孔中的导电材料的形式，接地导体20为在互连衬底顶侧形成导电迹线图案的形式。
部件14包括器件22、封装24和信号引线26。一般来说，器件22可以是任何类型的电子或光电器件，包括光接收器、光探测器和单片微波集成电路(MMIC)。封装24可以是任何类型的电子或光电器件封装，包括晶体管外形(TO)壳封装或蝶形封装。封装24容纳器件22、电耦合到器件22的信号线的内部信号路径28(在所示实施例中用接合导线实现)。封装24还包括电耦合到器件22的接地导体32的接地路径30。封装24还可以容纳其他部件，包括一个或多个其他光学器件、微波器件、传输线、滤波器和衰减器。容纳在封装24中的各种器件彼此互连，并且由互连衬底34连接到信号引线26，其例如可以是印刷电路板或柔性电路。互连衬底34包括背侧接地平面导体36和接地过孔38，该接地过孔38将器件22的接地导体32电连接到接地平面导体36。接地平面导体36电连接到封装24外部的地。信号引线26电耦合到封装24的内部信号路径28。信号引线26具有从封装24延伸到互连衬底12的信号导体18的外部部分。
在下面的讨论中，封装的内部信号路径28建模为在指定带宽上具有标称阻抗的传输线。信号路径28被设计为与器件22的信号线的标称阻抗基本阻抗匹配(例如，±20％)。在某些实现中，标称阻抗为50欧姆，并且指定带宽为由DC到10GHz。
不连续性补偿器16将封装24的接地路径30电耦合到互连衬底12的接地导体20。具体地说，不连续性补偿器16在封装24的外部地和接地导体20之间提供导电接地路径。不连续性补偿器16还包括导电平坦表面40，其在与互连衬底12相交的平面内定向(oriented)，并且与信号引线26的外部部分的至少实质部分一起形成传输线结构，该传输线结构具有与指定带宽上的标称阻抗基本匹配(例如，±20％)的阻抗。这样，不连续性补偿器16可以补偿由信号引线26产生的寄生电感不连续性，从而使损耗和反射最小化，并且实现通过信号引线26去往和来自器件22的信号线的最大功率传输。
参考图1和图2，不连续性补偿器16定位的足够接近信号引线26，以产生在指定带宽上具有期望特征阻抗的传输线结构。一般来说，假定在信号引线26的外部部分的长度上，信号引线26和导电表面40的材料组分不变，并且信号引线26和导电表面之间的介电常数不变，导电表面40和信号引线26的外部部分之间的距离也应当基本恒定。在所示实施例中，信号引线26的外部部分在垂直于互连衬底12的弯曲平面内弯曲。不连续性补偿器16的基本平坦表面40基本平行于信号引线26的弯曲平面。这允许基本平坦平面40和信号引线26的中心之间的隔离距离(Δ)沿信号引线26与平坦表面40重叠的外部部分的长度部分基本恒定。
图3示出了圆柱信号导体的特征阻抗与隔离距离Δ之间的映射，其中该圆柱信号导体具有0.3mm的直径，并且由空气间隙与平坦接地平面隔离开，该空气间隙对应于隔离距离Δ，该距离在0.1mm到0.4mm范围上变化。该映射可以从通常可用的特征阻抗表导出。如图3所示，为了获得50欧姆的特征阻抗，导电表面40应当从圆柱信号引线26的中心分离开约0.18mm距离。
在某些实现中，可以在不连续性补偿器16的导电平面40和信号引线26之间设置电介质材料。例如，在某些实现中，可以用电介质材料(例如，聚脂薄膜或特氟纶)薄膜42涂覆导电表面40，如图4所示。在这些实施例中，薄膜42的厚度被选择为对应于实现期望特征阻抗所要求的导电平面40和信号引线26之间的间隙。在这些实施例的一个实现中，使用聚脂薄膜42使隔离距离Δ减少到0.175mm，并且圆柱信号引线的半径为0.15mm。在这种实现中，为了实现50欧姆的特征阻抗，导电平面40和信号引线26之间的间隙(从而电介质薄膜42的厚度)约为0.025mm。
图5示出了用四引脚TO壳实现的部件14，其包括封盖50、凸台(header)52、一组密封件54和一组四个圆柱引线56。在这种实现中，封盖50和凸台52形成容纳器件22的密封罩。密封件54密封引线56。密封件54可以由玻璃制成，并且圆柱引线56可以由与玻璃密封件54热配合的导电材料(例如诸如科瓦铁镍钴合金之类的铁镍合金)制成。器件22的AC信号线和DC偏压线都通过接合导线58电连接到引线56。器件22电接地到封盖50和凸台52。
参考图6，在某些实施例中，图5中示出的TO壳实现的引线56延伸穿过互连衬底12顶侧62中的各个孔60到互连衬底12的AC信号和DC偏压导体。在引线56被接合到互连衬底导体后，它们在各自的与互连衬底12相交的弯曲平面中被弯曲。在图示实施例中，引线56在垂直于互连衬底12的顶侧62的弯曲平面中被弯曲。具体地说，引线56中的两个在第一弯曲平面中被弯曲，而引线56中的另外两个在第二弯曲平面中被弯曲。在其他实施例中，引线56可以在各自的平面中被弯曲，这些平面以各自的不同于90°的角度与顶侧62相交。
在图示实施例中，不连续性补偿器16由弯曲成直角结构的导电金属片材料实现，该结构包括两个基本平行的侧壁64、66和顶壁68。在制造电子组件10期间，不连续性补偿器16被放置在弯曲的引线56的上方，以使侧壁64、66的内导电平坦表面定位得接近各对弯曲的引线56，并且定向为基本平行与相应的弯曲表面。不连续性补偿器的侧壁64、66被设计为内导电平坦表面与信号引线56的外部部分的至少实质部分一起形成传输线结构，该传输线结构与指定带宽上的标称阻抗基本匹配。
不连续性补偿器16还包括第一组凸缘70、72、74、和第二组凸缘76、78，其中第一组凸缘接合(例如焊接)到TO壳凸台52的外部区域，第二组凸缘接合(例如焊接)到互连衬底12顶侧62上的一个或多个接地导体。由于TO壳封装的接地路径电连接到凸台52的外部区域，所以不连续性补偿器16将TO壳封装的接地路径电耦合到互连衬底12的一个或多个接地导体，从而充当用引线56形成的传输线结构的接地平面。
在某些实现中，侧壁64、66、68的内表面用形成图案的电介质材料(例如，聚脂薄膜或特氟纶)涂覆(例如丝网印刷)，该电介质材料充当壁64、66、68的内表面和引线56之间的隔离物。
图7示出了不连续性补偿器16的一个实现，该实现对应于图6示出的实现，除了凸缘76、78由管脚状突起82、84替换，管脚状突起82、84延伸通过互连衬底12顶侧62中的各自的孔86、88到互连衬底12的一个或多个接地导体。
图8A、图8B和图8C示出了部件14和不连续性补偿器16的另一个实现。在该实现中，部件14包括蝶形封装88和八个直角引线90、92、94、96、98、100、102、104。第一不连续性补偿器16与传输高频信号的引线90～96中的多个一起形成各个传输线结构，并且第二不连续性补偿器16与传输高频信号的引线98～104中的多个一起形成各个传输线结构。每个不连续性补偿器16包括模制或压制的导电金属结构106，导电金属结构106具有三个支线108、110和112。支线108～112的内壁用电介质材料薄层114涂覆，该电介质材料形成支线108～112和引线90～104之间的隔离物。在图示实施例中，内支线110的两侧都具有平坦导电表面，它们与引线100、102一起形成传输线结构。
图9示出了制造电子组件10的方法的实施例。根据本实施例，提供包括信号导体和接地导体的互连衬底(框120)。提供包括器件的部件、具有接地路径的封装和信号引线(框122)。将信号引线的外部部分电连接到互连衬底的信号导体(框124)。将不连续性补偿器附接到封装的接地路径和互连衬底的接地导体(框126)。
其他实施例在权利要求的范围内。

Claims (20)

1.一种电子组件，包括：
互连衬底，其包括信号导体和接地导体；
部件，其包括：
器件，其具有信号线和接地导体，
封装，其容纳所述器件、电耦合到所述器件的所述信号线并且在指定带宽上具有标称阻抗的内部信号路径、以及电耦合到所述器件的所述接地导体的接地路径，和
信号引线，其电耦合到所述内部信号路径并且具有从所述封装延伸到所述互连衬底的所述信号导体的外部部分；以及
不连续性补偿器，其将所述封装的所述接地路径电耦合到所述互连衬底的所述接地导体，并且包括在与所述互连衬底相交的平面中定向并且与所述信号引线的所述外部部分的至少实质部分一起形成传输线结构的导电平坦表面，所述传输线结构具有与所述指定带宽上的所述标称阻抗基本匹配的阻抗。
2.如权利要求1所述的电子组件，其中所述不连续性补偿器具有接合到所述封装外部区域的凸缘。
3.如权利要求2所述的电子组件，其中所述凸缘被焊接到所述封装的所述外部区域。
4.如权利要求1所述的电子组件，其中所述不连续性补偿器具有接合到所述互连衬底的所述接地导体的凸缘。
5.如权利要求1所述的电子组件，其中所述不连续性补偿器具有延伸到所述互连衬底中的孔内的突起。
6.如权利要求1所述的电子组件，其中所述信号引线在与所述互连衬底相交的弯曲平面中弯曲，并且所述不连续性补偿器的所述导电表面基本平行于所述弯曲平面。
7.如权利要求6所述的电子组件，其中：
所述部件包括电耦合到所述封装的第二内部信号路径的第二信号引线，所述第二信号引线具有从所述封装延伸到所述互连衬底的第二信号导体的外部部分，并且在第二弯曲平面中弯曲；并且
不连续性补偿器还包括基本平行于所述第二弯曲平面并且与所述第二信号引线的所述外部部分的至少实质部分一起形成传输线结构的第二导电平坦表面，所述传输线结构具有与所述指定带宽上的所述标称阻抗基本匹配的阻抗。
8.如权利要求1所述的电子组件，还包括在所述不连续性补偿器的所述导电表面与所述信号引线之间的绝缘电介质材料。
9.如权利要求8所述的电子组件，其中所述电介质材料被附着到所述不连续性补偿器的所述导电平面。
10.如权利要求1所述的电子组件，其中在所述封装和所述互连衬底之间，不连续性补偿器与所述信号引线分离。
11.如权利要求1所述的电子组件，其中所述信号引线具有圆形截面。
12.如权利要求1所述的电子组件，其中所述封装是晶体管外形壳封装。
13.一种制造电子组件的方法，包括下述步骤：
(a)提供包括信号导体和接地导体的互连衬底；
(b)提供部件，所述部件包括：
器件，其具有信号线和接地导体，
封装，其容纳所述器件、电耦合到所述器件的所述信号线并且在指定带宽上具有标称阻抗的内部信号路径、以及电耦合到所述器件的所述接地导体的接地路径，和
信号引线，其电耦合到所述内部信号路径并且具有从所述封装延伸的外部部分；
(c)将所述信号引线的所述外部部分电连接到所述互连衬底的所述信号导体；以及
(d)在(c)之后，将所述不连续性补偿器附接到所述封装的所述接地路径和所述互连衬底的所述接地导体，所述不连续性补偿器包括与所述信号引线的所述外部部分的至少实质部分一起形成传输线结构的导电表面，所述传输线结构具有与所述指定带宽上的所述标称阻抗基本匹配的阻抗。
14.如权利要求13所述的方法，其中所述不连续性补偿器具有凸缘，并且(d)包括将所述凸缘接合到所述封装的外部区域。
15.如权利要求14所述的方法，其中(d)包括将所述凸缘焊接到所述封装的所述外部区域。
16.如权利要求13所述的方法，其中所述不连续性补偿器具有凸缘，并且(d)包括将所述凸缘接合到所述互连衬底的所述接地导体。
17.如权利要求13所述的方法，其中所述不连续性补偿器具有突起，并且(d)包括将所述突起延伸到所述互连衬底中的孔内。
18.如权利要求13所述的方法，其中所述不连续性补偿器包括导电平坦表面，并且(d)包括将所述导电平坦表面定位得接近所述信号引线的所述外部部分，并且在与所述互连衬底相交的平面中定向。
19.如权利要求13所述的方法，其中(c)包括在与所述互连衬底相交的弯曲平面中弯曲所述信号引线，并且(d)包括将所述导电平坦表面定位得接近所述信号引线并且基本平行于所述弯曲平面。
20.如权利要求19所述的方法，其中：
所述部件包括电耦合到所述封装的第二内部信号路径的第二信号引线，所述第二信号引线具有从所述封装延伸的外部部分，并且(c)包括将所述第二信号引线的所述外部部分电连接到所述互连衬底的第二信号导体，以及在第二弯曲平面中使所述第二信号引线弯曲；并且
所述不连续性补偿器还包括第二导电平坦表面，并且(d)包括将所述第二导电平坦表面定位得接近所述第二信号引线并且基本平行于所述第二弯曲平面，以与所述第二信号引线的所述外部部分的至少实质部分一起形成第二传输线结构，所述第二传输线结构具有与在所述指定带宽上的所述标称阻抗基本匹配的阻抗。
CNB2005101243016A 2005-03-10 2005-11-28 一种电子组件及其制造方法 Expired - Fee Related CN100559580C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/076,601 US7471520B2 (en) 2005-03-10 2005-03-10 Impedance matching external component connections with uncompensated leads
US11/076,601 2005-03-10

Publications (2)

Publication Number Publication Date
CN1832250A true CN1832250A (zh) 2006-09-13
CN100559580C CN100559580C (zh) 2009-11-11

Family

ID=36914864

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101243016A Expired - Fee Related CN100559580C (zh) 2005-03-10 2005-11-28 一种电子组件及其制造方法

Country Status (3)

Country Link
US (1) US7471520B2 (zh)
CN (1) CN100559580C (zh)
DE (1) DE102005056263B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102122767B (zh) * 2010-01-08 2013-05-01 研祥智能科技股份有限公司 一种拓展互连组件
CN103703610A (zh) * 2011-12-02 2014-04-02 松下电器产业株式会社 无线模块

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110041179A (ko) * 2009-10-15 2011-04-21 한국전자통신연구원 패키지 구조
US20110206328A1 (en) * 2010-02-25 2011-08-25 Emcore Corporation Optoelectronic module with emi shield
JP5682182B2 (ja) * 2010-08-30 2015-03-11 富士通オプティカルコンポーネンツ株式会社 光変調器モジュール
DE102011085650B4 (de) * 2011-11-03 2022-09-01 Robert Bosch Gmbh Befestigung eines Steuergerätes für ein Getriebesteuermodul an einer Trägerplatte
JP6229599B2 (ja) * 2014-06-12 2017-11-15 富士通オプティカルコンポーネンツ株式会社 光モジュール及び送信装置
JP6237719B2 (ja) * 2015-07-10 2017-11-29 富士通オプティカルコンポーネンツ株式会社 光送受信器
DE102018120895A1 (de) * 2018-08-27 2020-02-27 Schott Ag TO-Gehäuse mit einem Erdanschluss

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4826069B1 (zh) * 1968-03-04 1973-08-04
US3715635A (en) * 1971-06-25 1973-02-06 Bendix Corp High frequency matched impedance microcircuit holder
US4951011A (en) * 1986-07-24 1990-08-21 Harris Corporation Impedance matched plug-in package for high speed microwave integrated circuits
JP2978533B2 (ja) * 1990-06-15 1999-11-15 株式会社日立製作所 半導体集積回路装置
DE4236945A1 (de) * 1992-11-02 1994-05-05 Minnesota Mining & Mfg Verbindungselement für eine Hochfrequenz-Signalübertragungsstrecke
CA2161718A1 (en) * 1994-10-31 1996-05-01 Hiromi Kurashima Optical module having structure for defining fixing position of sleeve
JPH09289404A (ja) * 1996-04-24 1997-11-04 Honda Motor Co Ltd リボンとボンディングワイヤとマイクロ波回路用パッケージ
US6535393B2 (en) * 1998-12-04 2003-03-18 Micron Technology, Inc. Electrical device allowing for increased device densities
US6407932B1 (en) * 1999-10-01 2002-06-18 Jds Uniphase Corporation Electromagnetic interference shield and ground cage
WO2001033272A1 (en) * 1999-11-01 2001-05-10 Cielo Communications, Inc. Optical device using chip-on-board technology
US6707679B2 (en) * 2002-03-20 2004-03-16 Tektronix, Inc. Butt joined opto-electronic module
US6823586B2 (en) * 2002-05-29 2004-11-30 Meriton Networks Inc. Method of mounting a butterfly package on a PCB
JP4550386B2 (ja) * 2003-03-27 2010-09-22 三菱電機株式会社 光半導体素子用パッケージ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102122767B (zh) * 2010-01-08 2013-05-01 研祥智能科技股份有限公司 一种拓展互连组件
CN103703610A (zh) * 2011-12-02 2014-04-02 松下电器产业株式会社 无线模块
CN103703610B (zh) * 2011-12-02 2016-07-27 松下知识产权经营株式会社 无线模块

Also Published As

Publication number Publication date
DE102005056263A1 (de) 2006-09-14
CN100559580C (zh) 2009-11-11
US7471520B2 (en) 2008-12-30
US20060202321A1 (en) 2006-09-14
DE102005056263B4 (de) 2012-07-12

Similar Documents

Publication Publication Date Title
CN100559580C (zh) 一种电子组件及其制造方法
CN1306601C (zh) 半导体封装及其制造方法
US5552752A (en) Microwave vertical interconnect through circuit with compressible conductor
US6949992B2 (en) System and method of providing highly isolated radio frequency interconnections
US20220007499A1 (en) Module, terminal assembly, and method for producing module
KR100663265B1 (ko) 다층 기판 및 그 제조 방법
CN103575388B (zh) 红外传感器
JPH1141010A (ja) ストリップ線路−導波管変換器
CN1089396A (zh) 集成微波电路模件及其连接结构
WO2011076138A1 (zh) 连接器、电路板以及电路板连接结构
US20100231320A1 (en) Semiconductor device, transmission system, method for manufacturing semiconductor device, and method for manufacturing transmission system
US5083236A (en) Inductor structure with integral components
CN1842910A (zh) 复合电子部件
CN1700850A (zh) 半导体器件、噪声减小方法以及屏蔽盖
US6466101B2 (en) Microstrip line-waveguide converter structure, integrated circuit package for high frequency signals provided with this converter structure, and manufacturing method therefor
CN1574711A (zh) 具有顶开容器结构的光接收器模块
CN101401268A (zh) 光模块
US8227707B2 (en) Coaxial connector mounted circuit board
JPS61114562A (ja) マイクロ波用チツプキヤリヤ
JPH0951209A (ja) 誘電体基板および配線基板
KR100698570B1 (ko) 전자파 간섭을 감소시키는 패키지 디바이스
CN1574450A (zh) 将信号引入屏蔽射频电路的方法与装置
JP3305589B2 (ja) 高周波用半導体装置の実装構造
CN115696896A (zh) 一种毫米波电路装置
CN2800696Y (zh) 信号传输结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20061124

Address after: Singapore Singapore

Applicant after: AGILENT TECHNOLOGIES, Inc.

Address before: Singapore Singapore

Applicant before: Avago Technologies General IP (Singapore) Pte. Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: AVAGO TECHNOLOGIES GENERAL IP (SINGAPORE) CORPORAT

Free format text: FORMER OWNER: AVAGO TECHNOLOGIES ECBU IP

Effective date: 20130502

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130502

Address after: Singapore Singapore

Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: Singapore Singapore

Patentee before: AGILENT TECHNOLOGIES, Inc.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20181015

Address after: Singapore Singapore

Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: Singapore Singapore

Patentee before: Avago Technologies General IP (Singapore) Pte. Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201020

Address after: Singapore City

Patentee after: Broadcom International Pte. Ltd.

Address before: Singapore City

Patentee before: Avago Technologies General IP (Singapore) Pte. Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230420

Address after: Singapore, Singapore

Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: Singapore, Singapore

Patentee before: Broadcom International Pte. Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091111