CN1826037B - 刚柔性印刷电路板及其制造方法 - Google Patents

刚柔性印刷电路板及其制造方法 Download PDF

Info

Publication number
CN1826037B
CN1826037B CN2005101075190A CN200510107519A CN1826037B CN 1826037 B CN1826037 B CN 1826037B CN 2005101075190 A CN2005101075190 A CN 2005101075190A CN 200510107519 A CN200510107519 A CN 200510107519A CN 1826037 B CN1826037 B CN 1826037B
Authority
CN
China
Prior art keywords
window
insulating barrier
diaphragm
circuit
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005101075190A
Other languages
English (en)
Other versions
CN1826037A (zh
Inventor
明凡永
金东局
朴永誧
尹永硕
杨德稹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020050055647A external-priority patent/KR100651335B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN1826037A publication Critical patent/CN1826037A/zh
Application granted granted Critical
Publication of CN1826037B publication Critical patent/CN1826037B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C26/00—Coating not provided for in groups C23C2/00 - C23C24/00
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/023—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0382—Continuously deformed conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09109—Locally detached layers, e.g. in multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

在此公开了一种刚柔性PCB及其制造方法。由于在刚柔性PCB的制造过程中未使用聚酰亚胺敷铜箔叠片，避免由于聚酰亚胺敷铜箔叠片的使用导致的成本增加和不同材料之间的界面处差的粘结可靠性。

Description

刚柔性印刷电路板及其制造方法
技术领域
本发明总体上涉及刚柔性印刷电路板(PCB)及其制造方法，更具体涉及刚柔性PCB及其制造方法，其中在刚柔性PCB的制造过程中不使用聚酰亚胺敷铜箔叠片，以便避免由于聚酰亚胺敷铜箔叠片的使用导致成本增加和不同材料之间的界面处差的粘接可靠性。
背景技术
根据需要小型化的、轻的以及微小的电子器件，以及需要轻的、微小的和高密度PCB的近期趋势。由此，能满足上述需要的多层柔性PCB的使用迅速增长。但是，制造多层柔性PCB的工艺是复杂的，以及与制造一般的刚性PCB的工艺相比，具有许多阶段，因此成本和次品分数(fractions)是高的。近年来，为了制造折叠型移动电话采用具有柔性部分的刚柔性PCB的多层刚性PCB，因此预计刚柔性PCB的需求将迅速地增长。刚柔性PCB的柔性部分减小制造商品的工艺中的可加工性和增加次品分数。特殊材料的研制和采用该特殊材料的工艺有助于解决上述问题，由此保证超过竞争公司的优越性。为了制造柔性PCB，使用薄和高强度材料形成微型电路必须是可行的。换句话说，材料和工艺的选择是重要的。聚酰亚胺树脂主要用作该材料，因为在耐热性、机械强度、阻燃性以及电性能方面没有材料可用来代替聚酰亚胺树脂。但是，目前已经开发了在高频响应、耐湿性、尺寸稳定性以及成本方面能代替聚酰亚胺树脂的材料。
根据电子部件的小型化和集成度，研制了能在其上安装电子部件的各种多层电路板。它们由刚柔性多层PCB制成(下面，称为“刚柔性PCB”)，该PCB能够使被基底占据的体积最小和能够在三维空间中改进。
在刚柔性PCB中，可以在一个PCB中结合多个板，没有用于使板彼此连接的附加连接器或电缆，因此具有几乎没有电信号的延迟或失真以及可以减小用于安装的空间体积的优点。由此，人们认为它可以用于仅仅允许弯曲一次的静态&动态应用和用于几十万循环的应用。但是，由于采用了昂贵的柔性聚酰亚胺敷铜箔叠片，制造成本高达一般刚柔性PCB的3-4倍。以及，预浸料坯(或键合片)和聚酰亚胺的界面处差的粘结强度已被认为是PCB制造和实现长久可靠性的缺点，预浸料坯用作层间粘合剂，以形成多层刚性部分。特别，最近，根据PCB的价格降低以及在某些领域中又增加属于con to con连接方式的连接器或电缆的使用，聚酰亚胺材料的成本负担巨大地增长。但是，考虑到电信号的延迟或轻、微小、短和小的电子产品的趋势，需要一种采用新工艺的廉价刚柔性PCB的制造方法。
图1A至1I是说明根据常规技术的制造刚性柔性PCB的剖面图。
如图1A所示，制备预浸料坯101，通过其在其预定位置形成窗口(A)。
如图1B所示，在预浸料坯101的两侧上形成包括聚酰亚胺膜102a，102b和铜箔层103a，103b的聚酰亚胺敷铜箔叠片。
如图1C所示，在铜箔层103a，103b上涂敷干膜104a，104b或液体光刻胶。
如图1D所示，在其上印刷有预定图形的布线图薄膜被粘附到干膜104a，104b，以及被曝光和显影，以形成预定的抗刻蚀图形。而且，所得的结构被浸入刻蚀液中，此时，干膜104a，104b用作抗蚀剂。由此，其位置对应于除干膜104a，104b的预定图形以外的部分的铜箔层103a，103b的一部分被除去。
如图1E所示，使用洗提溶液(stripping solution)除去干膜104a，104b，以形成预定的电路图形103a，103b。
如图1F所示，在其位置对应于预定位置处的窗口(A)的电路图形103a，103b上涂敷覆层105a，105b，然后被冲压。
如图1G所示，在电路图形103a，103b上层叠在图1a中制备的预浸料坯106a，106b，以便露出覆层105a，105b的一部分。
如图1H所示，在预浸料坯106a上层叠包括聚酰亚胺薄膜107a，107b和铜箔层108a，108b的聚酰亚胺敷铜箔叠片，这构成最外部层，然后经受光刻工序，以形成预定的电路图形108a，108b。
如图1I所示，图1H的步骤被重复一次，以在其位置对应于预定位置处的窗口(A)的部分最外部电路图形108a，108b上涂敷覆层113a，113b，所得的结构被冲压，以产生刚柔性PCB。
作为相关技术，美国专利号6,745,463公开了一种制造刚性柔性PCB的方法。
但是，在常规PCB中，聚酰亚胺敷铜箔叠片和由不同材料制成的预浸料坯构成刚性区，由此减小粘结强度。为了避免这些，必须使用附加的等离子体(或电晕)处理或机械刷洗，表面处理聚酰亚胺敷铜箔叠片。
此外，在常规PCB中，由于在其上形成电路图形的聚酰亚胺敷铜箔叠片上层叠覆层，因此当热滞(表面安装工序等)发生时，由于覆层的粘合剂的CTE，电路图形朝着覆层的弯曲部分卷曲，由此不能令人满意地进行表面安装器件的安装，导致缺陷增加。
另一问题是由于聚酰亚胺敷铜箔叠片的成本高于预浸料坯，因此不可能形成廉价的刚柔性敷铜箔叠片。
发明内容
由此，本发明关注现有技术中发生的上述问题，以及本发明的目的是提供一种廉价的刚柔性PCB，没有聚酰亚胺敷铜箔叠片，其中粘结的可靠性是优异的，可实现弯曲，以及在弯曲部分没有破裂，及提供其制造方法。
为了完成上述目的，本发明提供一种制造刚柔性PCB的方法。该方法包括(A)制备包括第一绝缘层、内部电路图形以及第一和第二保护膜的电路层，通过第一绝缘层形成第一窗口，内部电路图形形成在具有第一窗口的第一绝缘层的侧面上，第一和第二保护膜用于保护第一窗口中形成的部分内部电路图形；(B)制备第二绝缘层，通过其形成第二窗口，以便对应于第一窗口；(C)层叠多个电路层和多个第二绝缘层，以形成叠层；以及(D)形成外部层，通过其在叠层的上下侧面上形成第三窗口，以便对应于第一和第二窗口。每个外部层包括对应于内部电路图形的外部电路图形和保护每个第三窗口中形成的部分外部电路图形的第三和第四保护膜。对应于第一、第二和第三窗口的部分是柔性部分。
优选，步骤(A)包括(A-1)提供第一绝缘层，通过其形成第一窗口，(A-2)在第一绝缘层的侧面上涂敷第一保护膜，以覆盖第一窗口，(A-3)在第一绝缘层的另一侧面上层叠铜箔层，(A-4)在铜箔层上形成内部电路图形，以及(A-5)涂敷第二保护膜，以与第一保护膜结合保护第一窗口中形成的部分内部电路图形。
优选，步骤(A)包括(A-1)在铜箔层的侧面上涂敷具有预定尺寸的第一保护膜，(A-2)在铜箔层的侧面上层叠第一绝缘层，以露出部分第一保护膜，通过第一绝缘层形成小于第一保护膜的第一窗口，(A-3)在铜箔层上形成内部电路图形，以及(A-4)在内部电路图形上涂敷第二保护膜，以便第二保护膜对应于第一保护膜并保护内部电路图形。
优选第一绝缘层和第二绝缘层是预浸料坯或键合片。
第一、第二、第三和第四保护膜是典型的薄膜型覆层、液体型覆层、或干膜型覆层。
优选，步骤(D)包括(D-1)在叠层的上下侧面上层叠初步外部层，(D-2)形成外部电路图形，通过其在铜箔层上形成多个通孔，以及(D-3)涂敷第四保护膜，以密封第三窗口并与第三保护膜结合保护第三窗口中的部分外部电路图形，由此形成外部层。初步外部层的每一个包括第三绝缘层和第三保护膜，通过第三绝缘层形成具有与第一窗口和第二窗口相同尺寸和位置的第三窗口，第三保护膜形成在第三绝缘层上，以覆盖第三绝缘层和第三窗口的侧面上形成的铜箔层。
优选，在步骤(D-2)中多个通孔包括穿通孔和封闭通孔。
通过上述方法制造根据本发明的实施例的刚柔性PCB。
为了完成上述目的，本发明还提供一种制造刚柔性PCB的方法。该方法包括(A)在第一绝缘层的两侧上形成彼此电连接的第一和第二内部电路图形，通过第一绝缘层形成第一窗口，以及在第一绝缘层的两侧上涂敷对应于第一窗口的第一、第二、第三以及第四保护膜，以保护第一窗口中的部分第一和第二内部电路图形，由此制备电路层，(B)制备第二绝缘层，通过第二绝缘层形成第二窗口，以便对应于第一窗口，(C)层叠多个电路层和多个第二绝缘层，以形成叠层，以及(D)在叠层的上下侧面上形成外部层，通过其形成第三窗口，以便对应于第一和第二窗口。每个外部层包括对应于第一和第二内部电路图形的外部电路图形以及保护每个第三窗口中形成的部分外部电路图形的第五和第六保护膜。对应于第一、第二和第三窗口的部分是柔性部分。
优选，步骤(A)包括(A-1)提供第一绝缘层，通过其形成第一窗口，(A-2)在第一绝缘层的上下侧面上涂敷第一保护膜和第二保护膜，以覆盖第一窗口，(A-3)在其上涂敷第一保护膜和第二保护膜的第一绝缘层的上下侧面上层叠铜箔层，(A-4)形成穿过铜箔层的内部通孔，以及进行无电和电解铜电镀工序，(A-5)在铜箔层上形成第一和第二内部电路图形，以及(A-6)在第一保护膜和第二保护膜上涂敷第三保护膜和第四保护膜，以保护第一和第二内部电路图形。
优选第一绝缘层和第二绝缘层是预浸料坯或键合片。
第一、第二、第三、第四、第五和第六保护膜是典型的薄膜型覆层、液体型覆层、或干膜型覆层。
优选，步骤(D)包括(D-1)在叠层的上下侧面上层叠初步外部层，(D-2)形成外部电路图形，通过其在铜箔层上形成多个通孔，以及(D-3)涂敷第六保护膜，以密封第三窗口并与第五保护膜结合保护外部电路图形，由此形成外部层。初步外部层的每一个包括第三绝缘层和第五保护膜，通过第三绝缘层形成具有与第一窗口和第二窗口相同尺寸和位置的第五窗口，第五保护膜形成在第五绝缘层上，以覆盖第五绝缘层和第五窗口的侧面上形成的铜箔层。
优选，在步骤(D-2)中多个通孔包括穿通孔和封闭通孔。
通过上述方法制造根据本发明的另一实施例的刚柔性PCB。
附图说明
从下面结合附图的详细描述将更清楚地理解本发明的上述及其他目的、特点以及其他优点，其中：
图1A至1I是说明根据常规技术，刚柔性PCB的制造的剖面图；
图2A至2R是说明根据本发明的第一实施例，刚柔性PCB的制造的剖面图；
图3A至3K是说明根据本发明的第二实施例，刚柔性PCB的制造的剖面图；以及
图4A至4R是说明根据本发明的第三实施例，刚柔性PCB的制造的剖面图。
具体实施方式
下面，将参考附图详细描述根据本发明的刚柔性PCB及其制造方法，该PCB不包括聚酰亚胺敷铜箔叠片。
图2A至3K示出了通过单侧叠层制造的六层刚柔性PCB。
图2A至2R是说明根据本发明的第一实施例，刚柔性PCB的制造的剖面图。
如图2A所示，通过第一预浸料坯201形成窗口(C)。窗口(C)可以使用冲压机或钻头通过第一预浸料坯201来形成。窗口(C)构成最终产品的柔性部分。
在图2B中，在第一预浸料坯201的上侧面上涂敷铜箔202，以及在第一预浸料坯的下侧面上涂敷保护膜，如第一覆层203b，以便覆盖窗口(C)。接着，进行冲压。在铜箔202被涂敷然后被冲压之后，其位置对应于窗口(C)的部分铜箔202被挤入窗口(C)，如图2B所示，由此与第一覆层203b的粘合剂接触，由此实现粘接。根据本发明的第一实施例，第一覆层203b用作支撑层，用于支撑第一预浸料坯201的窗口(C)中形成的铜箔202的电路图形，以及为刚柔性PCB提供连续的柔韧性。
其间，第一覆层203b可以被部分地涂敷，以便仅仅覆盖第一预浸料坯201的窗口(C)，如图2B所示，或可以被涂敷在第一预浸料坯201的整个表面上。
关于这些，可以进行单步冲压工序，以便同时冲压第一预浸料坯201、铜箔202以及第一覆层203b。
接下来，如图2C所示，在铜箔202上涂敷干膜204。可以使用液体光刻胶代替干膜204。
如图2D所示，其上印刷有预定图形的布线图薄膜被粘附到干膜204，曝光并显影，以形成预定的抗蚀剂图形。所得的衬底被浸入刻蚀液中，以及，此时，干膜204或液体光刻胶用作刻蚀抗蚀剂。由此，其位置对应于除干膜204的预定图形以外的部分铜箔202被除去。优选使用碳酸钠(Na2CO3)或碳酸钾(K2CO3)的水溶液作为显影液。
如图2E所示，使用洗提溶液除去干膜204，以形成预定的内部电路图形202-1。关于这些，优选使用包含氢氧化钠(NaOH)或氢氧化钾(KOH)的洗提溶液。
在图2F中，涂敷第二覆层203a，以便防止在第一预浸料坯201的预定窗口(C)中形成内部电路图形202-1。关于这些，第二覆层203a可以被部分地涂敷，以便仅仅覆盖第一预浸料坯201的窗口(C)，或可以被涂敷在第一预浸料坯201的整个表面上。
在参考图2A至2F描述的本实施例中，在通过其形成窗口(C)的第一预浸料坯201的一侧上层叠铜箔202，以及在第一预浸料坯的另一侧上涂敷第一覆层203b，以便覆盖窗口(C)。接着，在铜箔202上形成内部电路图形202-1，以及涂敷第二覆层203a，以便其位置对应于第一覆层203b并保护窗口(C)中的内部电路图形202-1，由此形成电路层200。
接下来，如图2g所示，为附加的叠层制备通过其形成窗口(D)的第二预浸料坯205。关于这些，窗口(D)形成为其位置对应于第一预浸料坯201的窗口(C)，以及可以使用冲压机或钻头形成它。
同时，优选，绝缘层用作第二预浸料坯205。但是，可以使用键合片代替，或可以使用任意绝缘体，只要绝缘体具有粘着力和板形状。第二预浸料坯205是其中在树脂中注入玻璃纤维的材料，以及具有优异的尺寸稳定性和热稳定性，但是具有差的粘结强度。键合片仅仅由树脂制成，由此它具有优异的粘结强度，但是具有差的热稳定性和可加工性。
更优选使用由相同材料制成的第一和第二预浸料坯201，205。但是，在图中，为了便于描述，其中使用不同的阴影风格。此外，优选第二预浸料坯205的材料比第一预浸料坯201的材料更厚，如图2H所示。但是，它们可以具有相同的厚度。
在制造刚柔性PCB的典型工艺中，用作绝缘层的预浸料坯的厚度约为40-100μm，但是考虑到最终产品的厚度、可加工性和经济效益，优选根据本发明的第一实施例的第二预浸料坯205的厚度是40μm。关于这些，可以使用具有15-25μm厚度的键合片来代替第二预浸料坯205，以便形成薄板。
如图2H所示，在第二预浸料坯205的两侧上层叠电路层200。所得的结构可以用作如之后所述的PCB的第一内层207。
此外，如图2I所示，制备第二内层208，其中在第二预浸料坯205的一侧上层叠电路层200。
此外，如图2J所示，制备绝缘衬底211，其中在第三预浸料坯209的一侧上涂敷第三覆层210b，以便覆盖窗口(E)。通过第三预浸料坯209形成其位置对应于第一预浸料坯201的窗口(C)和第二预浸料坯205的窗口(D)的窗口(E)。
接下来，如图2K所示，在第一内层207的两侧上顺序地层叠第二内层208、第二预浸料坯205、绝缘衬底211和铜箔层212，以及通过冲压其两侧冲压所得的结构，以形成如图2L所示的六层PCB。根据该实施例可以控制PCB的数目。
关于这些，电路层200和第二预浸料坯205被交替地层叠，以便内部电路图形202-1位于外部，以及绝缘衬底211和铜箔层212被层叠，以便构成最外部层。所得的结构被热压，以形成如图2L所示的六层PCB。
在图2M中，形成包括穿通孔(F)和封闭通孔(G)的多个通孔。穿通孔(F)形成为连接PCB的所有层，以及封闭通孔(G)形成为将外部电路图形连接到其下的电路图形。优选使用机械钻孔形成穿通孔(F)和使用激光钻孔形成封闭通孔(G)。
接下来，如图2N所示，通过电镀形成镀铜层213，以便通过孔壁获得电连接。孔的壁包括由绝缘树脂制成的第一预浸料坯201、第二预浸料坯205以及第三预浸料坯209，因此优选在进行孔壁的清洗和无电镀铜工序之后，通过电解铜电镀工序形成具有优异的物理性能的镀铜层213。
如图20所示，在镀铜层213上涂敷干膜214，曝光并显影，以形成预定的抗蚀剂图形。
接下来，如图2P所示，所得的PCB被刻蚀，以除去其位置对应于除干膜214的预定图形以外的部分的镀铜层213的一部分。如图2Q所示，用作抗蚀剂图形的干膜214被剥离，由此形成外部电路图形213-1。
最后，如图2R所示，窗口(E)被堵塞，以及涂敷第四覆层210a，以便保护其位置对应于窗口(E)的外部电路图形213-1，以形成外部层220，由此产生根据本发明的第一实施例的刚柔性PCB。根据该实施例，可以附加地进行预处理工序，如表面处理或后处理工序。
在根据本发明的第一实施例的刚柔性PCB及其制造方法中，用作保护膜的第一、第二、第三和第四覆层可以是典型的薄膜型、液体型或干膜型。
同时，在图2R中，其中嵌入第一预浸料坯201、第二预浸料坯205以及第三预浸料坯209的部分PCB构成刚性部分，以及通过其形成窗口(C，D和E)的PCB的中心部分构成柔性部分。
换句话说，刚性部分包括具有在其上形成的电路图形的多个电路层和具有在电路层之间插入的多个绝缘层。能够在三维空间中修改的柔性部分，包括一对保护膜和其间插入的多个电路图形。
在本发明的第一实施例中，PCB被对称地层叠在图2H所示的第一内层207的两侧上。但是，在第一内层207的一侧上层叠多个第二内层208和第二预浸料坯205之后，可以在所得的PCB的两侧上层叠绝缘衬底211和铜箔层212，接着是图2M至2R所示的工序。
图3A至3K是说明根据本发明的第二实施例，刚柔性PCB的制造的剖面图。
首先，如图3A所示，在铜箔层302的一侧上涂敷具有预定尺寸的第一覆层303b。
关于这些，第一覆层303b被涂敷，以保护待形成的柔性部分的电路图形，以及可以被部分地或完全地涂敷在铜箔层302上。
接着，如图3B所示，在铜箔层302的一侧上层叠第一预浸料坯301，通过第一预浸料坯301形成具有等于或小于第一覆层303b的尺寸的窗口(H)，以便露出第一覆层303b。
关于这些，根据本发明的第二实施例，第一预浸料坯301的窗口(H)构成刚柔性PCB的柔性部分。
同时，可以使用冲压工序或钻头形成窗口(H)。
接下来，如图3C所示，在铜箔层302的另一侧上形成抗蚀剂图形304。
在形成抗蚀剂图形304的例子中，在其上印刷有预定电路图形的布线图薄膜被粘附到光刻胶如干膜，曝光并显影，以形成具有在其上形成的预定电路图形的抗蚀剂图形304。
接着，如图3D所示，其上形成抗蚀剂图形304的铜箔层302被刻蚀，以形成内部电路图形302-1。
换句话说，其上形成抗蚀剂图形304的铜箔层302被浸入刻蚀液中，以除去其位置对应于除抗蚀剂图形304以外的部分的铜箔层302的一部分，然后抗蚀剂图形304被剥离，以形成内部电路图形302-1。
接下来，如图3E所示，在内部电路图形302-1上涂敷第二覆层303a，其位置对应于第一覆层303b以及保护第一覆层303b上形成的内部电路图形302-1，由此形成电路层300。
如上所述，在根据本发明的第二实施例的刚柔性PCB中，用于保护内部电路图形302-1的第一覆层303b和第二覆层303a构成柔性部分，因此尽管未使用聚酰亚胺敷铜箔叠片，但是可以形成具有与聚酰亚胺相同柔韧性的柔性部分。
接着，如图3F所示，交替地层叠多个电路层300和通过其形成窗口(I)的多个第二预浸料坯310。初步外部层320被层叠，以构成所得结构的最上和最下部分，其中在涂有覆层323b的每个铜箔层322的一侧上层叠具有窗口(J)的每个第三预浸料坯321。
通过第三预浸料坯321形成窗口(J)，以便其位置对应于通过第二预浸料坯310形成的窗口(I)和通过第一预浸料坯301形成的窗口(H)。
第三预浸料坯321、第二预浸料坯310和第一预浸料坯301可以由相同的材料制成，但是为了便于描述，在图中使用不同的阴影风格。此外，可以使用键合片代替构成绝缘层的半固化预浸料坯301，310，321。
附加地，在制造刚柔性PCB的典型工艺中，用作绝缘层的预浸料坯的厚度约为40-100μm，但是考虑到最终产品的厚度、可加工性和经济效益，在根据本发明的刚柔性PCB中优选预浸料坯301，310，321的厚度是40μm。关于这些，可以使用具有15-25μm厚度的键合片代替预浸料坯，以便形成薄板。
其间，根据本发明预浸料坯301，310，321增加刚性柔性PCB的刚性部分的机械强度，以及在后续热压工序过程中用作粘结层。
接着，如图3G所示，热压被层叠的多个电路层300、多个第二预浸料坯310和初步外部层320。
接着，如图3H所示，形成用于层间电连接的穿通孔(K)和封闭通孔(L)。
穿通孔(K)形成为连接PCB的所有层，以及封闭通孔(L)形成为将电路层连接到其下的外部层。它们可以使用机械钻孔或激光钻孔来形成。
接下来，如图3I所示，在铜箔层322上，以及
在穿通孔(K)和封闭通孔(L)的壁上形成镀铜层331，以便通过孔壁获得电连接。
通过进行无电和电解铜电镀工序形成镀铜层331，以及可以用镀铜层331填充封闭通孔(L)。
接着，如图3J所示，在镀铜层331上形成抗蚀剂图形(未示出)，然后进行刻蚀工序，以形成外部电路图形331-1。
最后，如图3K所示，涂敷第四覆层323a，以便其位置对应于第三覆层323b以及保护外部电路图形331-1，以形成外部层330，由此产生根据本发明的第二实施例的刚柔性PCB。
关于这些，第四覆层323a可以被涂敷在外部电路图形331-1的整个表面上。
在根据本发明的第二实施例的刚柔性PCB及其制造方法中，用作保护膜的第二、第二、第三和第四覆层可以是典型的薄膜型、液体型或干膜型。
同时，在图3K中，其中嵌入第一预浸料坯301、第二预浸料坯310以及第三预浸料坯321的部分PCB构成刚性部分，以及通过其形成窗口(H，I和J)的PCB的中心部分构成柔性部分。
换句话说，刚性部分包括具有在其上形成电路图形的多个电路层和具有在电路层之间插入的多个绝缘层。能够在三维空间中修改的柔性部分包括一对保护膜和其间插入的多个电路图形。
图4A至4R是说明根据本发明的第三实施例，通过双侧层叠制造六层刚柔性PCB的剖面图。
首先，如图4A所示，制备第一预浸料坯401，通过其形成具有预定尺寸的窗口(M)。窗口(M)可以使用冲压机或钻头来形成。
接下来，如图4B所示，在第一预浸料坯401的两侧上涂敷保护膜，如第一覆层402a和第二覆层402b。第一覆层402a和第二覆层402b形成为覆盖将在后续工序中形成的电路图形并因此保护它们。在图4B中，它们被部分地涂敷，以便仅仅覆盖窗口(M)。但是，第一覆层402a和第二覆层402b可以被涂敷在衬底的整个表面上。
在图4C中，在包括第一覆层402a和第二覆层402b的所得第一预浸料坯401的两侧上涂敷铜箔层403，然后冲压。关于这些，可以进行单步冲压工序，以便同时冲压第一预浸料坯401、第一覆层402a、第二覆层402b以及铜箔层403。
在进行冲压之后，形成如图4D所示的内部通孔(N)。
如图4E所示，在铜箔层403上形成镀铜层404，以便通过内部通孔(N)的壁获得层间电连接。由于由绝缘体制成并构成通孔(N)的壁的第一预浸料坯401被露出，因此在进行无电镀铜工序之后，进行电解铜电镀工序，以便形成镀铜层404。
在图4F中，在镀铜层404上涂敷用作刻蚀抗蚀剂的干膜405。可以涂敷其他刻蚀抗蚀剂材料，如液体光刻胶，代替干膜405。接着，其上印刷有预定图形的布线图薄膜被粘附到干膜405，曝光并显影，以形成预定的抗蚀剂图形。
在图4G中，在刻蚀液中浸入所得的衬底，以刻蚀部分铜箔层403和镀铜层404，其位置对应于除干膜405的预定图形以外的部分。
如图4H所示，使用洗提溶液除去干膜405，以形成预定的内部电路图形404-1。关于这些，使用包含氢氧化钠(NaOH)或氢氧化钾(KOH)的洗提溶液除去它们。
如图4I所示，第三覆层406a和第四覆层406b被涂敷，以便对应于第一覆层402a和第二覆层402b，以及保护第一覆层402a和第二覆层402b上形成的内部电路图形404-1，由此形成电路层400。关于这些，第三覆层406a和第四覆层406b可以被涂敷在衬底的整个表面上。
此外，如图4J所示，制备绝缘层如第二预浸料坯410或键合片，通过其形成其位置对应于第一预浸料坯401的窗口(M)的窗口(O)。第二预浸料坯410和第一预浸料坯401可以由相同的材料制成，但是，为了便于描述，在图中使用不同的阴影风格。
优选，图4J的第二预浸料坯410比第一预浸料坯401更厚。例如，优选第二预浸料坯410由具有约60μm厚度的材料制成，以及第一预浸料坯401由具有约40μm厚度的材料制成。根据该实施例，第二预浸料坯410和第一预浸料坯401可以具有相同的厚度。
接下来，如图4K所示，在第二预浸料坯410的两侧上形成电路层400，以及如图4L所示，使用热量和压力进行冲压，以形成四层PCB。
附加地，如图4M所示，在图4K的PCB的两侧上层叠第二预浸料坯410。
接着，如图4N所示，第三预浸料坯421和铜箔层423被层叠，然后被冲压，通过第三预浸料坯421形成窗口(O)，以便其位置对应于第一预浸料坯401的窗口(M)和第二预浸料坯410的窗口(P)，其第一侧面涂有第五覆层422b，以便第五覆层覆盖窗口(P)。
如图4O所示，形成用于PCB的总电连接的穿通孔(Q)以及形成封闭通孔(R)，以便在两个层之间获得电连接。
接着，如图4P所示，形成镀铜层424，以便通过孔壁获得电连接。关于这些，由于构成孔壁并由绝缘体制成的第一、第二和第三预浸料坯401、410、421被露出，因此在进行无电镀铜工序之后，通过电解铜电镀工序形成具有优异的物理性能的镀铜层424。
接下来，如图4Q所示，在镀铜层424上形成抗蚀剂图形(未示出)，然后进行刻蚀工序，以形成外部电路图形424-1。
最后，如图4R所示，第六覆层422a被涂敷，以便其位置对应于第五覆层422b并保护第五覆层422b上形成的外部电路图形424-1，以形成外部层420，由此产生根据本发明的第三实施例的刚柔性PCB。
在制造根据本发明的第三实施例的刚柔性PCB及其制造方法中，用作保护膜的第一、第二、第三、第四、第五和第六覆层可以是典型的薄膜型、液体型或干膜型。
同时，如图4R所示，根据本发明的第三实施例的PCB包括多个双面电路层400、多个第二预浸料坯410以及外部层420，以致它们被层叠。电路层400和第二预浸料坯410的数目可以变化。
其中嵌入第一、第二和第三预浸料坯401、410、421的图4R的部分PCB构成刚性部分，以及通过其形成窗口(M，O和P)的PCB的中心部分构成柔性部分。
换句话说，刚性部分包括多个电路层和在电路层之间插入的多个绝缘层。柔性部分包括一对保护膜和其间插入的多个电路层。
为了制造根据本发明的第三实施例的刚柔性PCB，多个电路层400和多个第二预浸料坯410被交替地层叠。第三预浸料坯421和铜箔层423被层叠，以便构成所得结构的最外部分，以及被热压，第三预浸料坯421具有窗口(P)，其第一侧面涂有第五覆层422b，以便第五覆层覆盖窗口(P)。接着，进行图4O至4R的工序，以制造刚柔性PCB。
此外，在根据本发明的刚柔性PCB中，使用覆层形成柔性部分的电路图形，以及通过其形成窗口的绝缘层被层叠，以形成刚性部分，因此可以制造刚柔性PCB，而不使用聚酰亚胺敷铜箔叠片。
换句话说，代替昂贵的聚酰亚胺敷铜箔叠片，廉价的覆层支撑柔性部分和使刚性部分彼此连接，因此粘结的可靠性是优异的，实现弯曲性，在弯曲部分没有破裂，以及减小最终产品的价格。
尽管为了说明已公开了本发明的优选实施例，但是本领域的技术人员将理解，在不脱离所附的权利要求公开的本发明的范围和精神的条件下，可以进行各种修改、增加和替换。
如上所述，在本发明中，由于不必要使用其中铜箔被粘附到聚酰亚胺薄膜的昂贵聚酰亚胺敷铜箔叠片(PICCL)，因此显著地减小PCB的制造成本。
而且，本发明的PCB是低成本的，且具有不包括预浸料坯但是包括覆层的弯曲部分，因此可以制造保证优异的粘接可靠性和与典型产品相同的柔韧性的产品。

Claims (15)

1.一种制造刚柔性印制电路板的方法，包括：
(A)制备电路层，该电路层包括：
第一绝缘层，通过其形成第一窗口；
内部电路图形，形成在具有第一窗口的第一绝缘层的侧面上；以及
第一和第二保护膜，用于保护第一窗口中形成的部分内部电路图形；
(B)制备第二绝缘层，通过其形成第二窗口，以便对应于第一窗口；
(C)层叠多个电路层和多个第二绝缘层，以形成叠层；以及
(D)在叠层的上下侧面上形成外部层，通过其形成第三窗口，以便对应于第一和第二窗口，每个外部层包括：
外部电路图形，对应于内部电路图形；以及
第三和第四保护膜，保护每个第三窗口中形成的部分外部电路图形，
其中对应于第一、第二和第三窗口的部分是柔性部分。
2.根据权利要求1所述的方法，其中步骤(A)包括：
(A-1)提供通过其形成第一窗口的第一绝缘层；
(A-2)在第一绝缘层的侧面上涂敷第一保护膜，以覆盖第一窗口；
(A-3)在第一绝缘层的另一侧面上层叠铜箔层；
(A-4)在铜箔层上形成内部电路图形；以及
(A-5)涂敷第二保护膜，以与第一保护膜结合保护第一窗口中形成的部分内部电路图形。
3.根据权利要求1所述的方法，其中步骤(A)包括：
(A-1)在铜箔层的侧面上涂敷具有预定尺寸的第一保护膜；
(A-2)在铜箔层的侧面上层叠第一绝缘层，通过其形成小于第一保护膜的第一窗口，以露出第一保护膜的一部分；
(A-3)在铜箔层上形成内部电路图形；以及
(A-4)在内部电路图形上涂敷第二保护膜，以便第二保护膜对应于第一保护膜并保护内部电路图形。
4.根据权利要求1所述的方法，其中第一绝缘层和第二绝缘层是预浸料坯或键合片。
5.根据权利要求1所述的方法，其中第一、第二、第三和第四保护膜是典型的薄膜型覆层、液体型覆层、或干膜型覆层。
6.根据权利要求1所述的方法，其中步骤(D)包括：
(D-1)在叠层的上下侧面上层叠初步外部层，每个初步外部层包括：
第三绝缘层，通过其形成具有与第一窗口和第二窗口相同尺寸和位置的第三窗口；以及
第三保护膜，形成在第三绝缘层上，以覆盖第三绝缘层和第三窗口的侧面上形成的铜箔层；
(D-2)形成外部电路图形，通过其在铜箔层上形成多个通孔；以及
(D-3)涂敷第四保护膜，以与第三保护膜结合并保护第三窗口中的部分外部电路图形，由此形成外部层。
7.根据权利要求6所述的方法，其中在步骤(D-2)中，多个通孔包括穿通孔和封闭通孔。
8.一种刚柔性印刷电路板，包括：
(A)叠层，具有多个电路层和多个第二绝缘层，其中，
所述电路层包括：
第一绝缘层，通过其形成有第一窗口，
内部电路图形，形成在具有第一窗口的第一绝缘层的侧面上，以及
第一和第二保护膜，用于保护第一窗口中形成的部分内部电路图形；
而通过所述第二绝缘层形成有第二窗口，以便对应于第一窗口；以及
(B)在叠层的上下侧面上形成的外部层，通过其形成有第三窗口，以便对应于第一和第二窗口，其中每个外部层包括：
外部电路图形，对应于内部电路图形；以及
第三和第四保护膜，保护每个第三窗口中形成的部分外部电路图形；
其中对应于第一、第二和第三窗口的部分是柔性部分。
9.一种制造刚柔性印制电路板的方法，包括：
(A)在第一绝缘层的两侧上形成彼此电连接的第一和第二内部电路图形，通过第一绝缘层形成第一窗口，以及在第一绝缘层的两侧上涂敷对应于第一窗口的第一、第二、第三以及第四保护膜，以保护第一窗口中的部分第一和第二内部电路图形，由此制备电路层；
(B)制备第二绝缘层，通过其形成第二窗口，以便对应于第一窗口；
(C)层叠多个电路层和多个第二绝缘层，以形成叠层；以及
(D)在叠层的上下侧面上形成外部层，通过其形成第三窗口，以便对应于第一和第二窗口，每个外部层包括：
外部电路图形，对应于第一和第二内部电路图形；以及
第五和第六保护膜，保护每个第三窗口中形成的部分外部电路图形，
其中对应于第一、第二和第三窗口的部分是柔性部分。
10.根据权利要求9所述的方法，其中步骤(A)包括：
(A-1)提供通过其形成第一窗口的第一绝缘层；
(A-2)在第一绝缘层的上下侧面上涂敷第一保护膜和第二保护膜，以覆盖第一窗口；
(A-3)在其上涂敷第一保护膜和第二保护膜的第一绝缘层的上下侧面上层叠铜箔层；
(A-4)形成穿过铜箔层的内部通孔，以及进行无电和电解铜电镀工序；
(A-5)在铜箔层上形成第一和第二内部电路图形；以及
(A-6)在第一保护膜和第二保护膜上涂敷第三保护膜和第四保护膜，以保护第一和第二内部电路图形。
11.根据权利要求9所述的方法，其中第一绝缘层和第二绝缘层是预浸料坯或键合片。
12.根据权利要求9所述的方法，其中第一、第二、第三、第四、第五和第六保护膜是典型的薄膜型覆层、液体型覆层、或干膜型覆层。
13.根据权利要求9所述的方法，其中步骤(D)包括：
(D-1)在叠层的上下侧面上层叠初步外部层，每个初步外部层包括：
第三绝缘层，通过其形成具有与第一窗口和第二窗口相同尺寸和位置的第三窗口；以及
在第三绝缘层上形成的第五保护膜，以覆盖第三绝缘层和第三窗口的侧面上形成的铜箔层；
(D-2)形成外部电路图形，通过其在铜箔层上形成多个通孔；以及
(D-3)涂敷第六保护膜，以与第五保护膜结合保护第三窗口中的部分外部电路图形，由此形成外部层。
14.根据权利要求13所述的方法，其中在步骤(D-2)中，多个通孔包括穿通孔和封闭通孔。
15.一种刚柔性印刷电路板，包括：
(A)叠层，具有多个电路层和多个第二绝缘层，其中，所述电路层包括：
第一和第二内部电路图形，在第一绝缘层的两侧上形成，且彼此电连接，通过所述第一绝缘层形成有第一窗口，以及在第一绝缘层的两侧上涂敷的第一、第二、第三以及第四保护膜，所述第一、第二、第三以及第四保护膜对应于第一窗口，以保护第一窗口中的部分第一和第二内部电路图形；
而通过所述第二绝缘层形成有第二窗口，以便对应于第一窗口；以及
(B)在叠层的上下侧面上形成的外部层，通过其形成有第三窗口，以便对应于第一和第二窗口，其中每个外部层包括：
外部电路图形，对应于所述第一和第二内部电路图形；以及
第五和第六保护膜，保护每个第三窗口中形成的部分外部电路图形；
其中对应于第一、第二和第三窗口的部分是柔性部分。
CN2005101075190A 2005-02-25 2005-09-26 刚柔性印刷电路板及其制造方法 Expired - Fee Related CN1826037B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR10-2005-0016044 2005-02-25
KR20050016044 2005-02-25
KR1020050016044 2005-02-25
KR10-2005-0055647 2005-06-27
KR1020050055647A KR100651335B1 (ko) 2005-02-25 2005-06-27 경연성 인쇄회로기판 및 그 제조 방법
KR1020050055647 2005-06-27

Publications (2)

Publication Number Publication Date
CN1826037A CN1826037A (zh) 2006-08-30
CN1826037B true CN1826037B (zh) 2012-01-11

Family

ID=36932226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101075190A Expired - Fee Related CN1826037B (zh) 2005-02-25 2005-09-26 刚柔性印刷电路板及其制造方法

Country Status (3)

Country Link
US (1) US7347950B2 (zh)
JP (1) JP4064988B2 (zh)
CN (1) CN1826037B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7585419B2 (en) * 2005-06-17 2009-09-08 Boardtek Electronics Corp. Substrate structure and the fabrication method thereof
US7695309B2 (en) * 2008-08-26 2010-04-13 Tyco Electronics Corporation Sensor strip for a connectivity management system
KR101056898B1 (ko) * 2008-09-11 2011-08-12 주식회사 두산 다층 인쇄회로기판 및 그 제조방법
KR20100067475A (ko) * 2008-12-11 2010-06-21 삼성전기주식회사 전자파 차폐 부재를 구비한 기판
KR101051491B1 (ko) 2009-10-28 2011-07-22 삼성전기주식회사 다층 경연성 인쇄회로기판 및 다층 경연성 인쇄회로기판의 제조방법
KR101301425B1 (ko) * 2011-10-25 2013-08-28 삼성전기주식회사 멀티 무선 충전 장치 및 그 제조 방법
US9178361B2 (en) 2012-09-27 2015-11-03 ConvenientPower, Ltd. Methods and systems for detecting foreign objects in a wireless charging system
KR101586812B1 (ko) * 2013-04-12 2016-01-26 주식회사 아모그린텍 연성인쇄회로기판의 제조방법 및 이에 의해 제조된 연성인쇄회로기판
US9949379B2 (en) 2013-04-30 2018-04-17 Amogreentech Co., Ltd. Flexible printed circuit board and method for manufacturing same
KR20150025245A (ko) * 2013-08-28 2015-03-10 삼성전기주식회사 인쇄회로기판용 동박 적층판 및 그의 제조방법
CN104582325B (zh) * 2013-10-12 2018-03-27 鹏鼎控股(深圳)股份有限公司 刚挠结合板及其制作方法、电路板模组
CN105992460A (zh) * 2015-03-06 2016-10-05 富葵精密组件(深圳)有限公司 刚挠结合板及其制作方法
US10049831B2 (en) * 2015-09-29 2018-08-14 Datalogic Ip Tech S.R.L. Modular trigger assembly
JP2017123389A (ja) * 2016-01-06 2017-07-13 富士通株式会社 リジッドフレキシブル基板及びその製造方法
KR20190041215A (ko) * 2017-10-12 2019-04-22 주식회사 아모그린텍 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
US10638616B1 (en) * 2018-10-30 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit carrier and manifacturing method thereof
CN113973430B (zh) * 2020-07-23 2024-01-16 华为技术有限公司 一种刚柔板及其制备方法
CN113056121B (zh) * 2021-03-16 2022-03-18 上海美维电子有限公司 软硬结合板的揭盖方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1304535A (zh) * 1998-06-05 2001-07-18 帕利克斯公司 刚/柔性印刷电路板及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63293991A (ja) 1987-05-19 1988-11-30 ビル　エル．ハムビ− フレキシブルプリント回路およびその製造方法
WO1995026122A1 (de) * 1994-03-23 1995-09-28 Dyconex Patente Ag Folienleiterplatten und verfahren zu deren herstellung
JP2001284744A (ja) 2000-04-03 2001-10-12 Nippon Mektron Ltd 混成回路基板及びその製造法
US6745463B1 (en) 2000-10-24 2004-06-08 Unitech Printed Circuit Board Corp. Manufacturing method of rigid flexible printed circuit board
JP2006196800A (ja) 2005-01-17 2006-07-27 Cmk Corp リジッドフレックス多層プリント配線板及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1304535A (zh) * 1998-06-05 2001-07-18 帕利克斯公司 刚/柔性印刷电路板及其制造方法

Also Published As

Publication number Publication date
JP2006237555A (ja) 2006-09-07
US20060193970A1 (en) 2006-08-31
CN1826037A (zh) 2006-08-30
US7347950B2 (en) 2008-03-25
JP4064988B2 (ja) 2008-03-19

Similar Documents

Publication Publication Date Title
CN1826037B (zh) 刚柔性印刷电路板及其制造方法
KR100733253B1 (ko) 고밀도 인쇄회로기판 및 그 제조방법
CN103167727B (zh) 电路板及其制造方法
US8400782B2 (en) Wiring board and method for manufacturing the same
US20100195967A1 (en) Opto-electrical hybrid wiring board and method for manufacturing the same
TW202017451A (zh) 薄型天線電路板的製作方法
CN109429441A (zh) 软硬结合板及其制作方法
CN103313530B (zh) 软硬结合电路板的制作方法
KR20110028951A (ko) 인쇄회로기판 및 그의 제조방법
KR100651335B1 (ko) 경연성 인쇄회로기판 및 그 제조 방법
CN105451442B (zh) 软硬结合电路板及制作方法
JP2013084692A (ja) 配線板及びその製造方法
KR100722620B1 (ko) 리지드 플렉시블 인쇄회로기판 및 그 제조 방법
KR100716809B1 (ko) 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법
KR20090011528A (ko) 인쇄회로기판의 제조방법
KR100789531B1 (ko) 리지드-플렉서블 인쇄회로기판의 제조방법
CN110366310B (zh) 软硬复合板及其制法
WO2007116622A1 (ja) ケーブル部を有する多層回路基板およびその製造方法
KR100467844B1 (ko) 휴대폰용 리지드 플렉시블 인쇄회로기판 및 이의 제조방법
KR100370314B1 (ko) 빌드업 다층 인쇄회로판 제조방법
KR20070000644A (ko) 소자 내장 인쇄회로기판 및 그 제조방법
CN112689383A (zh) 一种高频低损耗多层fpc及其生产工艺
KR100658972B1 (ko) 인쇄회로기판 및 그 제조방법
KR100873249B1 (ko) 인쇄회로기판 조립체 및 그 제조방법
KR200415210Y1 (ko) 리지드 플렉시블 인쇄회로기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120111

Termination date: 20150926

EXPY Termination of patent right or utility model