CN1825546A - 用于从基片去除多余模制材料的等离子处理方法 - Google Patents

用于从基片去除多余模制材料的等离子处理方法 Download PDF

Info

Publication number
CN1825546A
CN1825546A CNA2005101362123A CN200510136212A CN1825546A CN 1825546 A CN1825546 A CN 1825546A CN A2005101362123 A CNA2005101362123 A CN A2005101362123A CN 200510136212 A CN200510136212 A CN 200510136212A CN 1825546 A CN1825546 A CN 1825546A
Authority
CN
China
Prior art keywords
gas
plasma
substrate
admixture
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101362123A
Other languages
English (en)
Other versions
CN100565819C (zh
Inventor
詹姆斯·D·格蒂
赵建钢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nordson Corp
Original Assignee
Nordson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nordson Corp filed Critical Nordson Corp
Publication of CN1825546A publication Critical patent/CN1825546A/zh
Application granted granted Critical
Publication of CN100565819C publication Critical patent/CN100565819C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C59/00Surface shaping of articles, e.g. embossing; Apparatus therefor
    • B29C59/14Surface shaping of articles, e.g. embossing; Apparatus therefor by plasma treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/288Removal of non-metallic coatings, e.g. for repairing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Treating Waste Gases (AREA)

Abstract

用于从基片上的区域去除两种成分的模制材料的薄层的方法,该方法包括使用由第一气体混合物形成的等离子体来去除模制材料的一种成分,并且使用由不同的第二气体混合物形成的等离子体来去除模制材料的另一种成分。对于通常用作模制材料的填充的环氧树脂,第一气体混合物可以是含氧气体种类和含氟气体种类的富氧混合物,而第二气体混合物可以是相同气体的富氟混合物。

Description

用于从基片去除多余模制材料的等离子处理方法
技术领域
本发明通常涉及等离子处理,更加具体地,涉及用于从基片去除多余模制材料的薄层的等离子处理方法。
背景技术
通常通过等离子处理来修改涉及集成电路、电子仪器组件和印刷电路板的应用中使用的基片的表面性质。具体地,在例如电子封装中使用等离子处理,以增加表面激活和/或表面清洁度,用于消除分层和连接故障、改善导线连接强度、确保电路板上芯片的无空隙底层填料、去除氧化物、增强芯片连接以及改善芯片封装的粘附。典型地,在等离子处理系统中放置一个或多个基片,并且每个基片的至少一个表面暴露于等离子体。通过物理溅射、化学辅助溅射、由活性等离子粒子促发的化学反应以及这些机制的联合,可以从表面去除最外原子层。物理或化学作用还可以用于修整表面,以改善诸如粘附之类的性质或从基片表面清除不希望有的污染物。
在半导体制造期间,半导体芯片通常由导线连接器电连接到诸如引线框(lead frame)之类的金属载体上的引线。引线框通常包括若干焊盘,每个所述焊盘具有暴露的引线,其用于将单个半导体芯片电连接到电路板。一个半导体芯片连接到每个焊盘,并且将芯片的外部电触点和引线的附近部分导线连接。
每个半导体芯片及其导线连接器被封装在由模制聚合体组成的包装里面,所述模制聚合体被设计用来保护半导体芯片和导线连接器免于处理、存储和制造处理期间遇到的不利环境,以及散发在运行期间从半导体芯片生成的热量。用于制造这样的包装的普通模制材料是用二氧化硅或硅微粒填充的环氧树脂。
在模制处理期间,在两个半铸模之间安置引线框和多个连接的半导体芯片。一个半铸模包括大量的凹陷,每个所述凹陷接收半导体芯片中的一个,并且规定包装形状。半铸模被压在一起,以密封凹陷的入口。被注入到铸模中的模制材料充满凹陷里面的空隙,用于封装半导体芯片和导线连接器。然而,模制材料能够渗出到半铸模之间的凹陷的外面,并且在暴露的引线上形成薄层或溢料。该薄溢料具有通常小于大约10微米的厚度。溢料是有害的,因为它可能影响和封装的半导体芯片建立高质量电连接的能力。
通过用带子覆盖引线框的背面,可以在模制处理期间防止溢料。然而,粘合剂可以从带子被转移到引线框背面,并且在去除带子之后作为残留物保持。另外,适合于这种应用的带子相对昂贵,这增加了制造成本。在模制之后,通过机械和化学技术,或者使用激光,可以去除溢料。这些去除方法同样具有限制它们使用的不足之处。例如,引线框容易受到来自诸如化学机械研磨之类的机械溢料去除技术的破坏。化学处理方法可能效率低,除非使用高腐蚀性化学品,这潜在地引发了工人安全性和用过的腐蚀性化学品的废物处理的问题。激光去除昂贵,并且在引线框背面留下了残留的炭渣。
这样一来,就存在对等离子处理方法的需要,所述等离子处理方法能够经济高效地从基片去除多余的模制材料。
发明内容
本发明针对和传统的溢料去除处理方法相关的这些以及其他问题。为此,用于从基片上的区域去除两种成分的模制材料的数量的方法,包括将基片暴露于第一等离子体,所述第一等离子体对于以比去除模制材料的第二成分更高的蚀刻速率从区域去除模制材料的第一成分是有效的。该方法进一步包括将基片暴露于第二等离子体,所述第二等离子体对于以比去除模制材料的第一成分更高的蚀刻速率从区域去除模制材料的第二成分是有效的。
在本发明的另一个实施例中,用于从基片上的区域去除两种成分的模制材料的数量的方法,包括生成从第一气体混合物形成的第一等离子体,所述第一气体混合物包括比含氧气体种类体积浓度低的含氟气体种类,并且将基片暴露于第一等离子体,以便以比去除模制材料的第二成分更高的蚀刻速率从区域去除模制材料的第一成分。该方法进一步包括生成从第二气体混合物形成的第二等离子体,所述第二气体混合物包括比含氧气体种类体积浓度高的含氟气体种类,然后将基片暴露于第二等离子体,以便以比去除模制材料的第一成分更高的蚀刻速率从区域去除模制材料的第二成分。
从附图及其说明中,本发明的这些及其他目的和优点将变得更加明显。
附图说明
被并入并且组成本说明书一部分的附图显示了本发明的实施例,并且和上面给出的本发明的一般描述,以及下面给出的详细描述一起,足以解释本发明的原理。
附图是根据本发明的原理的用于等离子处理基片的等离子处理系统的简图。
具体实施方式
参考附图,等离子处理系统10包括处理室12,其由围起处理空间14的壁组成。在等离子处理期间,处理室12被密封得流体不能从周围环境透过。处理室12包括入口(未显示),其被配置用于向并且从处理空间14转移基片20。用于抽排处理室12的处理空间14的真空泵16可以包含一个或多个具有可控制泵速的真空泵,如真空技术领域中的普通技术人员所认识的那样。处理气体通过处理室12中规定的进气口从处理气体源18以预定的流速进入到处理空间14。处理气体从处理气体源18到处理空间14的流量典型地由质量流量控制器(未显示)测量。调整从处理气体源18来的气体流速和真空泵16的泵速,以提供适合于等离子体生成的处理压力与环境。在从处理气体源18引入处理气体的同时,连续地抽排处理空间14,以便在等离子体存在时,在处理空间14之内连续地交换新鲜气体。
电源22电连接并输送电能给处理室12里面的电极基座24,其支撑示范性处理系统10中的基片20。从电源22输送的电能,对于从处理空间14之内限制的处理气体形成接近基片20的等离子体26是有效的,并且还控制了直流(DC)自偏压。尽管未如此限制本发明,但是电源22可以是射频(RF)电源,其在大约40kHz和大约13.56MHz之间、优选地为大约13.56MHz的频率下,尽管可以使用其他的频率,以及例如40kHz下的大约4000瓦和大约8000瓦之间、或者13.56MHz下的大约300瓦到2500瓦的功率水平下运行。然而,本领域技术人员将意识到,不同的处理室设计可以允许不同的偏压功率。控制器(未显示)连接到等离子处理系统10的不同部件,以利于蚀刻处理的控制。
等离子处理系统10可以采取本领域技术人员理解的不同构造,并且因此不限于在此描述的示范性构造。例如,等离子体26可以远离处理室12生成,并且被递送到处理空间14用于等离子处理基片20。等离子处理系统10被进一步理解为包括运行系统10所必须的附图中未显示的部件,诸如在处理空间14和真空泵16之间布置的闸阀之类。
在适合于等离子处理的位置处的处理室12的处理空间14中安置基片20。本发明设计将多个基片20可以安置在处理室12里面,并且通过单个处理过程用处理空间14中提供的等离子体26同时处理。
基片20的等离子处理经济高效地去除了基片20的区域上布置的模制材料(亦即溢料)的薄层。溢料覆盖的区域可能由以前制造阶段期间的模制处理产生。例如,这些外来模制材料的区域可能存在于封装在模制聚合物包装里面的半导体芯片的电触点上。普通的模制材料是由例如聚合物或环氧树脂的有机基质和分散在基质中用于修改有机基质的性质的例如二氧化硅微粒的无机填料组成的复合物。
基于以下前提:组成模制材料的有机基质和无机填料的蚀刻选择性和蚀刻速率在相同的等离子条件下是不同的,基片20的等离子处理是两个阶段的处理。两个截然不同的处理阶段的使用加速了溢料去除,因为选择性地对于无机填料,第一阶段适合于有效地去除有机基质,并且选择性地对于有机基质,第二阶段适合于有效地去除无机填料。用于提供这两个处理阶段的一种方法是改变形成等离子体的气体混合物的组成。
在处理的第一阶段中,处理空间14中的基片20暴露于从富氧气体混合物形成的等离子体26,所述富氧气体混合物包括含氟气体种类(例如四氟化碳、三氟化氮或六氟化硫)和例如氧(O2)的含氧气体种类。尽管不希望束缚于理论,但是可以认为,对于去除模制材料的薄层覆盖的基片20上的区域中的有机基质,来自等离子体26的氧的活性种类(例如原子团和离子)是相对有效的。类似地,可以认为,源自等离子体26的氟的活性种类对于去除模制材料的无机填料是相对有效的。通过从富氧气体混合物形成等离子体26,对于有机基质的蚀刻速率大于对于无机填料的蚀刻速率。换言之,选择性地对于无机填料,去除了有机基质。
如上所述,第一处理阶段的气体混合物中的含氧气体种类的体积浓度大于含氟气体种类的体积浓度。结果,用于第一处理阶段的气体混合物包括大于50体积百分比(vol%)的浓度的含氧气体种类。含氟气体种类典型地包含余下的气体混合物,尽管可以向气体混合物有意地添加例如惰性气体的其他气体种类,只要含氧气体种类具有大于含氟种类的浓度。当然,剩余的大气气体和从室的部件放出的气体成分同样对处理室12里面的部分真空贡献了部分压力。最适合于在第一处理阶段中使用的气体混合物包括大约70vol%到大约90vol%的含氧气体种类。发现特别适合于处理的这个初始处理阶段的气体混合物是80vol%的含氧气体种类和20vol%的含氟气体种类。
第一阶段的等离子体26中存在的氧的活性种类有效地去除了模制材料的薄层覆盖的基片20上的区域中的有机基质。尽管氟的活性种类去除这些溢料覆盖区域中的无机填料,但是由于对于模制材料的这种成分的相对低的蚀刻速率,所以第一阶段的方法对于去除无机填料是相对效率低的。结果,在从填料之间的间隔基本或部分去除有机基质之后,剩余的无机填料跨越以前由溢料覆盖的基片20的区域保持。本发明作如下设计:因为第二阶段同样去除有机基质,尽管是以显著较低的蚀刻速率,所以有机基质不必在处理的第一阶段期间完全去除,并且可以由第二处理方法阶段部分去除。当然,必要时对于溢料去除可以重复这两个处理阶段。
在处理的第二阶段中,处理空间14中的基片20暴露于从富氟气体混合物生成的等离子体26,所述富氟气体混合物包括含氟气体种类(例如四氟化碳、三氟化氮或六氟化硫)和例如氧(O2)的含氧气体种类。和第一处理阶段相比,从这种气体混合物形成的等离子体26,相对于对于有机基质的蚀刻速率,具有提高的对于无机填料的蚀刻速率。典型地,完成气体混合物的变化而不打破真空,并且优选地不除去处理室12里面的等离子体26。这种第二气体混合物可以包括和第一阶段相同的两种气体种类,但是以不同的相对比例混和。
通常,气体混合物中的含氧气体种类的体积浓度小于含氟气体种类的体积浓度。典型地,用于第二阶段的气体混合物包括小于50vol%的含氧气体种类,并且余下的混合物包括含氟气体种类。然而,可以向气体混合物有意地添加例如惰性气体的其他气体种类,只要含氧气体种类具有比含氟种类小的浓度。最适合于在第二处理阶段中使用的气体混合物包含大约70vol%到大约90vol%的含氟气体种类。发现特别适合于处理的这个阶段的气体混合物是20vol%的含氧气体种类和80vol%的含氟气体种类。
和从第一处理阶段的富氧气体混合物生成的等离子体26相比,从在后的处理阶段的富氟气体混合物生成的等离子体26中的活性种类更加有效地去除剩余的无机填料。结果,和仅仅使用只对模制材料的一种成分具有较高蚀刻速率的单一气体混合物的一个阶段的处理相比,减少了从基片20上的受影响区域去除溢料所需的总的处理时间。这种由本发明的两个阶段处理贡献的处理时间的总的减少显著增加了系统吞吐量。
可以在等离子处理期间覆盖易受等离子体破坏影响的基片20的部分,以防止或显著减少等离子照射。每个阶段的照射时间除了其他变量以外将取决于等离子功率、处理室12的性质以及诸如厚度之类的溢料的特性。蚀刻速率和处理均匀性将视等离子参数而定,包括但不限于输入功率、系统压力和处理时间。
本发明克服了传统去除技术的各种不足,因为去除了模制材料的薄区域而不诉诸于湿化学蚀刻技术、机械技术或激光的使用。本发明的处理方法尤其适用于去除覆盖引线框的电触点的模制材料或溢料的不必要薄层。这些薄层产生于将引线框携带的芯片封装到模制材料组成的各个包装里面的模制过程。
使用并参考附图,在适合于等离子处理的位置处的处理室12里面的处理空间14中安置基片20。然后处理空间14由真空泵16抽排。在两个处理阶段期间,从处理气体源18引入处理气体流,以将处理室12中的部分真空提高到合适的工作压力,典型地在大约150mTorr到大约2500mTorr的范围之间,并且优选地在大约800mTorr到2500mTorr的范围之间,用于提供增强的蚀刻速率,同时用真空泵16主动抽排处理空间14。电源22被通电,以向电极基座24供应电能,所述电极基座24在接近基片20的处理空间14中生成等离子体26,并且向电极基座24提供直流自偏压。
基片20暴露于两阶段处理中的等离子体达各自阶段的照射时间,其足以从基片20上的区域去除溢料形式的多余模制材料。具体地,基片20暴露于从含氧气体种类和含氟气体种类的富氧气体混合物生成的第一等离子体达一段时间,其足以基本去除溢料的有机基质。在这个第一阶段期间,对于有机基质的蚀刻速率大于对于无机填料的蚀刻速率。然后,基片20暴露于从含氧气体种类和含氟气体种类的富氟气体混合物生成的第二等离子体达一段时间,其足以基本去除溢料的无机填料。在这个第二阶段期间,对于无机填料的蚀刻速率大于对于有机基质的蚀刻速率。
基片20可以暴露于第一和第二等离子体26,而不从处理室12移去基片20(亦即,当改变处理气体混合物时不除去等离子体)。优选地,基片20在处理的两个阶段期间保持在相同的处理位置。必要时可以重复这两个处理阶段以完成溢料去除,这可以视溢料厚度而定。在完成处理的第二阶段之后取消等离子体26。然而,在切断电能之前或之后可以有和溢料去除无关的另外的等离子处理步骤。
在下面的例子中将说明本发明的进一步的细节和实施例。
例子
用根据本发明的两阶段等离子处理方法处理引线框,其携带若干模制包装,并且具有在引线框的电引线上可见的溢料。用于制造包装的模制材料是填充二氧化硅的环氧树脂。第一处理阶段使用根据进入等离子室的流速测量的CF4(80sccm)和O2(320sccm)的气体混合物来形成400mTorr的室压力下的等离子体。引线框暴露于等离子体达大约5分钟。等离子功率在13.56MHz的运行频率下大约为500瓦。通过观察引线框,可以看到第一阶段有效地去除了薄区域中的环氧树脂。
在去除环氧树脂之后,二氧化硅填料作为残留物保持在引线框上的后面。随着引线框仍然处于处理室的里面并且没有除去等离子体或打破真空,气体混合物被转变以符合处理的第二阶段。然后第二阶段使用CF4(240sccm)和O2(60sccm)的气体混合物,这再次导致400mTorr的室压力。引线框暴露于这种等离子体达大约5分钟。等离子功率在13.56MHz的运行频率下大约为500瓦。在处理的这个阶段之后,二氧化硅填料被去除,并且可以看到引线框基本没有了溢料。
尽管已通过不同实施例的说明显示了本发明,并且尽管已相当详细地说明了这些实施例,但是,将附加的权利要求的范围限制或以任何方式限制到这样的细节不是本申请人的意图。另外的优点和修改将容易地显现给本领域技术人员。较宽方面的本发明因此并不限于具体的细节、代表性的设备和方法以及显示和说明的示范性例子。因此,可以从这样的细节离开而不背离申请人的一般发明概念的精神或范围。本发明的范围本身应当仅由附加的权利要求限定。

Claims (26)

1.一种用于从基片上的区域去除两种成分的模制材料量的方法,包括:
将所述基片暴露于第一等离子体,所述第一等离子体对于以比去除所述模制材料的第二成分更高的蚀刻速率从所述区域去除所述模制材料的第一成分是有效的;以及
将所述基片暴露于第二等离子体,所述第二等离子体对于以比去除所述模制材料的第一成分更高的蚀刻速率从所述区域去除所述模制材料的第二成分是有效的。
2.根据权利要求1所述的方法,其中,将所述基片暴露于所述第一等离子体包括:
从第一气体混合物形成所述第一等离子体,所述第一气体混合物对于向所述模制材料的所述第一成分提供所述更高的蚀刻速率是有效的。
3.根据权利要求2所述的方法,其中,将所述基片暴露于所述第二等离子体包括:
从第二气体混合物形成所述第二等离子体,所述第二气体混合物不同于所述第一气体混合物,并且所述第二气体混合物对于向所述模制材料的所述第二成分提供所述更高的蚀刻速率是有效的。
4.根据权利要求3所述的方法,其中,所述第一气体混合物和所述第二气体混合物每种都包括含氟气体种类和含氧气体种类。
5.根据权利要求4所述的方法,其中,所述第一气体混合物包括小于50体积百分比的所述含氟气体种类。
6.根据权利要求5所述的方法,其中,所述第二气体混合物包括大于50体积百分比的所述含氟气体种类。
7.根据权利要求4所述的方法,其中,所述第二气体混合物包括大于50体积百分比的所述含氟气体种类。
8.根据权利要求4所述的方法,其中,从由四氟化碳、三氟化氮和六氟化硫组成的组中选择所述含氟气体种类。
9.根据权利要求4所述的方法,其中,所述含氧气体种类是分子氧。
10.根据权利要求1所述的方法,其中,所述第一成分包括有机基质,并且所述第二成分包括分散在所述有机基质中的无机填料。
11.根据权利要求10所述的方法,其中,所述有机基质是环氧树脂,并且所述无机填料包含分散在所述环氧树脂中的二氧化硅微粒。
12.根据权利要求1所述的方法,进一步包括:
在将所述基片暴露于所述处理室中的所述第一和第二等离子体时,将所述基片放置在处理室里面的固定处理位置处。
13.根据权利要求12所述的方法,其中,在所述处理室里面生成所述第一和第二等离子体。
14.根据权利要求12所述的方法,其中,在所述基片暴露于所述第一和第二等离子体时,所述处理室中的运行压力在大约800mTorr到大约2500mTorr的范围之内。
15.根据权利要求1所述的方法,其中,将所述基片暴露于所述第二等离子体进一步包括:
将所述基片暴露于所述第二等离子体,而除去所述第一等离子体。
16.一种用于从基片上的区域去除两种成分的模制材料量的方法,包括:
生成从第一气体混合物形成的第一等离子体,所述第一气体混合物包括比含氧气体种类体积浓度低的含氟气体种类;
将所述基片暴露于所述第一等离子体,以便以比去除所述模制材料的第二成分更高的蚀刻速率从所述区域去除所述模制材料的第一成分;
生成从第二气体混合物形成的第二等离子体,所述第二气体混合物包括比所述含氧气体种类体积浓度高的所述含氟气体种类;以及
将所述基片暴露于所述第二等离子体,以便以比去除所述模制材料的所述第一成分更高的蚀刻速率从所述区域去除所述模制材料的所述第二成分。
17.根据权利要求16所述的方法,其中,从由四氟化碳和六氟化硫组成的组中选择所述含氟气体种类。
18.根据权利要求16所述的方法,其中,所述含氧气体种类是分子氧。
19.根据权利要求16所述的方法,其中,所述第一成分包括有机基质,并且所述第二成分包括分散在所述有机基质中的无机填料。
20.根据权利要求19所述的方法,其中,所述有机基质是环氧树脂,并且所述无机填料包含分散在所述环氧树脂中的二氧化硅微粒。
21.根据权利要求16所述的方法,其中,将所述基片暴露于所述第二等离子体进一步包括:
将所述基片暴露于所述第二等离子体,而不除去所述第一等离子体。
22.根据权利要求16所述的方法,其中,在所述处理室里面生成所述第一和第二等离子体。
23.根据权利要求16所述的方法,进一步包括:
在处理室里面的处理位置处放置所述基片,并且将所述基片暴露于所述第一和第二等离子体,而不从所述处理室移去所述基片。
24.根据权利要求23所述的方法,其中,所述基片暴露于所述第一和第二等离子体时的所述处理室中的运行压力在大约800mTorr到大约2500mTorr的范围之内。
25.根据权利要求16所述的方法,其中,所述第一气体混合物包括小于50体积百分比的所述含氟气体种类和大于50体积百分比的所述含氧气体种类。
26.根据权利要求16所述的方法,其中,所述第二气体混合物包括大于50体积百分比的所述含氟气体种类和小于50体积百分比的所述含氧气体种类。
CNB2005101362123A 2004-12-22 2005-12-22 用于从基片去除多余模制材料的等离子处理方法 Expired - Fee Related CN100565819C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/021,341 US7842223B2 (en) 2004-12-22 2004-12-22 Plasma process for removing excess molding material from a substrate
US11/021,341 2004-12-22

Publications (2)

Publication Number Publication Date
CN1825546A true CN1825546A (zh) 2006-08-30
CN100565819C CN100565819C (zh) 2009-12-02

Family

ID=36594674

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101362123A Expired - Fee Related CN100565819C (zh) 2004-12-22 2005-12-22 用于从基片去除多余模制材料的等离子处理方法

Country Status (5)

Country Link
US (1) US7842223B2 (zh)
JP (1) JP4790407B2 (zh)
CN (1) CN100565819C (zh)
SG (1) SG123667A1 (zh)
TW (1) TWI362976B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7635418B2 (en) * 2004-12-03 2009-12-22 Nordson Corporation Plasma processing apparatus and methods for removing extraneous material from selected areas on a substrate
WO2010008102A1 (en) * 2008-07-14 2010-01-21 Ips Ltd. Cleaning method of apparatus for depositing carbon containing film
US8236615B2 (en) 2009-11-25 2012-08-07 International Business Machines Corporation Passivation layer surface topography modifications for improved integrity in packaged assemblies
US10431470B2 (en) * 2017-02-23 2019-10-01 Tokyo Electron Limited Method of quasi-atomic layer etching of silicon nitride

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59220934A (ja) * 1983-05-31 1984-12-12 Toshiba Corp 樹脂封止型半導体装置の製造方法
JPS63500062A (ja) 1985-06-11 1988-01-07 アメリカン テレフオン アンド テレグラフ カムパニ− リ−ドフレ−ムのばり取り
US5208067A (en) * 1986-04-14 1993-05-04 International Business Machines Corporation Surface modification of organic materials to improve adhesion
US5297897A (en) 1989-11-24 1994-03-29 Asm Fico Tooling B.V. Single-strip molding apparatus
JPH06285868A (ja) 1993-03-30 1994-10-11 Bridgestone Corp 加硫金型の清浄方法
US5961860A (en) 1995-06-01 1999-10-05 National University Of Singapore Pulse laser induced removal of mold flash on integrated circuit packages
JP2836616B2 (ja) * 1997-03-05 1998-12-14 日本電気株式会社 導体配線パターンの形成方法
US6230719B1 (en) * 1998-02-27 2001-05-15 Micron Technology, Inc. Apparatus for removing contaminants on electronic devices
US6082375A (en) 1998-05-21 2000-07-04 Micron Technology, Inc. Method of processing internal surfaces of a chemical vapor deposition reactor
SG84519A1 (en) 1998-12-07 2001-11-20 Advanced Systems Automation Method and apparatus for removal of mold flash
JP3400770B2 (ja) * 1999-11-16 2003-04-28 松下電器産業株式会社 エッチング方法、半導体装置及びその製造方法
US6489178B2 (en) 2000-01-26 2002-12-03 Texas Instruments Incorporated Method of fabricating a molded package for micromechanical devices
US6439869B1 (en) 2000-08-16 2002-08-27 Micron Technology, Inc. Apparatus for molding semiconductor components
US6629880B1 (en) 2000-12-14 2003-10-07 National Semiconductor Corporation Rotary mechanical buffing method for deflashing of molded integrated circuit packages
US6732913B2 (en) 2001-04-26 2004-05-11 Advanpack Solutions Pte Ltd. Method for forming a wafer level chip scale package, and package formed thereby
US20040235303A1 (en) * 2001-05-04 2004-11-25 Lam Research Corporation Endpoint determination of process residues in wafer-less auto clean process using optical emission spectroscopy
US20030005943A1 (en) * 2001-05-04 2003-01-09 Lam Research Corporation High pressure wafer-less auto clean for etch applications
WO2002090615A1 (en) * 2001-05-04 2002-11-14 Lam Research Corporation Duo-step plasma cleaning of chamber residues
US6815362B1 (en) * 2001-05-04 2004-11-09 Lam Research Corporation End point determination of process residues in wafer-less auto clean process using optical emission spectroscopy
JP2003273499A (ja) * 2002-03-12 2003-09-26 Nippon Spindle Mfg Co Ltd プリント配線基板のプラズマ洗浄方法
SG109495A1 (en) 2002-04-16 2005-03-30 Micron Technology Inc Semiconductor packages with leadfame grid arrays and components and methods for making the same
DE10237084A1 (de) 2002-08-05 2004-02-19 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines elektrischen Leiterrahmens und Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements
JP4097069B2 (ja) * 2002-08-28 2008-06-04 Tdk株式会社 プリント基板の製造方法
US6750082B2 (en) 2002-09-13 2004-06-15 Advanpack Solutions Pte. Ltd. Method of assembling a package with an exposed die backside with and without a heatsink for flip-chip
WO2005045873A2 (en) * 2003-10-28 2005-05-19 Nordson Corporation Plasma processing system and plasma treatment process
JP2008504975A (ja) * 2004-06-29 2008-02-21 ウナクシス ユーエスエイ、インコーポレイテッド 時分割多重化エッチング処理時にアスペクト比に依存するエッチングを低減する方法と装置
US7635418B2 (en) * 2004-12-03 2009-12-22 Nordson Corporation Plasma processing apparatus and methods for removing extraneous material from selected areas on a substrate
US20060201910A1 (en) 2004-12-22 2006-09-14 Nordson Corporation Methods for removing extraneous amounts of molding material from a substrate

Also Published As

Publication number Publication date
JP4790407B2 (ja) 2011-10-12
SG123667A1 (en) 2006-07-26
TW200702094A (en) 2007-01-16
TWI362976B (en) 2012-05-01
CN100565819C (zh) 2009-12-02
US20060131790A1 (en) 2006-06-22
JP2006179914A (ja) 2006-07-06
US7842223B2 (en) 2010-11-30

Similar Documents

Publication Publication Date Title
JP6994646B2 (ja) 素子チップの製造方法
CN100468615C (zh) 从基片的选择区域去除外来杂质的等离子处理设备和方法
KR101214643B1 (ko) 레지스트 제거방법 및 그를 위한 장치
CN1750231A (zh) 从基体表面去除材料的方法和装置
CN100565819C (zh) 用于从基片去除多余模制材料的等离子处理方法
KR100519835B1 (ko) 막의 형성 방법 및 해당 수법에 의해 제조된 반도체 장치, 전기 회로, 표시체 모듈, 컬러 필터 및 발광 소자
CN107180753A (zh) 元件芯片的制造方法
CN1291451C (zh) 等离子体处理装置和等离子体处理方法
KR19980070319A (ko) 드라이 에칭방법
CN1790667A (zh) 通孔活性离子刻蚀方法
JPS63202919A (ja) プラズマ・エツチング方法
US20120168943A1 (en) Plasma treatment on semiconductor wafers
US6780342B1 (en) Method of etching and method of plasma treatment
EP0980092B1 (en) Vacuum processing method
CN107634006A (zh) 晶圆的返工方法
CN1298201A (zh) 半导体器件的制造方法和设备
JP2008001101A (ja) 余分量の成形材料を基板から除去する方法
JP3427702B2 (ja) 電子部品のプラズマ処理装置
Zhao et al. Plasma considerations prior to wire bonding in advanced packaging
KR20060059547A (ko) 대기압 플라즈마를 이용한 인쇄회로기판의 표면처리 방법및 플라즈마 형성장치
US20230015545A1 (en) Method for producing singulated encapsulated components
KR20060125430A (ko) 챔버의 폴리머 제거 방법
CN117534508A (zh) 陶瓷粗化方法
JP2002110735A (ja) フリップチップ実装方法及びプラズマ処理装置
JP2021144999A (ja) エッチング方法および素子チップの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091202

Termination date: 20191222