CN1825478A - 用于实现存储设备断电的方法和装置 - Google Patents
用于实现存储设备断电的方法和装置 Download PDFInfo
- Publication number
- CN1825478A CN1825478A CNA2006100673596A CN200610067359A CN1825478A CN 1825478 A CN1825478 A CN 1825478A CN A2006100673596 A CNA2006100673596 A CN A2006100673596A CN 200610067359 A CN200610067359 A CN 200610067359A CN 1825478 A CN1825478 A CN 1825478A
- Authority
- CN
- China
- Prior art keywords
- signal
- memory device
- data strobe
- data
- strobe signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 claims description 10
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 230000003111 delayed effect Effects 0.000 claims description 4
- 230000000630 rising effect Effects 0.000 description 15
- 230000004044 response Effects 0.000 description 14
- 230000005540 biological transmission Effects 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 9
- 230000014509 gene expression Effects 0.000 description 6
- 102100032449 EGF-like repeat and discoidin I-like domain-containing protein 3 Human genes 0.000 description 3
- 101001016381 Homo sapiens EGF-like repeat and discoidin I-like domain-containing protein 3 Proteins 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 101100278884 Arabidopsis thaliana E2FD gene Proteins 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000003121 nonmonotonic effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
在能够执行读操作的存储设备中实现断电，其中数据和数据选通信号被提供为输出。该断电技术包括：产生第一信号，用于防止数据被提供为存储设备的输出；产生第二信号，用于使数据选通信号保持在预定状态；以及产生第三信号，用于防止处于预定状态的数据选通信号被提供为存储设备的输出。
Description
技术领域
本发明涉及用于实现存储设备断电的方法和装置，更具体地说，涉及一种这样的技术，即，能避免在动态随机存取存储器突发读取(read burst)期间发生断电所导致的电位的混乱。
背景技术
在电子存储设备、例如动态随机存取存储器(DRAM)中，通常希望其省电。例如，当外部信号发出命令时，传统的DRAM芯片能够进入断电状态。为了节省额外的电能，一些DRAM芯片还在断电期间中断时钟信号，这在使用蓄电池电源的设备、例如移动设备中特别有用。通常，由于在读或写操作期间断电会导致存储设备发生故障，因此，例如DRAM的存储设备在存储设备非有源地读取或写入数据时被命令进入断电状态。
一种这样的存储设备是双数据速率同步动态随机存取存储器(DDRSDRAM)，该存储设备能在突发读取期间读出存储的数据。根据每个读命令，突发读操作将给定数量的数据字按序从存储设备传送给系统，其中存储设备在该系统中运行。DDR SDRAM芯片便于数据在每个连续的时钟周期的两个边沿(也就是，上升沿和下降沿)上传输，从而倍增存储芯片数据的通吐量。传统上表示为“DQ”的数据通过片外驱动器(OCD)被驱动离开芯片，其与数据选通信号(DQS)的上升和下降沿对准，而数据选通信号也被驱动离开芯片。突发读取的长度可编程使得，例如，在长度四的突发读取期间，在两个时钟周期内有四个数据字被驱动离开芯片(也就是，两个数据字分别在两个高相被驱动离开芯片，并且另两个数据字分别在两个低相被驱动离开芯片)。DQS信号的信号边沿被其它设备用于在一组线路(例如，数据总线)上接收数据DQ以锁存DQ数据字。根据DDR SDRAM的构造，每个数据字都组成一组并列的位，这些位由一组各自并列的OCD同时从芯片驱动到各个数据线上(例如，由十六个OCD驱动的十六位字)。
对于其它类型的DRAM，如果它所在的系统当前不使用DDR SDRAM芯片，那么通常的DDR SDRAM芯片可进入“断电”状态。例如，由系统将发送给DDR SDRAM芯片的时钟使能信号(CKE)拉到低状态(CKE信号在普通运行期间通常处于高状态)，可以进入断电状态。在“断电”期间，DDR SDRAM芯片仅保留当前存储的那些信息。因此，DDR SDRAM芯片的能量消耗最小化，从而减少电池的消耗(例如，在移动设备中)。仅在当前没有突发读取有效时，才可能合法地进入断电；否则，断电被认为是“非法”的，并且会导致不希望有的结果，例如丢失数据、总线争用或者系统损坏。
但是，一些系统不能确定当系统试图使DDR SDRAM变为断电状态时，DDRSDRAM是否仍然处于突发读取的状态。在突发读取期间，为了避免“中止”(“hanging up”)系统，如果接收到断电命令并且DDR SDRAM非法地进入断电状态时，DDR SDRAMs必须筛选突发读取。
由于DQS信号的信号边沿用来锁存DQ信息，因此使用DDR SDRAM芯片的系统对停止在逻辑高状态的DQS线特别敏感。如果DQS信号“停止在高状态”，那么DQS OCD继续驱动与它连接的线，而不是返回到断电期间的非驱动、高阻抗状态(三态)。在这种条件下，如果OCD在其上驱动DQ数据字的线还用于写入数据到存储设备中或者被其它存储设备用来读取或写入数据，那么冲突信号会立即出现在这些线上。例如，如果另一个设备试图驱动DQS线到逻辑低状态，从而引入一个新的时钟转换(transition)沿到系统中，以提供数据的计时基准标记，那么驱动线的努力会失败，或者由于争用停止在高状态的DQS信号而违反定时。
由于非单调信号会潜在的损坏系统，产生一些不想要的后果，例如振铃、符号间干扰等等，所以，在信号变变期间使DQS OCD失效(也就是，选通信号从高状态转换到低状态或者从低状态转换到高状态)也是不希望的。因此，期望的是，解决在突发读操作期间存储设备接收断电信号的情况，从而避免故障。
发明内容
根据本发明的一个方面，提供一种在能够进行读操作的存储设备中实现断电的方法，其中存储设备的输出包括数据和数据选通信号。根据数据的定时，数据选通信号在读操作期间在第一和第二状态之间振荡。该方法包括：产生防止数据被提供为存储设备的输出的第一信号；产生使数据选通信号保持在预定状态的第二信号；并且产生防止在预定状态的数据选通信号被提供为存储设备的输出的第三信号。最好相对于第一信号延迟第二信号，最好相对于第二信号延迟第三信号，因此，当产生第三信号时，数据选通信号处于预定状态。响应断电命令信号而产生第一、第二和第三信号，并且它们实质上可以是断电命令信号的不同形式，至少第二和第三信号是断电命令信号的延迟形式。在三个连续的阶段，第一、第二和第三信号以一定的方式实质上终止突发读操作，从而防止由于非法断电(也就是，在正在进行突发读操作期间命令的非法断电)产生的故障。可选的是，断电可以包括提供给存储设备的外部时钟信号的中断。
根据本发明的另一方面，提供一种用于终止存储设备的突发读操作的方法，其中存储设备的输出包括数据和数据选通信号。该方法包括：禁止提供数据作为存储设备的输出的操作；使数据选通信号保持在预定状态；以及禁止提供预定状态的数据选通信号作为存储设备的输出的操作。这三个操作可作为三个连续的阶段执行，其中每个操作都在前一操作完成之后执行。第一阶段可以包括禁用多个数据片外驱动器，该数据片外驱动器提供数据作为存储设备的输出。第三阶段可以包括禁用至少一个数据选通片外驱动器，该数据选通片外驱动器提供数据选通信号作为存储设备的输出。例如，响应断电命令信号，可以终止突发读取，这可选地可包括中止提供给存储设备的外部时钟。
根据本发明的另一个方面，提供一种能进行断电操作并能够进行读操作的存储设备，其中存储设备的输出包括数据和数据选通信号。存储设备包括：能够提供数据作为存储设备的输出的多个数据片外驱动器，其中响应断电命令而禁用数据片外驱动器；选通发生器模块，可用于产生数据选通信号，其中选通发生器模块响应断电命令使数据选通信号保持在预定状态；以及可用来提供数据选通信号作为存储设备的输出的至少一个数据选通片外驱动器，其中，响应断电命令，在选通发生器模块使数据选通信号保持在预定状态之后，数据选通片外驱动器被禁用。
存储设备还可以包括：可提供数据给多个数据片外驱动器的数据控制模块；以及可选择性地启用和禁用多个数据片外驱动器的数据使能模块，其中响应断电命令重设数据控制模块和数据使能模块。另外，响应相对于断电命令延迟预定第一延迟(这里被表示为延迟2)的信号，用于从数据选通信号发生器提供数据选通信号到至少一个数据选通片外驱动器的连接可以被强制到预定状态，并且，响应相对于断电命令延迟第二预定延迟(这里被表示为延迟1)的信号，启用/禁用数据选通片外驱动器的数据选通使能模块可以被重设，其中第二预定延迟大于第一预定延迟。存储设备可以是例如双数据速率(DDR)同步DRAM(SDRAM)的动态随机存取存储器(DRAM)设备。
通过参照特定实施例的下列定义、描述和说明性附图，本发明的上述和进一步的目的、特征以及优点将变得更加明显，其中在不同附图中的相同参考标记用来表示相同的元件。虽然这些描述涉及本发明的具体细节，但是，应当理解的是，基于这里的描述可以进行不同的变化，并且这对于本领域的技术人员将是明显的。
附图说明
图1是以传统方式实现断电的DDR SDRAM的读取输出部分的方框图。
图2是说明图1的DDR SDRAM的普通突发读操作的时序图，其中没有接收非法断电命令。
图3是说明在图1的DDR SDRAM的突发读操作期间实现断电操作的时序图。
图4是说明在图1的DDR SDRAM的突发读操作期间实现断电的时序图，其中断电操作包括时钟的中止。
图5是根据本发明示例性实施例的DDR SDRAM的读取输出部分的方框图。
图6是说明在图5的DDR SDRAM中实现断电操作的时序图。
图7是说明根据本发明示例性实施例、实现断电操作所执行的操作的功能流程图。
具体实施方式
为了更好地说明本发明，将结合图1-4进行对照来描述典型的存储设备中的突发读取和停止操作。更具体地说，能实现断电读禁用的存储设备100的读取输出部分的方框图在图1示出。存储设备100可以是例如能以双数据速率(也就是，在时钟信号的上升和下降沿上)驱动数据离开芯片的DDR SDRAM芯片。
存储设备100包括中央控制模块110，该模块接收外部命令信号(COM)和时钟信号(CLK)。中央控制模块110提供读状态信号(RD_STATE)给数据控制模块120、数据使能模块130、数据选通使能模块140以及选通发生器块150。一组片外驱动器(OCD)160接收来自数据控制模块120的数据，并且根据来自数据使能模块130的数据使能信号(DQEN)驱动数据(DQ)离开芯片。数据选通OCD(DQS OCD)162接收来自选通发生器150的数据选通信号(DATA STROBE)，并且根据从数据选通使能模块140接收的数据选通使能信号(DQSEN)驱动数据选通信号(DQS)离开芯片。
数据控制模块120表示可用来定时并控制经数据OCD 160流到系统的数据的电路。数据使能模块130表示在突发读操作中驱动数据离开芯片时通过信号DQEN启用数据OCD 160的电路。在其它时候(也就是，未出现突发读取时)，来自数据使能模块130的DQEN信号强制数据OCD 160的输出为三态，从而防止损坏系统。
DQS OCD 162的控制在一定程度上与数据OCD 160的控制类似。特别是，数据选通使能模块140表示利用信号DQSEN启用DQS OCD 162的电路，选通发生器模块150表示用于控制并定时选通产生从而通过数据OCD 160提供驱动数据离开芯片的时间基准标记的电路。更具体地说，选通发生器150提供信号DATASTROBE给DQS OCD 162，信号DATASTROBE基本上是与提供给数据OCD 160的数据的定时同步的外部或本地时钟的形式。当在读操作期间通过DQSEN信号启用DQS OCD 162时，DQS OCD 162驱动数据选通信号作为DQS信号离开芯片。因此，DQ包括从芯片记录出的数据信息，并且DQS包括在时间上对应于从芯片记录出的数据的选通信号。DQS信号的上升和下降沿可以被系统中的另一个设备使用，以锁存数据DQ。
图2示出图1的DDR SDRAM 100在没有中断的情况下(即，在突发读操作期间没有从系统接收到断电指令)SDRAM 100正常突发读操作的时序图。由中央控制模块110接收的外部命令信号(COM)指示DDR SDRAM 100执行突发读操作。时钟信号(CLK)提供给中央控制模块110以及DDR SDRAM 100中的其它模块，以提供时间基准标记。虽然在附图中为了简便起见仅示出一个信号时钟，但是，在通常的存储设备芯片中，将会有多个明显的时钟信号，包括外部时钟信号VCLK和来源于外部时钟的一个或多个本地时钟，该本地时钟会相对于外部时钟偏移。时钟使能(CKE)信号可用于命令DDR SDRAM 100断电。由于在这个例子中，在不发生断电操作的情况下完成突发读取，因此图2示出的CKE信号在整个突发读操作过程中始终保持高状态。
响应接收到突发读命令，中央控制模块110在时钟信号CLK的上升沿使读状态命令(RD_STATE)处于高状态，以指示突发读取。读状态信号被提供给数据控制模块120、数据使能模块130、数据选通使能模块140以及选通发生器模块150。与突发读命令RD同时提供给DDR SDRAM 110的读取地址信息(未示出)用来从DDR SDRAM的存储磁心中检索存储字序列。数据控制模块120接收数据字序列并提供数据给数据OCD 160，其中每个数据OCD 160负责驱动每个数据字的各个位离开芯片。具体地说，一接收“高”读状态信号，在CLK信号的下一个上升沿，数据控制模块120开始发送数据字(DATA)序列D1、D2、D3等给数据OCD 160。同样的，一接收高读状态信号，数据使能模块130在CLK的下一个上升沿使DQ使能信号(DQEN)处于高状态，该使能信号被提供给数据OCD 160，从而在半时钟周期增量中由数据OCD将数据字DQ(D1、D2等等)驱动离开DDR SDRAM 100。在图2所示的DATA信号(D1、D2等等)和DQ信号(D1、D2等等)之间的延迟是由于通过数据OCD 160的传播延迟而产生的。
为了和数据控制模块120和数据使能模块130的定时一致，一接收到高读状态信号，选通发生器模块150在CLK信号的下一个上升沿产生数据选通信号(DATASTROBE)。数据选通信号除了在突发读操作期间之外一直保持在低状态，并且在突发读操作期间本质上是CLK信号的复制，在第一和第二状态之间振荡。DQS OCD 162从选通发生器模块150接收数据选通信号，并且当DQSEN信号高时，根据数据选通信号产生DQS信号。在图2所示的数据选通信号和DQS信号之间的延迟是由通过DQS OCD 162的传播延迟产生的。
与其它模块对比，一接收高读状态信号，数据选通使能模块140立即使DQS使能信号(DQSEN)处于高状态(而不是在CLK的下一个上升沿)。因此，DQEN信号转换到高状态并且数据选通信号在DQSEN信号转换到高状态之后开始振荡基本上一个时钟周期。DQSEN较早地处于高状态，从而启用DQS OCD 162，并且当在选通信号开始时DQS信号已经处于低状态(而不是从三态转换)，以便在选通信号的初始上升沿提供从低状态到高状态的清晰转换，从而保证选通信号DQS可以对第一数据字正确地锁存，其中第一数据字在突发读取期间被驱动离开芯片。
在预定的时间后，中央控制模块110使读状态信号回到低状态，与突发读取的持续时间一致。在图2所示的例子中，在三个时钟周期之后，读状态信号回到低状态，其中在三个时钟周期中，根据三个上升时钟信号沿和三个下降时钟信号沿，从DDR SDRAM中共读取了六个字。响应回到低状态的读状态信号，数据使能模块130和数据选通使能模块140分别使DQEN和DQSEN信号处于低状态，从而分别禁用数据OCD 160和DQS OCD 162，并且终止突发读操作(图2中示出的DQ和DQS信号的垂直中心水平线表示三态)。
图3描述了说明突发读操作期间图1的DDR SDRAM 100中的非法断电的时序图。图3所示的多个信号对应于图2所示的那些信号。但是，在这种情况下，由DDR SDRAM 100接收的外部时钟使能信号(CKE)从正常的高状态转换到低状态，从而指示DDR SDRAM 100进入断电状态。如图3所示，在突发读操作完成仅仅两个周期之后，CKE信号非法中断突发读操作。
在CLK信号的下一个下降沿，中央控制模块使读状态信号处于低状态，该状态使数据使能模块130和数据选通使能模块140过早地分别使DQEN和DQSEN信号处于低状态(正常突发读取中DQEN和DQSEN信号的高状态的整个持续时间示为图3的虚线)。DQEN和DQSEN信号的截断导致在中断突发读取之前仅仅两个数据字(D1和D2)被驱动离开芯片。
根据这个例子中所使用的传统屏蔽技巧，DQEN和DQSEN信号被重置到低状态，从而禁用所有的OCD并且避免系统损坏。换言之，剩余的数据及其相应的选通信息不被驱动到外部线上，以防止数据和选通在线上与其它数据混合。为了保证DQS不“粘在高状态”或者位于信号转换的中间，利用从CKE信号获得的信号通过延迟该信号直到CLK信号为低而执行DQEN和DQSEN信号的重置，该信号。这保证了当OCD被禁用时，DQS在低状态下运行。为了保证DDR SDRAM的逻辑不受非法断电的影响，在进入断电状态之前允许突发读取内部结束，如图3中的DATA信号的所有六个数据字(D1到D6)所表示的那样。
特别是DDR SDARM、例如移动DDR SDRAM具有额外的功率特征，该特征允许DDR SDRAM在较低能量损耗下运行。这些特征其中之一允许系统在断电状态期间切断提供给DDR SDRAM的外部时钟(VCLK)，以保存额外的电能。图4描述了在突发读操作期间图1的DDR SDRAM非法断电的时序图，其中在断电状态期间停止时钟。注意到，和图3的时序图不同，在图4中，CLK信号在CKE信号(也就是，断电命令)保持在低状态时停止了振荡并保持在低状态。通过切断外部时钟VCLK，由于所有的内部时钟都来源于VCLK，因此它们也都停止运行。由于提供给中央控制模块110的时钟信号被中止，在断电状态期间读状态信号(RD_STATE)保持在高状态(有效)。也就是说，由于没有时钟，因此在预定时钟周期数之后，中央控制模块110不能使读状态信号回到不活动状态。如图1所示的“CLK_LO”块所示的那样，该块发送重置信号给数据使能模块130和数据选通使能模块140，DQEN和DQSEN信号在断电期间响应CKE信号被重置到低；但是，突发读取并没有在内部结束(注意到图3所示的DATA线和图2所示的DATA线之间的差异，图3中数据控制模块120仅仅提供了三个字，而图2中提供了所有的六个数据字)。
在断电状态结束时，由于读状态信号保持有效，因此系统时钟再次开始运行并且内部突发读取继续。如果在DQEN和DQSEN信号激活OCD的同时退出断电状态，那么系统被所不期望的DQ和DQS信号损坏，如数据字D4、D5、D6以及图4的对应DQS信号所示。再次参考图3，如果在剩余的内部突发读取完成之前退出断电状态(例如，如果在所有六个内部DATA字D1-D6被读取之前CKE信号变为高状态)，那么在没有时钟停止的情况下也会发生同样的系统损坏问题。
用于实现根据本发明的断电读禁用方案的DDR SDRAM结构500的方框图在图5中示出。图5所描述的结构仅是包括主要功能单元的概念图，没有必要说明物理关系。存储设备500可以是动态随机存取存储器(DRAM)、例如双数据速率(DDR)同步DRAM(SDRAM)或者低延迟DRAM(RLDRAM)。
但是，应当理解的是，本发明并不限制于图5所示的特定类型的存储设备或具体结构，本发明实际上可应用于断电模式或者突发模式操作在其中运行的任何类型的存储设备。
存储设备500包括多个模块和信号，这些模块和信号的功能与图1中所示的存储设备100中的相应模块和信号大致类似，只是有一些重要的差别。具体地说，存储设备500包括接收外部命令信号(COM)和时钟信号(CLK)的中央控制模块505。中央控制模块505提供读状态信号(RD_STATE)给数据控制模块510、数据使能模块520、数据选通使能模块530和选通发生器模块540。一组片外驱动器(OCD)550接收来自数据控制模块510的数据，并且根据来自数据使能模块520的数据使能信号(DQEN)驱动数据(DQ)离开芯片。数据选通OCD(DQS OCD)555接收来自选通发生器540的数据选通信号(DATA STROBE)，并且根据从数据选通使能模块530接收的数据选通使能信号(DQSEN)驱动数据选通信号(DQS)离开芯片。
数据控制模块510表示用于定时和控制数据经数据OCD 550流到系统的电路。数据使能模块520表示在突发读操作中驱动数据离开芯片时通过信号DQEN启用数据OCD 550的电路。在其它时刻(也就是，当未出现突发读取时)，来自数据使能模块520的DQEN信号强制数据OCD 550的输出为三态，从而防止系统损坏。数据选通使能模块530表示利用信号DQSEN启用DQS OCD 555的电路，选通发生器模块540表示用于控制和定时选通发生以提供对数据OCD550驱动数据离开芯片的时间基准标记的电路。选通发生器模块540提供数据选通信号(DATA STROBE)给DQS OCD 555。如前面所提到的，数据选通信号基本上是与提供给数据OCD 540的数据的定时同步的外部或本地时钟的形式。如这里所使用的，术语数据选通信号是指任何定时信号或者时钟类信号，这些信号根据驱动数据离开存储设备的定时在状态之间振荡。当在读操作期间，DQS OCD 555由DQSEN信号启用时，DQS OCD 555驱动数据选通信号作为DQS信号离开芯片。
虽然在图5示出的是单个DQS OCD和单个选通信号DQS，但是，应当理解，可通过相应的OCD驱动多于一个DQS选通信号离开芯片。例如，在读操作期间，典型的存储设备可能为被驱动离开设备的每八位数据提供一个选通信号，因此读出十六位字的存储设备在驱动十六位数据时将驱动两个选通信号离开芯片，其中每个选通信号对应一组八位。本发明并不局限于具有任何特定位数的数据字，也不局限于任何特定选通信号数或者每个选通信号的数据位数。
中央控制模块505、数据控制模块510、数据使能模块520以及选通发生器模块540都接收重置数据信号，该信号可以是时钟使能信号(CKE)或者是源自CKE信号的信号。数据选通使能模块530接收重置DQS信号(RESET_DQS)，该信号本质上是CKE信号的延迟形式。具体地说，特定持续时间的延迟(延迟1)被施加到CKE信号以产生重置DQS信号，如图5所示的块DEL1 550所表示的那样。
传输门570位于选通发生器540和DQS OCD 555之间的数据选通信号的信号路径中。传输门570根据信号CKE_DQS选择性地阻止或者通过数据选通信号。CKE_DQS信号本质上是通过将特定持续时间的延迟(延迟2)施加给CKE信号而产生的CKE信号的延迟形式，如图5所示的块DEL2560所表示的那样。如下面更详细描述的，延迟2的持续时间比延迟1的持续时间短。由于CKE信号的极性CKE_DQS信号通过反向器580被提供给传输门570。CKE_DQS信号还被提供给NFET晶体管590的栅极，该晶体管具有连接到地面的一个节点、以及连接到传输门570和DQS OCD 555之间的数据选通信号的信号路径的另一个节点。当CKE信号变为低状态以命令断电时，在延迟(延迟2)之后，通过使晶体管590导通并强制数据选通信号线接地，CKE_DQS信号禁用传输门570，以阻止数据选通信号，并且将数据选通线拉入低状态。分别由块DEL1 550和DEL2 560表示的延迟1和延迟2可采用多种方式实现，其中包括硬件(例如，延迟元件)、软件或者硬件和软件的结合。
在突发读操作中发生非法断电期间，存储设备500的操作结合图6所示的时序图来描述。注意到，图6的时序图中所示的断电包括时钟(CLK)的中断，即时钟停止。但是，应当理解的是，本发明的断电方案可同样应用于断电不包括时钟停止特征的系统。
中央控制模块505所接收的外部命令信号(COM)指示存储设备500执行突发读操作。命令信号COM可以是例如一组位，该组位的值可以对一组命令(读、写等等)编码。中央控制模块505接收命令信号位，并确定存储设备500执行什么操作，在这种情况下为读命令(RD)。时钟信号(CLK)被供给中央控制模块505以及存储设备500中的其它模块，以提供时间基准参考。如前面对于图1中的存储设备100的描述那样，CLK信号实际上可以是包括外部时钟信号VCLK和来源于外部时钟信号的其它内部时钟信号的许多不同的时钟信号。
存储设备500中的正常突发读操作(没有被非法断电中断的操作)采用与图1的存储设备100的方式本质上相同的方式(例如，参见图2的时序图)操作。具体地说，响应接收到突发读命令，中央控制模块505在时钟信号CLK的上升沿使读状态命令(RD_STATE)处于高状态，指示突发读取。读状态信号被供给数据控制模块510、数据使能模块520、数据选通使能模块530以及选通发生器模块540。数据控制模块510接收数据字序列并提供数据给数据OCD550，其中每个数据OCD 550负责驱动每个数据字的各个位离开芯片。同样的，一接收到高读状态信号，数据使能模块520在CLK的下一个上升沿使DQ使能信号(DQEN)处于高状态，该DQ使能信号被供给数据OCD 550，使得在半时钟周期增量中，数据OCD驱动数据字DQ(D1、D2等等)离开存储芯片500。
一接收到高读状态信号，选通发生器模块540在CLK信号的下一个上升沿产生数据选通信号。DQS OCD 555接收来自选通发生器模块540的数据选通信号，并且当DQSEN信号为高时，根据数据选通信号产生DQS信号。一接收到高读状态信号，数据选通使能模块530立即使DQS使能信号(DQSEN)处于高状态；因此，在DQSEN信号转换之后，数据选通信号开始振荡基本上一个时钟周期，以保证选通信号DQS能为在突发读取中驱动第一数据字离开芯片提供正确的锁存，如上所述。
仍然参考图6，通过低状态的外部时钟使能(CKE)信号命令存储设备500执行断电操作。在这种情况下，由于在突发读操作期间CKE变为低状态，因此命令进行非法断电。另外，断电期间提供给存储设备500的CLK信号被中断(也就是，停止振荡并且保持在低状态)。虽然图6中采用特定信号极性来描述本发明(例如“高”和“低”状态)，但是，应当理解的是，本发明不限制于使用特定极性的信号或者某种信号状态和某种功能之间的任何特定一致性。例如，虽然处于“低”逻辑状态的CKE信号通常与断电操作相关联，但是，本发明在相反的极性规定下将同样工作良好。同样的，在时钟信号的上升沿触发的某种信号也可以在下降沿被触发，反之亦然。
根据本发明的一个重要的方面，一系列的重置和禁用信号响应断电(CKE)信号而产生，这使得任何正在进行的突发读操作经由连续的时间段终止，从而防止发生故障。在图5和6所示的示例性实施例中，响应从高状态转换到低状态以命令断电的CKE信号，重置数据信号(RESET_DATA)信号从低状态转换到高状态。在这个例子中，除了极性相反以外，重置数据信号基本上与CKE信号相同。如果信号极性与接收信号的模块兼容，那么原则上，可以利用反向器根据CKE信号产生重置数据信号，或者CKE信号可以被直接提供给各种模块。应当理解的是，如果重置数据操作被断电以外的其它事件触发，那么可以利用更复杂的逻辑根据CKE信号和其它相关信号产生重置数据信号。
重置数据信号实质上重置了中央控制模块505、数据控制模块510、数据使能模块520以及选通发生器模块540。接收重置数据信号保证了在断电期间(也就是，当CKE为低时)没有数据被驱动到数据OCD 550、数据OCD 550被禁用、退出读取状态并且没有产生数据选通信号。具体地说，响应接收到低读状态信号，中央控制模块505过早地将读状态信号转换为低，数据控制模块510停止提供数据给数据OCD 550，数据使能模块520过早地将DQEN信号转换到低以禁用数据OCD 550并防止驱动数据DQ离开芯片，并且选通发生器模块540中断选通信号。作为对比，正常的没有中断的突发读操作的读状态信号、DQEN信号、以及数据DQ的“高”状态的持续时间在图6中的虚线示出。而且，所有逻辑并且特别是数据控制模块510中的FIFO结构的输入和输出指针都被重置以防止这些指针的失调。
提供给传输门570(通过反向器580)以及晶体管590的CKE_DQS信号实质上是CKE信号的反向延迟形式，其中通过块DEL2 560施加持续时间“延迟2”(见图6)的预定延迟给CKE信号而产生该CKE_DQS信号。如这里所使用的，术语“延迟形式”是指信号的任何延迟表示形式，而不管信号的延迟形式的极性如何。当CKE_DQS信号被驱动到高状态时，来自选通发生器540的数据选通信号通过传输门570与DQS OCD 555断开连接。高状态的CKE_DQS信号基本上同时地施加到拉低(pull down)NFET晶体管590的栅极，从而激活晶体管并拉动DQS OCD 555与传输门570之间的数据选通信号线(也就是通常提供数据选通信号给DQS OCD 555的线)接地，这在本实例中为逻辑低状态。该动作保证当随后禁用DQS OCD时数据选通信号线将处于低状态。延迟2的持续时间比上述的重置数据信号的转换延迟要长，包括通过选通发生器模块540的任何传播延迟。该延迟保证了在传输门470断开数据选通信号之前数据选通信号处于低状态，这又防止了DQS信号保持在高或处于转换状态的可能性，从而避免了故障。虽然图5所示的执行过程采用了传输门和拉低晶体管结构以确保数据选通信号线被强制到低状态，但是，应当理解的是，其它实现也可以用来完成这个过程，并且本发明不局限于这个特定实例。重要的原则是，在禁用DQS OCD之前，将选通信号驱动到预定的状态(在这个例子中是低状态)。
提供给数据选通使能模块530的RESET_DQS信号实质上是CKE信号的反向延迟形式，其中通过块DEL1 550施加持续时间“延迟1”(见图6)的预定延迟到CKE信号而产生该RESET_DQS信号。数据选通使能模块530被RESET_DQS信号重置，导致DQSEN信号转换为低状态，从而禁用DQS OCD555。比延迟2长的延迟1足够长，足以延迟DQS OCD 555的禁用，一直到选通发生器模块540(其由重置数据信号重置)的转换时间以及传输门570DQS_OCD 555(选通信号通过它传播)的转换时间之后，以便确保选通信号在禁用DQS_OCD 555之前处于低状态。
图7的流程图概括出用于实现能终止正在进行的突发读取的断电的操作。响应将成为低状态的CKE信号(以命令断电)，利用三个连续的重置信号：RESET_DATA、CKE_DQS以及RESET_DQS终止任何正在进行的突发读取。首先，在操作700中，RESET_DATA信号通过重置/禁用中央控制模块、数据控制模块、数据使能模块、数据OCD以及选通发生器模块终止内部读取。接下来，在操作710中，通过禁用传输门并通过激活拉低晶体管将选通信号线拉到低状态，CKE_DQS信号将数据选通信号拉到低状态。最后，在操作720中，在经过充足的时间之后，保证DQS OCD驱动低信号而不是数据选通信号，DQSOCD被RESET_DQS信号禁用。该实现还防止了短断电状态期间系统的损坏。
可以从前述内容理解的是，本发明的一个重要方面是当命令进行非法断电时，通过多个阶段终止存储设备例如DDR SDRAM中的突发读操作。在第一阶段，DRAM内部读状态被终止，并且响应在预定状态(例如，低状态)的CKE信号而禁用数据OCD。在第二阶段，利用CKE信号的延迟形式将数据选通信号拉到预定状态(例如，低状态)，其中该延迟的时间比第一阶段中完成终止所需的时间要长。在第三阶段，CKE信号的另一个延迟形式用来禁用驱动数据选通信号离开DRAM芯片的DQS OCD。这个CKE信号的另一个延迟形式被延迟足够长时间，以确保完成第二阶段的终止，从而保证在禁用DQS OCD之前数据选通信号处于预定状态。利用转换到低状态的CKE信号的延迟形式确保了异步断电入口，因此适于以时钟停止选项为特征的断电状态。
在图6所示的时序图中，该例子示出，一接收到断电命令，正在进行的突发读操作如何在多阶段中被终止。应当理解的是，并不是存储设备接收的所有断电命令都会在正在进行的突发读操作期间发生(也就是，大多数断电会是未在突发读取期间被命令断电的合法断电)。根据其中一个可选方案，存储设备会产生必要的命令以终止突发读操作，而不管突发读操作是否实际正在进行。在这种情况下，在每次断电期间，与从存储设备读取数据相关的各种模块和OCD将被重置并被禁用，而不管突发读取是否正在进行。该方法是简单的，因为所有的断电都以相同的方式实现，而不考虑突发读取是否正在进行，并且重置/禁用操作被执行而不管它们是否实际需要用于特定断电。另一个可选方案是，仅当正在进行突发读取操作时一断电而执行多阶段突发读取终止方案，在其它时间执行简单的断电方案。这个方法需要在接收到每个断电命令时确定是否正在进行突发读操作。
虽然，在正在进行的突发读操作期间执行非法断电命令的上下文中，描述了一种用于终止突发读操作的技术，但是，应当理解的是，这里描述的操作可以在任何其它操作条件下过早地终止突发读操作，并且该突发读取终止技术不必限于断电情况。例如，这里描述的顺序重置命令可用于响应功率损耗、特定外部信号损耗或者某种类型的中断命令而终止突发读操作，只要这在特定存储设备的体系结构内是有利的。
上面已经描述了用于在存储设备中实现断电的新的改进方法和装置的优选实施例，我们相信，对于本领域技术人员而言，通过这里提出的教义，可以进行其它的修改、改变或变化。因此，应当理解，所有这些修改、改变或变化都应当落入所附权利要求所限定的本发明范围之中。虽然这里采用了特定术语，但它们仅采用一般和描述性意义来使用，而不是用来限制本发明。
Claims (26)
1、一种用于在能够执行读操作的存储设备中实现断电的方法，其中所述存储设备的输出包括数据和数据选通信号，所述数据选通信号根据所述数据的定时在所述读操作期间在第一和第二状态之间振荡，所述方法包括：
产生第一信号，用于防止所述数据被提供为所述存储设备的输出；
产生第二信号，用于使所述数据选通信号保持在预定状态；以及
产生第三信号，用于防止处于所述预定状态的所述数据选通信号被提供为所述存储设备的输出。
2、如权利要求1所述的方法，其中相对于第一信号延迟第二信号。
3、如权利要求1所述的方法，其中相对于第二信号延迟第三信号，使得当产生第三信号时，所述数据选通信号处于预定状态。
4、如权利要求1所述的方法，其中响应断电命令信号产生第一、第二和第三信号。
5、如权利要求4所述的方法，其中至少第二和第三信号是所述断电命令信号的延迟形式。
6、如权利要求1所述的方法，其中在断电期间，提供给所述存储设备的外部时钟信号被中止。
7、一种用于在能够执行读操作的存储设备中实现断电的方法，其中所述存储设备的输出包括数据和数据选通信号，所述数据选通信号根据所述数据的定时在所述读操作期间在第一和第二状态之间振荡，所述方法包括：
产生第一信号，用于防止所述数据被提供为所述存储设备的输出；
产生第二信号，用于使所述数据选通信号保持在预定状态；以及
产生第三信号，用于防止处于所述预定状态的所述数据选通信号被提供为所述存储设备的输出；
其中第一、第二和第三信号按阶段终止突发读操作。
8、如权利要求7所述的方法，其中相对于第一信号延迟第二信号，并且其中相对于第二信号延迟第三信号，使得当产生第三信号时，所述数据选通信号处于预定状态。
9、一种用于在存储设备中终止突发读操作的方法，其中所述存储设备的输出包括数据和数据选通信号，所述数据选通信号根据所述数据的定时在所述读操作期间在第一和第二状态之间振荡，所述方法包括：
(a)禁止提供所述数据作为所述存储设备的输出的操作；
(b)使所述数据选通信号保持在预定状态；以及
(c)禁止提供处于所述预定状态的所述数据选通信号作为所述存储设备的输出的操作。
10、如权利要求9所述的方法，其中(b)被延迟直到完成(a)，并且(c)被延迟直到完成(b)。
11、如权利要求9所述的方法，其中响应断电命令信号执行(a)、(b)和(c)。
12、如权利要求9所述的方法，其中当提供给所述存储设备的外部时钟信号被中止时，执行(a)、(b)和(c)。
13、如权利要求9所述的方法，其中(a)包括禁用多个数据片外驱动器，所述数据片外驱动器提供所述数据作为所述存储设备的输出。
14、如权利要求9所述的方法，其中(c)包括禁用至少一个数据选通片外驱动器，所述数据选通片外驱动器提供所述数据选通信号作为所述存储设备的输出。
15、一种能够实现断电操作并能够执行读操作的存储设备，其中所述存储设备的输出包括数据和数据选通信号，所述数据选通信号根据所述数据的定时在所述读操作期间在第一和第二状态之间振荡，所述存储设备包括：
能提供所述数据作为所述存储设备的输出的多个数据片外驱动器，其中响应断电命令信号禁用所述数据片外驱动器；
能产生所述数据选通信号的选通发生器模块，其中所述选通发生器模块响应所述断电命令信号使所述数据选通信号保持在预定状态；以及
能提供所述数据选通信号作为所述存储设备的输出的至少一个数据选通片外驱动器，其中，响应所述断电命令信号，在所述选通发生器模块使所述数据选通信号保持在所述预定状态之后，所述至少一个数据选通片外驱动器被禁用。
16、如权利要求15所述的存储设备，其中响应相对于所述断电命令信号延迟预定延迟的重置信号，用于从所述数据选通信号发生器提供所述数据选通信号到所述至少一个数据片外驱动器的连接被强制到所述预定状态。
17、如权利要求16所述的存储设备，其中所述重置信号是所述断电命令信号的延迟形式。
18、如权利要求15所述的存储设备，还包括：
用于从所述数据选通信号发生器提供所述数据选通信号到所述至少一个数据选通片外驱动器的连接，其中响应相对于所述断电命令延迟第一预定延迟的第一重置信号，所述连接被强制到所述预定状态；以及
能选择性地启用和禁用所述至少一个数据选通片外驱动器的数据选通使能模块，其中响应相对于所述断电命令延迟第二预定延迟的第二重置信号，所述数据选通使能模块被重置，其中第二预定延迟比第一预定延迟大。
19、如权利要求15所述的存储设备，其中所述存储设备是动态随机存取存储器(DRAM)设备。
20、如权利要求19所述的存储设备，其中所述DRAM是双数据速率(DDR)同步DRAM(SDRAM)。
21、一种能够实现断电操作并能够执行读操作的存储设备，其中所述存储设备的输出包括数据和数据选通信号，所述数据选通信号根据所述数据的定时在所述读操作期间在第一和第二状态之间振荡，所述存储设备包括：
能提供所述数据作为所述存储设备的输出的多个数据片外驱动器，其中响应断电命令信号禁用所述数据片外驱动器；
能产生所述数据选通信号的选通发生器模块，其中所述选通发生器模块响应所述断电命令信号使所述数据选通信号保持在预定状态；以及
能提供所述数据选通信号作为所述存储设备的输出的至少一个数据选通片外驱动器，其中，响应所述断电命令信号，在所述选通发生器模块使所述数据选通信号保持在所述预定状态之后，所述至少一个数据选通片外驱动器被禁用；
能提供所述数据给所述多个数据片外驱动器的数据控制模块；以及
能选择性地启用和禁用所述多个数据片外驱动器的数据使能模块；
其中响应所述断电命令信号重置所述数据控制模块和所述数据使能模块。
22、一种能够实现断电操作并能够执行读操作的存储设备，其中所述存储设备的输出包括数据和数据选通信号，所述数据选通信号根据所述数据的定时在所述读操作期间在第一和第二状态之间振荡，所述存储设备包括：
能提供所述数据作为所述存储设备的输出的多个数据片外驱动器，其中响应断电命令信号禁用所述数据片外驱动器；
能产生所述数据选通信号的选通发生器模块，其中所述选通发生器模块响应所述断电命令信号使所述数据选通信号保持在预定状态；以及
能提供所述数据选通信号作为所述存储设备的输出的至少一个数据选通片外驱动器，其中，响应所述断电命令信号，在所述选通发生器模块使所述数据选通信号保持在所述预定状态之后，所述至少一个数据选通片外驱动器被禁用；以及
能选择性地启用并禁用所述至少一个数据选通片外驱动器的数据选通使能模块，其中响应相对于所述断电命令延迟预定延迟的重置信号，所述数据选通使能模块被重置。
23、如权利要求22所述的存储设备，其中重置信号是断电命令信号的延迟模式。
24、一种能够实现断电操作并能够执行读操作的存储设备，其中所述存储设备的输出包括数据和数据选通信号，所述数据选通信号根据所述数据的定时在所述读操作期间在第一和第二状态之间振荡，所述存储设备包括：
用于提供所述数据作为所述存储设备的输出的装置，其中响应断电命令禁用提供所述数据的所述装置；
用于产生所述数据选通信号的装置，其中用于产生所述数据选通信号的所述装置响应所述断电命令使所述数据选通信号保持在预定状态；以及
用于提供所述数据选通信号作为所述存储设备的输出的装置，其中，响应所述断电命令，在用于产生所述数据选通信号的装置使所述数据选通信号保持在所述预定状态之后，用于提供所述数据选通信号的所述装置被禁用。
25、如权利要求24所述的存储设备，其中所述存储设备是动态随机存取存储器(DRAM)设备。
26、如权利要求25所述的存储设备，其中所述DRAM是双数据速率(DDR)同步DRAM(SDRAM)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/049857 | 2005-02-04 | ||
| US11/049,857 US7079441B1 (en) | 2005-02-04 | 2005-02-04 | Methods and apparatus for implementing a power down in a memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1825478A true CN1825478A (zh) | 2006-08-30 |
| CN100520966C CN100520966C (zh) | 2009-07-29 |
Family
ID=36659158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100673596A Expired - Fee Related CN100520966C (zh) | 2005-02-04 | 2006-02-04 | 用于实现存储设备断电的方法和装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7079441B1 (zh) |
| CN (1) | CN100520966C (zh) |
| DE (1) | DE102006004596A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112951287A (zh) * | 2017-05-29 | 2021-06-11 | 三星电子株式会社 | 控制片内终结器的方法和执行该方法的系统 |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8060774B2 (en) | 2005-06-24 | 2011-11-15 | Google Inc. | Memory systems and memory modules |
| US10013371B2 (en) | 2005-06-24 | 2018-07-03 | Google Llc | Configurable memory circuit system and method |
| US8089795B2 (en) | 2006-02-09 | 2012-01-03 | Google Inc. | Memory module with memory stack and interface with enhanced capabilities |
| US9507739B2 (en) | 2005-06-24 | 2016-11-29 | Google Inc. | Configurable memory circuit system and method |
| US8438328B2 (en) | 2008-02-21 | 2013-05-07 | Google Inc. | Emulation of abstracted DIMMs using abstracted DRAMs |
| US8386722B1 (en) | 2008-06-23 | 2013-02-26 | Google Inc. | Stacked DIMM memory interface |
| US8327104B2 (en) | 2006-07-31 | 2012-12-04 | Google Inc. | Adjusting the timing of signals associated with a memory system |
| US7386656B2 (en) | 2006-07-31 | 2008-06-10 | Metaram, Inc. | Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit |
| US8055833B2 (en) | 2006-10-05 | 2011-11-08 | Google Inc. | System and method for increasing capacity, performance, and flexibility of flash storage |
| US8130560B1 (en) | 2006-11-13 | 2012-03-06 | Google Inc. | Multi-rank partial width memory modules |
| US8090897B2 (en) | 2006-07-31 | 2012-01-03 | Google Inc. | System and method for simulating an aspect of a memory circuit |
| US9542352B2 (en) | 2006-02-09 | 2017-01-10 | Google Inc. | System and method for reducing command scheduling constraints of memory circuits |
| US8041881B2 (en) | 2006-07-31 | 2011-10-18 | Google Inc. | Memory device with emulated characteristics |
| US8077535B2 (en) | 2006-07-31 | 2011-12-13 | Google Inc. | Memory refresh apparatus and method |
| US7392338B2 (en) | 2006-07-31 | 2008-06-24 | Metaram, Inc. | Interface circuit system and method for autonomously performing power management operations in conjunction with a plurality of memory circuits |
| US8397013B1 (en) | 2006-10-05 | 2013-03-12 | Google Inc. | Hybrid memory module |
| US9171585B2 (en) | 2005-06-24 | 2015-10-27 | Google Inc. | Configurable memory circuit system and method |
| US20080082763A1 (en) | 2006-10-02 | 2008-04-03 | Metaram, Inc. | Apparatus and method for power management of memory circuits by a system or component thereof |
| US8081474B1 (en) | 2007-12-18 | 2011-12-20 | Google Inc. | Embossed heat spreader |
| US20080028136A1 (en) | 2006-07-31 | 2008-01-31 | Schakel Keith R | Method and apparatus for refresh management of memory modules |
| US8335894B1 (en) | 2008-07-25 | 2012-12-18 | Google Inc. | Configurable memory system with interface circuit |
| US8359187B2 (en) | 2005-06-24 | 2013-01-22 | Google Inc. | Simulating a different number of memory circuit devices |
| US8244971B2 (en) | 2006-07-31 | 2012-08-14 | Google Inc. | Memory circuit system and method |
| US8796830B1 (en) | 2006-09-01 | 2014-08-05 | Google Inc. | Stackable low-profile lead frame package |
| US8619452B2 (en) | 2005-09-02 | 2013-12-31 | Google Inc. | Methods and apparatus of stacking DRAMs |
| US8111566B1 (en) | 2007-11-16 | 2012-02-07 | Google, Inc. | Optimal channel design for memory devices for providing a high-speed memory interface |
| US9632929B2 (en) | 2006-02-09 | 2017-04-25 | Google Inc. | Translating an address associated with a command communicated between a system and memory circuits |
| US7724589B2 (en) | 2006-07-31 | 2010-05-25 | Google Inc. | System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits |
| KR100826649B1 (ko) * | 2006-11-24 | 2008-05-06 | 주식회사 하이닉스반도체 | 딥 파워다운 모드 제어 회로 |
| US8209479B2 (en) | 2007-07-18 | 2012-06-26 | Google Inc. | Memory circuit system and method |
| US8080874B1 (en) | 2007-09-14 | 2011-12-20 | Google Inc. | Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween |
| WO2010144624A1 (en) | 2009-06-09 | 2010-12-16 | Google Inc. | Programming of dimm termination resistance values |
| US8448010B2 (en) * | 2009-09-30 | 2013-05-21 | Intel Corporation | Increasing memory bandwidth in processor-based systems |
| US9166596B2 (en) * | 2012-11-27 | 2015-10-20 | Altera Corporation | Memory interface circuitry with improved timing margins |
| US9042196B2 (en) * | 2013-07-19 | 2015-05-26 | Kabushiki Kaisha Toshiba | Memory system and method of controlling memory system |
| KR20170008062A (ko) * | 2015-07-13 | 2017-01-23 | 에스케이하이닉스 주식회사 | 트레이닝 동작을 수행하는 메모리 장치 및 이를 이용하는 메모리 시스템 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100253282B1 (ko) * | 1997-04-01 | 2000-05-01 | 김영환 | 메모리소자의소모전력자동감소회로 |
| KR100415092B1 (ko) * | 2002-05-13 | 2004-01-13 | 주식회사 하이닉스반도체 | 모드 레지스터를 갖는 반도체 메모리 장치 및 상기 반도체메모리 장치에서의 디프 파워 다운 모드의 제어 방법 |
-
2005
- 2005-02-04 US US11/049,857 patent/US7079441B1/en not_active Expired - Fee Related
-
2006
- 2006-02-01 DE DE102006004596A patent/DE102006004596A1/de not_active Withdrawn
- 2006-02-04 CN CNB2006100673596A patent/CN100520966C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112951287A (zh) * | 2017-05-29 | 2021-06-11 | 三星电子株式会社 | 控制片内终结器的方法和执行该方法的系统 |
| US11475930B2 (en) | 2017-05-29 | 2022-10-18 | Samsung Electronics Co., Ltd. | Method of controlling on-die termination and system performing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US7079441B1 (en) | 2006-07-18 |
| US20060176751A1 (en) | 2006-08-10 |
| DE102006004596A1 (de) | 2006-09-07 |
| CN100520966C (zh) | 2009-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100520966C (zh) | 用于实现存储设备断电的方法和装置 | |
| JP5228472B2 (ja) | 半導体メモリおよびシステム | |
| CN100594550C (zh) | 用于降低单片直流电源的片上终接电路、方法及存储系统 | |
| KR20110110725A (ko) | 메모리 디바이스의 셀프-리프레시 상태로부터의 고속 탈출 | |
| US5418920A (en) | Refresh control method and system including request and refresh counters and priority arbitration circuitry | |
| CN1759449A (zh) | 多频同步时钟信号发生器 | |
| KR100846386B1 (ko) | 멀티포트 메모리 장치 | |
| CN110546707B (zh) | 内存刷新技术及计算机系统 | |
| CN1629980B (zh) | 用于降低地址存取时间的半导体存储设备及其操作方法 | |
| KR102293806B1 (ko) | 메모리 판독 액세스들 동안 전력 글리치들을 감소시키기 위한 정적 랜덤 액세스 메모리(sram) 글로벌 비트라인 회로들 및 관련 방법들 및 시스템들 | |
| CN1117378C (zh) | 产生内部指令信号的半导体电路和方法 | |
| EP0588250A2 (en) | PSRAM refresh controller | |
| US20030112688A1 (en) | Refresh control method of semiconductor memory device and semiconductor memory device comprising the same control method | |
| KR20070042109A (ko) | 다이나믹 랜덤 액세스 메모리용 직접 자동-재생 메모리뱅크 선택 회로를 포함하는 메모리 및 메모리를 재생하는방법 | |
| JP3725715B2 (ja) | クロック同期システム | |
| US8379475B2 (en) | Clock control circuit and clock generation circuit including the same | |
| KR100596427B1 (ko) | 동작시 전류소모를 줄일 수 있는 반도체 메모리 장치 | |
| WO2022178772A1 (zh) | 一种存储器的刷新方法、存储器、控制器及存储系统 | |
| US20080100358A1 (en) | Counter control signal generating circuit | |
| US11361809B2 (en) | Pseudo static memory device | |
| US20230386549A1 (en) | Refresh control circuit, memory, and refresh control method | |
| JP5429335B2 (ja) | 半導体メモリおよびシステム | |
| KR101008991B1 (ko) | 리드종료신호 생성회로 및 이를 이용한 내부클럭발생회로 | |
| JP2004280947A (ja) | 半導体記憶装置 | |
| US6826659B2 (en) | Digital data processing system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Munich, Germany Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: Infineon Technologies AG |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20120917 Address after: Munich, Germany Patentee after: QIMONDA AG Address before: Munich, Germany Patentee before: Infineon Technologies AG |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20151224 Address after: German Berg, Laura Ibiza Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: QIMONDA AG |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090729 Termination date: 20160204 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |