CN1797941A - 脉冲宽度调制放大器 - Google Patents

Abstract

一种脉冲宽度调制放大器，不进行反馈处理，也不进行模拟处理，只通过数字信号处理来进行噪声降低，从而能廉价地构成并能获得高品位的输出。包络检出电路(3)检出应输入的数字数据的包络。补正电路(2)对于输入数字数据进行失真补正、f特补正、Δ∑补正。电平检出电路(4)根据包络检出电路(3)的输出来检出输入数字数据的电平。PWM载波作成电路(7)作成与电平检出电路(4)的检出结果对应的频率的载波信号。内插运算电路(8)根据输入数字数据来生成与载波信号同步了的内插数据。PWM电路(10)根据载波信号把内插数据变换为脉冲宽度调制信号。

Description

脉冲宽度调制放大器

技术领域

本发明涉及把应输入的PWM(Pulse Width Moduration)信号变换为PCM(Pulse Code Moduration)数据而将其放大输出的脉冲宽度调制放大器，特别是涉及实现了输出噪声的降低的脉冲宽度调制放大器。

背景技术

在这种脉冲宽度调制放大器中不易进行用于降低输出噪声的反馈处理，不进行该反馈处理的话，主时钟的跳动就照样表现为输出噪声。对此，在现有脉冲宽度调制放大器中是如专利文献1记载的，脉冲宽度调制放大器的输出通过低通滤波器后的模拟输出信号由A/D变换器变换为数字数据，使其反馈到输入侧，这样来进行处理。

然而，这样的处理需要A/D变换器，因而部件数量就会增加，电路复杂，且价格高，这是其缺点。

另一方面，现在，把应输入的PCM数据变换为模拟信号之后再变换为PWM信号的放大器也已经实用化。并且，该放大器进行的是模拟处理，因而能容易地进行输出的反馈。然而，在通过模拟处理来进行PWM的处理的场合，不能适应半导体工艺的细微化，这是其问题。

另外，作为关于脉冲宽度调制放大器的现有文献，专利文献2是公知的。

专利文献1：特开昭59-183510号公报

专利文献2：实公平3-36099号公报

发明内容

本发明是考虑到上述情况而提出的，其目的在于提供一种不进行反馈处理，也不进行模拟处理，只通过数字信号处理来进行噪声降低，从而能廉价地构成并能获得高品位的输出的脉冲宽度调制放大器。

该发明是为了解决上述课题而提出的，技术方案1记载的发明是一种脉冲宽度调制放大器，其特征在于具有：检出应输入的数字数据的电平的电平检出装置；作成与上述电平检出装置的检出结果对应的频率的逐次增加的载波信号的载波作成装置；以及根据上述载波信号，把上述数字数据变换为脉冲宽度调制信号的变换装置。

技术方案2记载的发明是一种脉冲宽度调制放大器，其特征在于具有：检出应输入的数字数据的包络的包络检出装置；根据上述包络检出装置的输出，检出上述数字数据的电平的电平的电平检出装置；作成与上述电平检出装置的检出结果对应的频率的逐次增加的载波信号的载波作成装置；根据上述数字数据，生成与上述载波信号同步了的内插数据的内插数据生成装置；以及根据上述载波信号，把上述内插数据变换为脉冲宽度调制信号的变换装置。

技术方案3记载的发明是一种脉冲宽度调制放大器，其特征在于具有：检出应输入的数字数据的电平，当该电平变得小于规定电平，并且这种状态持续了一定时间时，输出检出信号的电平检出装置；平时作成与上述数字数据的输入定时同步了的逐次增加的载波信号，当从上述电平检出装置输出了检出信号时，作成与上述输入定时相比，频率高的逐次增加的载波信号，将其输出的载波作成装置；根据上述数字数据，生成与上述载波信号同步了的内插数据的内插数据生成装置；以及根据上述载波信号，把上述数字数据变换为脉冲宽度调制信号的变换装置。

技术方案4记载的发明是技术方案3记载的脉冲宽度调制放大器，其特征在于，当从上述电平检出装置输出了检出信号时，上述载波作成装置作成上述输入脉冲的2倍的频率的载波信号，将其输出。

技术方案5记载的发明是一种脉冲宽度调制放大器，其特征在于具有：检出应输入的数字数据的电平的电平检出装置；作成与上述数字数据的输入定时同步了的逐次增加的载波信号的载波作成装置；以及平时根据上述载波信号，把上述数字数据变换为脉冲宽度调制信号而输出，在上述电平检出装置的检出结果为0数据，或直流数据，或微少数据，并且这种情况连续出现的场合，输出占空比和频率固定的信号的变换装置。

技术方案6记载的发明是技术方案1～5中的任意一项上述的脉冲宽度调制放大器，其特征在于还具有：产生与上述载波信号同步了的差动时钟的时钟产生装置；根据上述差动时钟，读入上述变换装置的输出，将其作为差动信号而输出的锁存装置；放大上述锁存装置的差动输出信号，输出差动信号的放大装置；以及由从上述放大装置输出的差动信号来驱动的差动驱动器。

技术方案7记载的发明是一种脉冲宽度调制放大器，其特征在于具有：输出应输入的数字数据的绝对值的绝对值输出装置；输出与从上述绝对值输出装置输出的绝对值数据对应的周期数据的周期数据输出装置；作成与上述周期数据对应的频率的逐次增加的载波信号的载波作成装置；以及根据上述载波信号，把上述数字数据变换为脉冲宽度调制信号的变换装置。

技术方案8记载的发明是技术方案7记载的脉冲宽度调制放大器，其特征在于，上述变换装置根据下式来决定脉冲宽度调制信号的脉冲宽度y：

   y/(H+Xabs)＝(H±Xabs)/2H

其中，H：数字数据的最大值；

      Xabs：数字数据的绝对值。

根据该发明，不进行反馈处理，也不进行模拟处理，只通过数字信号处理就能进行噪声降低，从而能廉价地构成并能获得高品位高效率的输出，这是其效果。

附图说明

图1是表示该发明的第1实施方式所涉及的脉冲宽度调制放大器的构成的框图。

图2是表示同实施方式中的各部分的波形的波形图。

图3是用于说明同实施方式的效果的图。

图4是用于说明同实施方式的变形例的波形图。

图5是用于说明同实施方式的变形例的波形图。

图6是表示该发明的第2实施方式的构成的框图。

图7是表示同实施方式中的锁存器26的构成的电路图。

图8是表示同实施方式中的各部分的波形的波形图。

图9是表示图1所示的实施方式的变形例的框图。

图10是表示该发明的第3实施方式所涉及的脉冲宽度调制放大器的构成的框图。

图11是表示同实施方式中的各部分的波形的波形图。

具体实施方式

以下参照附图来说明该发明的实施方式。图1是表示该发明的第1实施方式所涉及的脉冲宽度调制放大器的构成的框图。脉冲宽度调制放大器是把输入信号(数字)变换为脉冲宽度调制了的信号，将其放大输出的电路。在图1中，符号1是输入PCM乐音数据的输入端子，2是补正电路。该补正电路2是补正PWM的失真的补正电路，是由f特(频率特性)补正电路、抑制量化噪声的Δ∑补正电路组成的补正电路，是现在公知的电路。3是包络检出电路，检出加在输入端子1上的PCM乐音数据的包络，将其输出到电平检出电路4。图2是表示PCM乐音数据及其包络的图，在该图中，点P1～P3表示PCM乐音数据的例子，包络检出电路3检出这些数据P1～P3的包络E，将其输出到电平检出电路4。另外，PCM乐音数据是数字数据，以一定时间间隔依次加到输入端子1上。点P1～P3表示加在PCM乐音数据的输入端子上的定时(横轴)和乐音数据的电平(纵轴)。

电平检出电路4检出从包络检出电路3输出的包络的图2所示的脉冲Tp处的电平(Level1～Level3)，将其输出到取样变换电路5。另外，关于脉冲Tp后边说明。取样变换电路5是变换PWM载波信号Pct(参照图2)的频率(取样频率)的电路，由施加上述电平检出电路4的输出的电平→取样频率变换电路6、PWM载波作成电路7、内插运算电路8构成。电平→取样频率变换电路6把从电平检出电路4输出了的电平变换为表示取样频率的频率数据Df，将其输出到PWM载波作成电路7。在该场合，电平检出电路4的输出电平越大，频率数据Df就越小，电平检出电路4的输出电平越小，频率数据Df就越大。即，输入端子1的PCM乐音数据大的话(PCM乐音数据的数字值大的话)，频率数据Df就小，PCM乐音数据越接近0(PCM乐音数据的数字值越接近0)，频率数据Df就越大。另外，电平→频率数据的变换可以通过变换表来进行，或是也可以通过规定的一次式反比例运算来进行。还有，也可以做成周期的数据，而不是频率数据。在该场合，输入电平越大，周期也越大。

PWM载波作成电路7根据从主时钟产生电路9输出的主时钟Φp来生成与频率数据Df对应的频率的脉冲信号Tp(参照图2)，将其输出到内插运算电路8。还有，该PWM载波作成电路7生成与脉冲信号Tp同一周期的锯齿状地变化的PWM载波数据Pct(图2)，将其输出到PWM电路10。此处，PWM载波数据Pct是在脉冲信号Tp的上升时变为“0”，以后以一定的差依次直线性地增加的周期性数据。另外，在图2中以模拟波形表示了PWM载波数据Pct的变化。还有，PWM载波数据Pct也可以是三角波，而不是锯齿状波。

如上上述，PWM载波数据Pct的频率(取样频率)是根据频率数据Df来决定的频率，具体而言，频率数据Df越大，取样频率就越大，频率数据Df越小，取样频率就越小。即，输入端子1的PCM乐音数据的电平大时，频率数据Df就小，因而取样频率就小，反过来，PCM乐音数据的电平小时，频率数据Df就大，因而取样频率就大。

内插运算电路8是由例如FIR滤波器构成的电路，通过基于从补正电路2输出的PCM乐音数据的内插运算，求得在脉冲信号Tp的定时的乐音数据，将其输出到PWM电路10。即，如图2所示，PCM乐音数据P1、P2、P3加到输入端子1上的定时和脉冲信号Tp的定时是不一致的。对此，内插运算电路8通过直线内插(バィ一リニァ)运算、线形内插运算、多相(ポリフェ一ス)内插运算、样条内插运算等来运算在脉冲信号Tp的定时的乐音数据，将其输出到PWM电路10。

PWM电路10根据PWM载波数据Pct来生成、输出具有与从内插运算电路8输出的乐音数据对应的脉冲宽度的PWM信号Sp。即，例如，要在图2所示的时刻t1从内插运算电路8输出数据Level1。PWM电路10在时刻t1使PWM信号Sp上升，以后，逐次比较PWM载波数据Pct和数据Level1，在PWM载波数据Pct与数据Level1一致，或是超过了它的时点使PWM信号Sp下降。其次，如果在时刻t2从内插运算电路8输出了数据Level2的话，PWM电路10就在时刻t2再次使PWM信号Sp上升，，以后，逐次比较PWM载波数据Pct和数据Level2，在PWM载波数据Pct与数据Level2一致，或是超过了它的时点使PWM信号Sp下降。以下，反复进行同样的动作，这样就会从PWM电路10输出具有与从内插运算电路8输出的乐音数据Level1、Level2、Level3…对应的脉冲宽度T1、T2、T3…的PWM信号Sp。并且，从PWM电路10输出了的PWM信号Sp由放大器11放大，通过低通滤波器12而变换为模拟信号，加到扬声器等负载14上。

另外，在上述说明中，说明了把内插运算电路8的输出数据作为与包络波形的电平相同的数据(Level1～3)的情况，不过，实际上是随内插的方法而稍有不同的数据。

如以上说明了的，在上述实施方式所涉及的脉冲宽度调制放大器中，根据应输入的PCM乐音数据的包络的电平来决定脉冲信号Tp和PWM载波数据Pct的取样频率，应输入的PCM乐音数据的电平大时取样频率就小，PCM乐音数据的电平小时取样频率就大。

不过，通常，低通滤波器12的截止频率，如图3所示，设定得比取样频率低，这样就能使伴随PWM载波的跳动所引起的噪声衰减。该噪声的降低，从图上也可看出，取样频率越高越有效。可是，提高载波的取样频率的话，输出驱动器的驱动电压就高，不能充分驱动，效率也会恶化。对此，在该实施方式中是，当输入PCM乐音数据的电平小时，提高载波的取样频率，使噪声成分衰减，另一方面，当输入PCM乐音数据的电平大时，噪声的影响小，因而降低载波的取样频率，以提高效率。

其次，说明上述实施方式的变形例。

如图4所示，在应输入的PCM乐音数据变小了的场合，例如，高位8比特只是符号信息，在经过了一会儿的场合，把PWM载波的取样频率变更为2倍。在输入的PCM乐音数据再次变大了的场合，即刻使取样频率还原。这样，在该变形例中就用2阶段来控制取样频率。

通常，输入PCM乐音数据的取样和PWM载波的取样的频率是平均同步的。在该变形例中，当输入PCM乐音数据为低电平时使载波的取样频率为2倍。此时，为了补充不足数据，输入到PWM电路10的乐音数据可以2次重复同样的值，将其加到PWM电路10上，还可以采用直线内插、2次内插等来进行内插。或是，也可以预先把应输入的PCM乐音数据做成高取样的数据，当输入到PWM电路10时对其进行间拔。

还有，如图9所示，由输入取样同步电路从输入数据检出输入定时(字定时)。这是在输入数据中输入了同步定时(字时钟等)的场合使用的。准备取样频率的2倍，根据低电平检出电路的输出来切换。

还有，如图5所示，在应输入的PCM乐音数据中连续出现了“0”数据的无音数据的场合，就停止补正电路2的Δ∑补正动作，在PWM电路10中，固定为占空比50％，把载波的取样频率提高到界限，只要进行这样的处理，就能降低无音数据时的噪声(「沙沙」的噪声)。此处，无音数据除了“0”数据以外，还有“+1”、“-1”等，因而在-2～+2连续加到了输入端子1上的场合就作为无音来对待，切换到上述固定图形。在DC数据加到了输入端子1上时也同样，停止Δ∑，从PMW电路10输出提高了取样频率的固定图形，从而就能降低噪声。

其次，说明该发明的第2实施方式。

图6是表示该发明的第2实施方式所涉及的脉冲宽度调制放大器的构成的框图。在该图中，21是输入PCM乐音数据的输入端子，22是与图1的补正电路2同样的补正电路，其输出乐音数据输出到PWM电路23。24是施加主时钟Φp的端子，25是差动PLL(锁相环(フェィズロックドル一プ))电路。该差动PLL电路25是使主时钟Φp倍增，并且将其作为差动时钟脉冲而输出的电路，时钟脉冲的1相被输出到PWM电路23，还有，差动时钟脉冲被输出到锁存器26。

PWM电路23根据从差动PLL电路25输出的时钟脉冲而产生锯齿状地依次增加的PWM载波数据，通过比较产生了的数据和从补正电路22输出的乐音数据而生成PWM信号Sp(参照图2)，将其输出到锁存器26。锁存器26根据从差动PLL电路25输出的差动时钟脉冲来锁存PWM信号Sp，把锁存了的信号作为差动PWM信号而输出。图7是表示该锁存器26的构成的电路图，在该图中，31是反相放大PWM信号Sp而将其输出的反相器，32是同相放大PWM信号Sp而将其输出的放大器。还有，33、34分别是同一构成的锁存电路，在从差动PLL电路25输出的差动时钟的变化定时，读入反相器31、放大器32的数据，将其差动输出到下级放大器27。

27、27…是放大器，对锁存器26的输出进行放大，把差动输出输出到由FET(场效应晶体管)28、29构成的差动驱动器30。差动驱动器30是串联连接FET28、29而构成的，对放大器27的输出进行放大，通过低通滤波器31将其输出到负载32。

图8是表示上述脉冲宽度调制放大器的各部分的波形的图。在该图中(A)是从差动PLL电路25输出的差动时钟的波形，(B)是从PWM电路23输出的PWM信号Sp的波形。如该图所示，PWM信号Sp中包含着PWM变换时产生的跳动。(C)是锁存器27的输出波形，按(A)所示的差动时钟的定时来读入PWM信号Sp。并且，通过该读入来除去PWM信号Sp中包含的跳动。(D)是差动驱动器30的输入波形。该输入波形中包含着在放大器27、27…中产生了的噪声。(E)是差动驱动器30的输出波形。在放大器27、27…中产生的噪声大部分是同相噪声，因此，该噪声被FET28、29的串联电路抵消，噪声被大幅度衰减了的信号被输出到低通滤波器31。

其次，说明该发明的第3实施方式。

图10是表示该发明的第3实施方式所涉及的脉冲宽度调制放大器的构成的框图，在该图中，与图1的各部分同一构成的部分付以同一符号。在图10中，1是输入端子，对加在了该输入端子1上的乐音数据Xin在内插运算电路8中与上述图1的场合同样地进行内插处理，将其输出到PWM电路41。PWM电路41把内插运算电路8的输出X变换为脉冲宽度调制信号Sp，通过放大器11、低通滤波器12而将其输出到扬声器等负载14。

42是绝对值输出电路，把内插运算电路8的输出X的绝对值Xabs输出到取样变换电路43的频率计算电路44。频率计算电路44根据绝对值Xabs和常数H，采用下式来运算按照输入乐音数据Xin的值而变化的周期数据Dp，把运算结果输出到PWM载波作成电路45。

Dp＝H+Xabs

此处，在本实施方式中，输入数据Xin的范围为

-512＜Xin＜+512

还有，常数H为输入数据Xin的最大值即

H＝512。

PWM载波作成电路45根据从主时钟产生电路9输出的主时钟Φp(频率为fp)，生成周期为Dp/fp的脉冲信号Tp(周期为(1/fp)的Dp倍的脉冲信号)(参照图11)，将其输出到内插运算电路8。还有，该PWM载波作成电路45生成与脉冲信号Tp同一周期的锯齿状地变化的PWM载波数据Pct(参照图11)，将其输出到PWM电路10。此处，PWM载波数据Pct是在脉冲信号Tp的上升时变为“0”，以后以一定的差依次直线性地增加的周期性数据。

其次，说明PWM电路41的处理。

现在，把与输入数据X对应而生成的PWM信号的脉冲宽度设为y(参照图11(C))的话，PWM信号的Duty为

Duty＝y/(H+Xabs)。

还有，由于锯齿状波的波高值为2H，与输入数据X＝0对应的中点C的电平为H，因而该值表示为

y/(H+Xabs)＝(H±Xabs)/2H。

根据该式，输入数据X为正时的脉冲宽度y+采用

y+＝(H²+2HX+X²)/2H＝H/2+X+X²/2H

的式子来求得，输入数据X为负时的脉冲宽度y-采用

y-＝(H²-X²)/2H＝H/2-X²/2H

的式子来求得。

PWM电路41采用上述y+、y-的式子来运算脉冲宽度，用该运算结果来生成PWM信号Sp而将其输出。执行这些式子的处理(电路)可以只由2次幂和移位来构成，因而可以由DSP(数字信号处理器)容易地构成，硬件化也容易。并且，根据该实施方式的构成，可以容易地构成与输入电平对应的PWM调制器。

另外，在上述实施方式的说明中，以输入数据为PCM乐音数据而进行了说明，当然，该发明不限于乐音数据，在其它种类的数据，例如，输入数据为语音数据等的场合也能应用。

工业实用性

该发明可用于AV放大器等。

Claims (8)

1.一种脉冲宽度调制放大器，其特征在于具有：

检出应输入的数字数据的电平的电平检出装置；

作成与所述电平检出装置的检出结果对应的频率的逐次增加的载波信号的载波作成装置；以及

根据所述载波信号，把所述数字数据变换为脉冲宽度调制信号的变换装置。

2.一种脉冲宽度调制放大器，其特征在于具有：

检出应输入的数字数据的包络的包络检出装置；

根据所述包络检出装置的输出，检出所述数字数据的电平的电平的电平检出装置；

作成与所述电平检出装置的检出结果对应的频率的逐次增加的载波信号的载波作成装置；

根据所述数字数据，生成与所述载波信号同步了的内插数据的内插数据生成装置；以及

根据所述载波信号，把所述内插数据变换为脉冲宽度调制信号的变换装置。

3.一种脉冲宽度调制放大器，其特征在于具有：

检出应输入的数字数据的电平，当该电平变得小于规定电平，并且这种状态持续了一定时间时，输出检出信号的电平检出装置；

平时作成与所述数字数据的输入定时同步了的逐次增加的载波信号，当从所述电平检出装置输出了检出信号时，作成与所述输入定时相比，频率高的逐次增加的载波信号，将其输出的载波作成装置；

根据所述数字数据，生成与所述载波信号同步了的内插数据的内插数据生成装置；以及

根据所述载波信号，把所述数字数据变换为脉冲宽度调制信号的变换装置。

4.根据权利要求3所述的脉冲宽度调制放大器，其特征在于，当从所述电平检出装置输出了检出信号时，所述载波作成装置作成所述输入脉冲的2倍的频率的载波信号，将其输出。

5.一种脉冲宽度调制放大器，其特征在于具有：

检出应输入的数字数据的电平的电平检出装置；

作成与所述数字数据的输入定时同步了的逐次增加的载波信号的载波作成装置；以及

平时根据所述载波信号，把所述数字数据变换为脉冲宽度调制信号而输出，在所述电平检出装置的检出结果为0数据，或直流数据，或微少数据，并且这种情况连续出现的场合，输出占空比和频率固定的信号的变换装置。

6.根据权利要求1～5中的任意一项所述的脉冲宽度调制放大器，其特征在于还具有：

产生与所述载波信号同步了的差动时钟的时钟产生装置；

根据所述差动时钟，读入所述变换装置的输出，将其作为差动信号而输出的锁存装置；

放大所述锁存装置的差动输出信号，输出差动信号的放大装置；以及

由从所述放大装置输出的差动信号来驱动的差动驱动器。

7.一种脉冲宽度调制放大器，其特征在于具有：

输出应输入的数字数据的绝对值的绝对值输出装置；

输出与从所述绝对值输出装置输出的绝对值数据对应的周期数据的周期数据输出装置；

作成与所述周期数据对应的频率的逐次增加的载波信号的载波作成装置；以及

根据所述载波信号，把所述数字数据变换为脉冲宽度调制信号的变换装置。

8.根据权利要求7所述的脉冲宽度调制放大器，其特征在于，所述变换装置根据下式来决定脉冲宽度调制信号的脉冲宽度y：

y/(H+Xabs)＝(H±Xabs)/2H

其中，H：数字数据的最大值；

Xabs：数字数据的绝对值。

Images