JP3108626B2

JP3108626B2 - インバータブリッジのゲート駆動信号発生方法

Info

Publication number: JP3108626B2
Application number: JP08070020A
Authority: JP
Inventors: 政樹江口; 博一小玉; 司竹林; 浩史中田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1996-03-26
Filing date: 1996-03-26
Publication date: 2000-11-13
Anticipated expiration: 2016-03-26
Also published as: JPH09261967A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電力変換器や回転
機駆動等に用いられるインバータの制御方法に関し、特
にインバータブリッジのゲート駆動信号発生方法に関す
る。

【０００２】

【従来の技術】従来、インバータブリッジのゲート駆動
はＰＷＭ（ＰｕｌｓｅＷｉｄｔｈＭｏｄｕｌａｔｉｏ
ｎ）方式を用いられてきた。その代表的な方式は、三角
波や鋸波等の時間に対して直線的に変化するキャリア信
号とインバータ駆動信号（変調信号）とを比較してＰＷ
Ｍ出力を得る方式である。図７に、従来のＰＷＭ変調器
の構成を示す。図７では、キャリア信号ｅｂと変調信号
ｅｓを入力とするコンパレータ７１がＰＷＭ変調器を構
成しており、変調信号ｅｓがキャリア信号ｅｂより大き
ければ１を、小さければ０を出力してＰＷＭパルスを発
生する。図８は三角波キャリア信号ｅｂによって変調信
号ｅｓをＰＷＭパルスに変調する様子を示している。こ
のようなＰＷＭパルスに基づいて、図９（ａ）に示すよ
うなフルブリッジインバータの制御を行えば、図９
（ｂ）に示す様な出力電圧波形Ｅｉを得ることができ
る。なお、図９（ｂ）には、図９（ａ）に示されるＩＧ
ＢＴのスイッチング素子Ｑ１〜Ｑ４のゲート駆動パルス
例を示しておく。ただし、実際にはインバータブリッジ
のアーム短絡を防止するためデッドタイムと呼ばれるス
イッチングオフの区間が付加される。近年ではディジタ
ル・シグナル・プロセッサ（ＤＳＰ）や、マイクロプロ
セッサ等によりディジタル的にＰＷＭパルスを発生させ
る方式も多く用いられているが、原理的には上述の手法
と同じである。ＤＳＰ等を用いてＰＷＭパルスを発生さ
せる場合、図９（ａ）に示すように、ＤＳＰ９２におい
てキャリア信号と電流検出器９１で検出された電流値と
所望の基準信号の差分値からなる変調信号とを比較し
て、スイッチング素子Ｑ１〜Ｑ４のゲートオン時間とゲ
ートオフ時間を算出するＰＷＭ演算を行い、これを外部
ロジック回路９３に出力する。外部ロジック回路９３で
は、タイマおよびやカウンタを利用してスイッチング素
子Ｑ１〜Ｑ４に与えるゲートパルス信号を作成する。

【０００３】一方、シグマデルタ変調技術は、ディジタ
ル信号処理の分野において、ＡＤコンバータや、ＤＡコ
ンバータに広く利用されている技術である。図１０に、
１次のシグマデルタ変調の基本構成を示す。１次のシグ
マデルタ変調は、量子化器１、単位遅延素子２、減算器
３、加算器４から構成される。ここで図１０の量子化器
１で入力と無相関な量子化雑音Ｎａが発生するとすれ
ば、１次のシグマデルタ変調の入力Ｘに対する出力Ｙ
は、

【０００４】

【数１】

【０００５】となり、量子化雑音Ｎｑは、

【０００６】

【数２】

【０００７】で表される。ここで量子化雑音Ｎａは白色
雑音であり、量子化ステップをσ、サンプリング周波数
をｆｓとすると、そのスペクトル密度は、σ²／６ｆｓ
となる。従って量子化雑音ＮｑのパワースペクトルＰＮ
ｑ（ｆ）は、

【０００８】

【数３】

【０００９】となる。従って、ｆ＝ｆｓ／６を境にし
て、低周波数側では量子化雑音のパワーは小さく、高域
側では大きくなるという特性をもっている．シグマデル
タ変調の次数を増やせば、さらにこの特徴は顕著にな
り、低域側での雑音が小さくなり、かつ量子化雑音のパ
ワーは非常に高い周波数に集まる特徴をもつため１ビッ
ト型のＤＡコンバータとして利用されている。

【００１０】さらに、シグマデルタ変調をインバータの
スイッチング素子のオン・オフ制御に利用した例として
特開平６−１４１５５２号公報があり、その構成を図１
１に示す。図１１における制御構成は、共振形方形波イ
ンバータに対する制御回路である。ここで、スイッチン
グ素子のゲート駆動パルス信号の元となるパルス信号を
出力共振電流のゼロクロスを基にＰＬＬ回路１１１によ
って作成し、このパルスを出力電力指令（ＰＤＭ指令信
号）に応じて、ＰＤＭ回路１１２の論理積回路１１３に
よって間引いている。ＰＤＭ回路１１２のシグマデルタ
変調器は、ラッチ回路１１４、積分器１１５、及びコン
パレータ１１６のループで構成され、このパルスの間引
き間隔をシグマデルタ変調器で作成するというシステム
である。従って、図１１の構成は出力電流の正弦波波形
の形状を制御するものではなく、数周期分の出力をマク
ロにとらえた平均的な出力電力を制御するものである。

【００１１】

【発明が解決しようとする課題】近年、ＤＳＰ等を用い
てディジタル的にインバータ制御を行う例が徐々に増え
つつあるが、キャリア信号と変調信号を比較してＰＷＭ
パルスを作成するという従来のＰＷＭ方式をそのまま適
用する場合、ＤＳＰの処理速度が不十分なため直接ＰＷ
ＭパルスをＤＳＰ出力することができない。そこで、従
来はＤＳＰによってゲートオン・オフ時間をキャリア信
号と変調信号の比較により算出して、これらの時間デー
タを外部ロジック回路に出力し、外部ロジック回路のタ
イマやカウンタ回路において、ＤＳＰから受け取った時
間データに基づいたゲート駆動パルスの作成を行ってい
た。このように、従来技術では、ＤＳＰによるＰＷＭ演
算、およびＤＳＰから出力される時間データに基づくパ
ルス作成と２段回の構成をとっている。そのため、処理
が複雑で、インバータ装置のコンパクト化をはかれない
という問題点があった。

【００１２】また、インバータブリッジのスイッチング
素子のゲート駆動にシグマデルタ変調を単に適用して
も、シグマデルタ変調して得られたパルス信号は、数式
３からも明かなように、非常に高い周波数を多く含んで
いるため、そのまま利用したのでは、インバータブリッ
ジにおいてアーム短絡を生じ、スイッチング素子が破壊
してしまうという問題点があった。

【００１３】さらに、シグマデルタ変調して得られたパ
ルス信号は高周波成分を含んでおり、インバータブリッ
ジのスイッチングが非常に高周波となってスイッチング
回数が多くなるため、インバータ装置の変換効率が低下
するという問題点があった。

【００１４】また、高周波リンク方式の系統連係インバ
ータ制御では、高周波トランスへのゲートオン時間が長
くなりすぎると、高周波トランスのコアの磁束が飽和
し、過電流が流れる悪影響が発生するという問題点があ
った。

【００１５】本発明の目的は、上記問題点を解決するた
めに、インバータ制御のための変調信号をシグマデルタ
変調して得られるパルス信号を、インバータ装置のディ
ジタル制御に適したインバータブリッジのゲート駆動信
号発生方法を提供することにある。

【００１６】

【課題を解決するための手段】請求項１に記載のインバ
ータブリッジのゲート駆動信号発生方法は、インバータ
装置を構成するインバータブリッジのゲート駆動信号発
生方法において、上記インバータ装置を駆動するための
インバータ駆動信号をシグマデルタ変調して得られる１
ビット信号に、上記インバータブリッジの最小ゲートオ
フ時間の制約が付加されて生成された出力パルス信号に
基づいて上記インバータブリッジのゲート駆動信号を作
成すると共に、上記出力パルス信号がシグマデルタ変調
の際の量子化誤差演算のためにフィードバックされるこ
とを特徴とする。

【００１７】請求項２に記載のインバータブリッジのゲ
ート駆動信号発生方法は、インバータ装置を構成するイ
ンバータブリッジのゲート駆動信号発生方法において、
上記インバータ装置を駆動するためのインバータ駆動信
号をシグマデルタ変調して得られる１ビット信号に、上
記インバータブリッジの最小ゲートオフ時間の制約及び
最大ゲートオン時間の制約が付加されて生成された出力
パルス信号に基づいて上記インバータブリッジのゲート
駆動信号を作成すると共に、上記出力パルス信号がシグ
マデルタ変調の際の量子化誤差演算のためにフィードバ
ックされることを特徴とする。

【００１８】請求項３に記載のインバータブリッジのゲ
ート駆動信号発生方法は、請求項１または請求項２に記
載のインバータブリッジのゲート駆動信号発生方法にお
いて、上記最小ゲートオフ時間を可変にすることにより
上記出力パルス信号の最大周波数を抑制することを特徴
とする。

【００１９】請求項４に記載のインバータブリッジのゲ
ート駆動信号発生方法は、請求項３に記載のインバータ
ブリッジのゲート駆動信号発生方法において、上記イン
バータ駆動信号の瞬時値の大きさに応じて上記最小ゲー
トオフ時間を可変にすることを特徴とする。

【００２０】請求項５に記載のインバータブリッジのゲ
ート駆動信号発生方法は、請求項１乃至請求項３に記載
のインバータブリッジのゲート駆動信号発生方法におい
て、上記１ビット信号はユニポーラ信号であり、該ユニ
ポーラ信号をゲートオン・オフ区間と対応させて上記出
力パルス信号とし、上記インバータ駆動信号の正負を表
す符号信号と上記出力パルス信号とに基づいて上記ゲー
ト駆動信号を作成することを特徴とする。

【００２１】請求項６に記載のインバータブリッジのゲ
ート駆動信号発生方法は、請求項１乃至請求項３に記載
のインバータブリッジのゲート駆動信号発生方法におい
て、上記１ビット信号はバイポーラ信号であり、該バイ
ポーラ信号の一方極と他方極を正側出力と負側出力のゲ
ートオン区間と対応させると共に、上記バイポーラ信号
が一方極から他方極へ変化する区間を上記最小ゲートオ
フ時間として上記出力パルス信号とすることを特徴とす
る。

【００２２】請求項１に記載の本発明によれば、インバ
ータ駆動信号をシグマデルタ変調することにより、１ビ
ットのパルス信号が順次得られる。このパルス信号は２
値の信号であり、低周波の変調信号成分と変調信号に比
べて十分高周波の量子化歪成分で構成される。ここで得
られるパルス信号の波形は、従来のＰＷＭパルス波形と
はその高調波歪成分の分布の上で異なる。従来のＰＷＭ
制御では、高調波歪はキャリア周波数のサイドバンドと
してピーク状に現れるが、シグマデルタ変調の場合は、
数式３で示したように高周波側により大きくなる形で連
続して現れることになる。

【００２３】また、シグマデルタ変調して得られる１ビ
ットのパルス信号に対して最小ゲートオフ時間の制約を
付加した出力パルス信号をデコードしてゲート駆動信号
を作成すると共に、上記出力パルス信号がシグマデルタ
変調の際の量子化誤差演算のためにフィードバックされ
るため、最小ゲートオフ時間の付加によって加わった歪
も量子化歪として、シグマデルタ変調の際に取り扱われ
るので、最小ゲートオフ時間の設定によって加わった低
周波域の歪が除去される。

【００２４】請求項２に記載の本発明によれば、インバ
ータ駆動信号をシグマデルタ変調して順次得られる１ビ
ットのパルス信号に対して最小ゲートオフ時間の制約及
び最大ゲートオン時間の制約を付加した出力パルス信号
が得られる。ここで、出力パルス信号の０の区間の最小
継続時間が規定されるのに加え、１の区間の最大継続時
間も規定されている。従って、この場合、最大出力時に
は１の区間が最大ゲートオン時間、０の区間が最小ゲー
トオフ時間となる出力パルス信号が得られる。さらに、
これらの制限を加えられた出力パルス信号をシグマデル
タ変調の際の量子化誤差演算のためにフィィードバック
されるため、これらの制限に起因する歪みも量子化歪と
して、シグマデルタ変調の際に取り扱われるので、低周
波域の歪は除去される。

【００２５】請求項３または請求項４に記載の本発明に
よれば、インバータ駆動信号の瞬時値の大きさに応じて
最小ゲートオフ時間を可変にする、特に、インバータ駆
動信号が小さいときは最小ゲートオフ時間を長く、イン
バータ駆動信号が大きいときは最小ゲートオフ時間を短
くなるように設定することにより、これに応じてゲート
オン時間がシグマデルタ変調により適切に調整されるた
め、出力パルスの最大周波数が抑制される。つまり、シ
グマデルタ変調して得られる１ビット信号のパルス信号
の最大周波数を抑制する抑制手段を備えることにより、
インバータブリッジのスイッチング素子のスイッチング
性能に合わせて、最大スイッチング周波数を設定するこ
とができる。

【００２６】請求項５に記載の本発明によれば、インバ
ータ駆動信号を全波整流波形とし、かつインバータ駆動
信号の正負を表す符号信号を用意し、前記全波整流波形
をシグマデルタ変調して得られる１ビットのパルス信号
をユニポーラ信号としてゲートのオン・オフ区間と対応
させる。つまり、スイッチング素子のゲートオン区間お
よびゲートオフ区間を１ビットのパルス信号の１の区間
と０の区間としてそれぞれ対応させ符号信号によってゲ
ートオンするスイッチング素子の組み合わせを変更する
ことによって、逆極性の出力が得られるようになる。

【００２７】請求項６に記載の本発明によれば、インバ
ータ駆動信号をシグマデルタ変調して得られる１ビット
信号をバイポーラ信号とし、そのバイポーラ信号１，−
１を正側出力時と負側出力時のスイッチング素子のゲー
トオン区間に対応させて、１から−１、または−１から
１に変化する０区間を最小ゲートオフ時間とし、実質的
に３値の出力パルス信号を出力してゲート駆動信号を作
成する。

【００２８】以上のようにして得られたゲート駆動信号
により、インバータブリッジの駆動制御を行うことがで
きる。

【００２９】

【発明の実施の形態】図９（ａ）に示したフルブリッジ
インバータの制御に本発明を適用した場合について図１
及び図２を用いて説明する。なお、以下の説明で特に断
らない限り、同一符号は同一機能を有する。

【００３０】０〜１の範囲で値を有する全波整流波形状
のインバータ駆動信号（変調信号）Ｘは、ディジタルフ
ィルタ５により補間されて１次のシグマデルタ変調器１
０と最小ゲートオフ時間設定回路１１に入力される。変
調信号Ｘは、マイコン等で発生され、変調信号の瞬時値
（半周期以内の波高値）に対応した２ビット以上のディ
ジタル信号で、０〜１の範囲の数値を表す。なお、変調
信号Ｘは、本実施の形態では、所望の周期でインバータ
駆動を行う正弦波そのものを用いたが、基準信号とイン
バータの出力電流または電圧信号との差分としてもよ
い。また、変調信号Ｘは、多ビットのため、通常、シグ
マデルタ変調器１０にパラレルで入力され、その入力周
波数は、シグマデルタ変調器１０のサンプリング周波数
よりはるかに低周波数である。

【００３１】シグマデルタ変調器１０は、図１０と同じ
構成であり、量子化器１は、加算器４の出力が０．５よ
り大きい場合は１を出力し、小さい場合は０を出力する
ように構成され、この１ビットの出力パルスＵは、最小
ゲートオフ時間設定回路１１により０区間の最小継続時
間の制約を付加されて出力パルスＹを得る。一方、０か
１かどちらかの値を持つ出力パルスＹはシグマデルタ変
調器１０にフィードバックされ、減算器３において、量
子化器１の入力Ｖから減算され、量子化器１および最小
ゲートオフ設定回路１１によって生じる量子化誤差−Ｎ
ａ＝Ｖ−Ｙが算出され、単位遅延素子２に出力される。
単位遅延素子２において１サンプリング期間遅延された
量子化誤差Ｎａは加算器４においてディジタルフィルタ
５の出力と加算され、量子化器１への入力Ｖが作成され
る。

【００３２】最小ゲートオフ時間設定回路１１は、量子
化器１の出力パルスＵの立ち下がりエッジに同期して定
められた期間０を出力するワンショットパルス発生回路
７と、ワンショットパルス発生回路７からのワンショッ
トパルスと量子化器１の出力パルスＵとの論理積をとり
出力パルスＹを出力するＡＮＤ回路８と、前記ワンショ
ットパルスの０期間を設定するオフ時間設定回路６から
構成される。オフ時間設定回路６では、変調信号Ｘの値
に応じてワンショットパルスの０期間である最小ゲート
オフ時間Ｔｏｆｆが決定される。例えば図２に示すよう
に変調信号Ｘが０〜０．５の間はＴｏｆｆ＝ｔ₀の一定
値、Ｘが０．５〜１の区間はＴｏｆｆ＝２ｔ₀（１−
Ｘ）となるように設定する。このシグマデルタ変調器で
は変調信号Ｘの値が０．５近辺で量子化器１の出力が最
も高周波となるため、この近辺でＴｏｆｆ＝ｔ₀と定め
たとするならば、その近辺での量子化器１の出力パルス
Ｕの周波数はほぼ１／２ｔ₀となり、出力パルスＵの最
大周波数が抑制される。

【００３３】デコーダ回路１２は、ＡＮＤ回路８と、Ｎ
ＯＴ回路９と、Ｄフリップフロップ１３と、クリア端子
付きＤフリップフロップ１４とから構成され、出力パル
スＹは、変調信号Ｘと同期されて入力されるインバータ
駆動信号の正弦波の正負に対応した符号信号Ｓと共にデ
コーダ回路１２に入力され、デコーダ回路１２で、出力
パルスＹから図９（ａ）のスイッチング素子Ｑ１〜Ｑ４
のゲート駆動信号が作成される。

【００３４】次に、高周波リンク方式の系統連系インバ
ータの制御に本発明を適用した場合について図３及び図
４を用いて説明する。

【００３５】図３に、高周波リンク方式の系統連系イン
バータ装置の主回路構成を示す。このインバータ装置
は、太陽電池３０から出力された直流電力を商用電力系
統３９と同一の位相、および周波数５０／６０Ｈｚをも
つ交流電力に変換し、商用電力系統３９に供給するもの
である。このインバータ装置は、太陽電池３０から入力
される直流電流の変動を抑制するコンデンサ３１と、イ
ンバータ装置に入力された直流電力を高周波交流（十〜
数百ＫＨｚ）に変換する高周波インバータブリッジ３２
と、太陽電池３０（一次側）と商用電力系統３９（二次
側）とを絶縁する役割を持つ高周波トランス３３と、絶
縁された高周波交流を整流するダイオードブリッジ３４
と、整流波形に含まれる高周波成分を除去し平滑化する
ためのＤＣリアクトル３５とコンデンサ３６で構成され
るフィルタ回路と、フィルタ回路の直流出力を低周波
（５０／６０〜数百Ｈｚ）で折返し制御を行い、低周波
の交流を得る低周波インバータブリッジ３７と、ＡＣフ
ィルタ３８とから構成される。

【００３６】図４に、図３の高周波インバータブリッジ
３２のゲート駆動のための構成を示す。図３のインバー
タは高周波リンク方式のため、高周波トランス３３のコ
アの磁束が飽和し、過電流が流れる悪影響を除去するた
め、高周波インバータブリッジ３２のゲートオン時間を
制限する必要がある。このため図４では、図１に示した
構成に最大ゲートオン時間の制約を付加するために、シ
グマデルタ変調器１０の後に最大ゲートオン時間設定回
路２０を加えた構成になっている。最大ゲートオン時間
設定回路２０は、量子化器１の出力パルスＵの立ち上が
りエッジで出力が１にセットされ最大ゲートオン時間が
経過するかもしくは量子化器１の出力パルスＵが０にな
ればリセットされるタイマー回路２１と、タイマ回路２
１の出力の立ち下がりエッジに同期して設定した時間の
間０を出力するワンショットパルス発生回路２２と、ワ
ンショットパルス発生回路２２からのワンショットパル
スと量子化器１の出力パルスＵとの論理積を出力するＡ
ＮＤ回路８から構成される。

【００３７】ＡＮＤ回路８の出力は、図１と同じ構成の
最小ゲートオフ時間設定回路１１によって最小ゲートオ
フ時間の制約が付加され、デコーダ回路１２に出力パル
スＹが出力される。デコーダ回路１２は、スイッチング
素子Ｑ１とＱ４の組、およびＱ２とＱ３の組を交互にオ
ンさせるため、ＡＮＤ回路８の出力パルスＹを交互に振
り分ける回路構成としている。図３のインバータ装置で
は、ダイオードブリッジ３４において一旦整流され、出
力電圧の極性は低周波インバータブリッジ３７によって
制御される。このため、高周波インバータブリッジ３２
の制御においては変調信号の極性は考慮の必要がないた
め、デコーダ回路１２の構成を簡単にできる。

【００３８】なお、その他の信号処理は、図１と同じで
あるので説明は省略する。

【００３９】また、上記説明では、変調信号Ｘを補間す
るためのディジタルフィルタ５を使用しているが、この
ディタルフィルタ５は省略しても構わない。また、最小
ゲートオフ時間設定回路１１では、最小ゲートオフ時間
Ｔｏｆｆをオフ時間設定回路６により可変にしている
が、高周波スイッチングの可能なＭＯＳＦＥＴを使用す
る場合などは、必要とされるデッドタイム時間に固定さ
れていても構わない。さらに、本実施の形態では１次の
シグマデルタ変調器を使用しているが、２次や３次の高
次のシグマデルタ変調を使用しても構わない。さらにシ
グマデルタ変調において量子化誤差Ｎａをフィードバッ
クする際、量子化雑音Ｎｑが低周波域と高周波域におい
て小さく、中域において大きくなるように高次のシグマ
デルタ変調を構成しても構わない。このようにすれば、
最小ゲートオフ時間を可変に制御しなくても出力パルス
Ｙの最大周波数を抑制することができる。

【００４０】次に、ハーフブリッジインバータの制御に
本発明を適用した場合について図５を用いて説明する。

【００４１】図５に、ハーフブリッジインバータのゲー
ト駆動のための構成を示す。基本的には、図１と同じで
あるが、シグマデルタ変調器１０内の量子化器１は、加
算器４の出力が０より大きい場合は１を出力し、小さい
場合は−１を出力するように構成されている点が異な
る。この出力パルスＵに、最小ゲートオフ時間設定回路
５０により、−１から１、および−１から１に変化する
間に０区間が挿入される。この０区間は、変調信号Ｘに
応じて設定される最小ゲートオフ時間である。最小ゲー
トオフ時間設定回路５０は−１、０、１の３値の出力パ
ルスＹをシグマデルタ変調器１０にフィードバックする
とともに、符号ビット信号ａと０区間信号ｂをデコーダ
回路５１に出力する。デコーダ回路３１は符号ビット信
号ａによりハーフブリッジインバータの２つのスイッチ
ング素子のどちらをオンにするかを決定し、０区間信号
ｂによりゲート駆動信号をマスクする。また、このよう
に３値の出力パルスＹを用いても、フルブリッジインバ
ータのゲートを駆動できる。

【００４２】なお、上記実施の態様では、変調信号Ｘを
ディジタル信号としていたが、変調信号Ｘをアナログ信
号とする場合には、図６に示すようなシグマデルタ方式
のＡＤコンバータを用いればよい。図６のＡＤコンバー
タにおいて、抵抗６１とコンデンサ６２により変調信号
Ｘとフィードバックされてきた出力パルス信号−Ｙの加
算と積分を行い、Ｄフリップフロップ６３で量子化と単
位遅延が実行される。Ｄフリップフロップ６３の出力パ
ルスＵが変調後のパルス信号であり、このパルス信号に
対し、上述したのと同様に、最小ゲートオフ時間や最大
ゲートオン時間の制約を付加することによって、出力パ
ルスＹを得る。出力パルスＹはデコーダ回路に出力され
ると共に、図６のＡＤコンバータにフィードバックされ
る。ＡＤコンバータ内で出力パルスＹは、反転アンプ６
４で反転されて、抵抗６１を介して変調信号と加算され
る。このような構成とすることにより、変調信号Ｘにア
ナログ信号を用いることができる。

【００４３】

【発明の効果】請求項１に記載の本発明によれば、イン
バータ制御においてＤＳＰ等によるＰＷＭ演算をなく
し、かつ外部ロジック回路をシンプルな構成としてイン
バータ装置のコンパクト化を可能にする。また、シグマ
デルタ変調によって得られたパルスに対し、最小ゲート
オフ時間を設定することによりインバータブリッジにお
けるアーム短絡を防止できる。また、シグマデルタ変調
によって作成されたパルスに対して最小ゲートオフ時間
の設定によって生じた出力パルスの低周波歪を大幅に削
減できる。

【００４４】請求項２に記載の本発明によれば、シグマ
デルタ変調によって得られたパルスに対し、最大ゲート
オン時間を設定することにより高周波リンク方式のイン
バータ装置の制御が可能となる。また、最大ゲートオン
時間の設定によって生じた出力パルスの低周波歪を大幅
に削減できる。

【００４５】請求項３または請求項４に記載の本発明に
よれば、シグマデルタ変調によって得られたパルスの最
大周数を抑制することができるため、スイッチング速度
の遅い素子への適用が可能になると共に、必要以上に高
周波のスイッチングを避けることができるため、インバ
ータ装置の変換効率を向上できる。

【００４６】請求項５または請求項６に記載の本発明に
よれば、インバータ装置の構成を簡単にできる。

【図面の簡単な説明】

【図１】本発明に係るフルブリッジインバータ制御のた
めのブロック図である。

【図２】本発明のインバータ制御で設定される最小ゲー
トオフ時間Ｔｏｆｆと変調信号Ｘとの関係を示す図であ
る。

【図３】本発明に係る高周波リンク方式の系統連系イン
バータのブロック図である。

【図４】本発明に係る高周波リンク方式の系統連系イン
バータ制御のためのブロック図である。

【図５】本発明に係るハーフブリッジインバータの制御
のためのブロック図である。

【図６】本発明に係る変調信号Ｘがアナログ信号の場合
のシグマデルタ変調器の回路図である。

【図７】従来のＰＷＭ変調器の基本構成を示す図であ
る。

【図８】従来のＰＷＭ変調の原理を説明するための図で
ある。

【図９】従来のＰＷＭインバータ制御の基本構成を示す
図である。

【図１０】，従来のシグマデルタ変調器の基本構成を
示す図である。

【図１１】シグマデルタ変調器を用いた従来のインバー
タ制御の構成を示す図である。

【符号の説明】

１量子化器２単位遅延素子３減算器４加算器５ディジタルフィルタ６オフ時間設定回路７ワンショットパルス発生回路８ＡＮＤ回路９ＮＯＴ回路１０シグマデルタ変調器１１，５０最小ゲートオフ時間設定回路１２，５１デコーダ回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者中田浩史大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内 (56)参考文献特開平４−129334（ＪＰ，Ａ) 特開平４−197081（ＪＰ，Ａ) 特開平４−289782（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02M 7/48 H02M 7/537

Claims

(57)【特許請求の範囲】

【請求項１】インバータ装置を構成するインバータブ
リッジのゲート駆動信号発生方法において、上記インバータ装置を駆動するためのインバータ駆動信
号をシグマデルタ変調して得られる１ビット信号に、上
記インバータブリッジの最小ゲートオフ時間の制約が付
加されて生成された出力パルス信号に基づいて上記イン
バータブリッジのゲート駆動信号を作成すると共に、上
記出力パルス信号がシグマデルタ変調の際の量子化誤差
演算のためにフィードバックされることを特徴とするイ
ンバータブリッジのゲート駆動信号発生方法。
【請求項２】インバータ装置を構成するインバータブ
リッジのゲート駆動信号発生方法において、上記インバータ装置を駆動するためのインバータ駆動信
号をシグマデルタ変調して得られる１ビット信号に、上
記インバータブリッジの最小ゲートオフ時間の制約及び
最大ゲートオン時間の制約が付加されて生成された出力
パルス信号に基づいて上記インバータブリッジのゲート
駆動信号を作成すると共に、上記出力パルス信号がシグ
マデルタ変調の際の量子化誤差演算のためにフィードバ
ックされることを特徴とするインバータブリッジのゲー
ト駆動信号発生方法。
【請求項３】請求項１または請求項２に記載のインバ
ータブリッジのゲート駆動信号発生方法において、上記最小ゲートオフ時間を可変にすることにより上記出
力パルス信号の最大周波数を抑制することを特徴とする
インバータブリッジのゲート駆動信号発生方法。
【請求項４】請求項３に記載のインバータブリッジの
ゲート駆動信号発生方法において、上記インバータ駆動信号の瞬時値の大きさに応じて上記
最小ゲートオフ時間を可変にすることを特徴とするイン
バータブリッジのゲート駆動信号発生方法。
【請求項５】請求項１乃至請求項４に記載のインバー
タブリッジのゲート駆動信号発生方法において、上記１ビット信号はユニポーラ信号であり、該ユニポー
ラ信号をゲートオン・オフ区間と対応させて上記出力パ
ルス信号とし、上記インバータ駆動信号の正負を表す符
号信号と上記出力パルス信号とに基づいて上記ゲート駆
動信号を作成することを特徴とするインバータブリッジ
のゲート駆動信号発生方法。
【請求項６】請求項１乃至請求項４に記載のインバー
タブリッジのゲート駆動信号発生方法において、上記１ビット信号はバイポーラ信号であり、該バイポー
ラ信号の一方極と他方極を正側出力と負側出力のゲート
オン区間と対応させると共に、上記バイポーラ信号が一
方極から他方極へ変化する区間を上記最小ゲートオフ時
間として上記出力パルス信号とすることを特徴とするイ
ンバータブリッジのゲート駆動信号発生方法。