CN1790738A - 侧壁半导体晶体管及其制造方法 - Google Patents
侧壁半导体晶体管及其制造方法 Download PDFInfo
- Publication number
- CN1790738A CN1790738A CN200510114905.2A CN200510114905A CN1790738A CN 1790738 A CN1790738 A CN 1790738A CN 200510114905 A CN200510114905 A CN 200510114905A CN 1790738 A CN1790738 A CN 1790738A
- Authority
- CN
- China
- Prior art keywords
- regions
- area
- gate
- grid
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title description 4
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 32
- 239000000203 mixture Substances 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 description 9
- 238000002347 injection Methods 0.000 description 9
- 239000007924 injection Substances 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000010849 ion bombardment Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种新颖晶体管结构及用于制造该结构的方法。该晶体管结构包括：(a)衬底；以及(b)在所述衬底上的半导体区域，栅极介质区域，和栅极区域，其中所述栅极介质区域夹在所述半导体区域和所述栅极区域之间，其中所述半导体区域通过所述栅极介质区域与所述栅极区域电绝缘，其中所述半导体区域包括沟道区域和第一和第二源极/漏极区域，其中所述沟道区域夹在所述第一和第二源极/漏极区域之间，其中所述第一和第二源极/漏极区域与所述栅极区域对准，其中所述沟道区域和所述栅极介质区域(i)共享基本上垂直于所述衬底的上表面的界面表面，以及(ii)不共享基本上平行于所述衬底的上表面的任何界面表面。
Description
技术领域
本发明涉及半导体晶体管，更具体地说，涉及侧壁半导体晶体管。
背景技术
在典型的半导体晶体管中，在晶体管的栅极接触区域和源极/漏极接触区域之间存在电容。希望减小这些电容。因此，需要一种新的晶体管结构，其中降低在晶体管的栅极接触区域和源极/漏极接触区域之间的电容。同样也需要用于制造这种新的晶体管结构的方法。
发明内容
本发明提供了一种半导体结构，包括：(a)衬底；以及(b)在所述衬底上的半导体区域，栅极介质区域，和栅极区域，其中所述栅极介质区域夹在所述半导体区域和所述栅极区域之间，其中所述半导体区域通过所述栅极介质区域与所述栅极区域电绝缘，其中所述半导体区域包括沟道区域和第一和第二源极/漏极区域，其中所述沟道区域夹在所述第一和第二源极/漏极区域之间，其中所述第一和第二源极/漏极区域与所述栅极区域对准，其中所述沟道区域和所述栅极介质区域共享基本上垂直于所述衬底的上表面的界面表面，以及其中所述半导体区域和所述栅极介质区域不共享基本上平行于所述衬底的上表面的任何界面表面。
本发明还提供了一种用于制造半导体结构的方法，包括以下步骤：(a)提供衬底，半导体区域，栅极介质区域，和栅极区(block)，其中所述半导体区域，所述栅极介质区域，和所述栅极区在所述衬底上，其中所述栅极介质区域夹在所述半导体区域和所述栅极区之间，其中所述半导体区域通过所述栅极介质区域与所述栅极区电绝缘，其中所述半导体区域和所述栅极介质区域共享基本上垂直于所述衬底的上表面的界面表面，以及其中所述半导体区域和所述栅极介质区域不共享基本上平行于所述衬底的上表面的任何界面表面；以及(b)从所述栅极区形成栅极区域；以及(c)在所述半导体区域中形成第一和第二源极/漏极区域，其中所述第一和第二源极/漏极区域与所述栅极区域对准。
本发明还提供了一种用于制造半导体结构的方法，包括以下步骤：(a)提供衬底，半导体区域，栅极介质区域，和栅极区，其中所述半导体区域，所述栅极介质区域，和所述栅极区在所述衬底上，其中所述栅极介质区域夹在所述半导体区域和所述栅极区之间，其中所述半导体区域通过所述栅极介质区域与所述栅极区电绝缘，其中所述半导体区域和所述栅极介质区域共享基本上垂直于所述衬底的上表面的界面表面，以及其中所述半导体区域和所述栅极介质区域不共享基本上平行于所述衬底的上表面的任何界面表面；以及(b)从所述栅极区形成栅极区域；以及(c)利用包括所述栅极区域的掩模，以在所述半导体区域中形成第一和第二源极/漏极区域。
本发明提供了一种新颖晶体管结构，其中降低了在晶体管的栅极接触区域和源极/漏极接触区域之间的电容。本发明还提供了用于制造这种新颖晶体管结构的方法。
附图说明
图1A-1G示出了根据本发明的实施例用于图解晶体管制造方法的半导体结构的透视图。
图1H示出了根据本发明的实施例的图1G的半导体结构沿平面1H的顶视图。
具体实施方式
图1A-1G示出了根据本发明的实施例用于图解晶体管制造方法的半导体结构100的透视图。具体，参考图1A，在一个实施例中，该方法从提供衬底110的步骤开始。在一个实施例中，衬底110可以包括如二氧化硅的介质材料。
下一步，在一个实施例中，利用任意的常规方法在衬底110上形成半导体(如，硅，锗等)层120。
下一步，在一个实施例中，通过例如热氧化在半导体层120上形成介质层130。
下一步，在一个实施例中，通过例如化学气相沉积(CVD)在介质层130上形成氮化物140。
下一步，在一个实施例中，通过例如光刻工艺在氮化物层140上形成构图的光致抗蚀剂层145。
下一步，在一个实施例中，构图的光致抗蚀剂层145可以用作掩模以仅蚀刻掉氮化物层140的未覆盖部分，接着仅蚀刻掉介质层130的未覆盖部分，并且接着仅蚀刻掉半导体层120的未覆盖部分，随后移除构图的光致抗蚀剂层145。在图1B中示出了所得结构100。在这些蚀刻步骤后，半导体层120的剩余部分可以称为半导体区域120(图1B)。
下一步，参考图1B，在一个实施例中，该方法继续在半导体区域120的侧壁122上形成栅极介质区域150的步骤。在一个实施例中，可以通过热氧化形成栅极介质区域150。
下一步，参考图1C，在一个实施例中，在栅极介质区域150的侧壁152和衬底110上形成栅极区160。在一个实施例中，栅极区160可以包括多晶硅。在一个实施例中，可以通过在图1B的整个结构100上沉积多晶硅(未示出)栅极层并接着平面化栅极层的上表面直到氮化物层140的上表面142暴露于大气，来形成栅极区160。
下一步，参考图1D，在一个实施例中，在氮化物层140上和栅极区160的一部分上形成沟道覆盖区170。在一个实施例中，沟道覆盖区170可以包括如二氧化硅的介质材料。在一个实施例中，可以通过光刻工艺形成沟道覆盖区170。
下一步，在一个实施例中，利用例如光刻工艺在沟道覆盖区170和栅极区160上形成构图的光致抗蚀剂层175。
下一步，在一个实施例中，构图的光致抗蚀剂层175可以用于仅蚀刻掉沟道覆盖区170的未覆盖部分，并随后仅蚀刻掉栅极区160的未覆盖部分，形成图1E中的结构100。在这些蚀刻步骤后，沟道覆盖区170的剩余部分称为沟道覆盖区域170。同样，在这些蚀刻步骤后，栅极区160的剩余部分称为栅极区域160。
下一步，参考图1E，在一个实施例中，构图的光致抗蚀剂层175，沟道覆盖区域170，和栅极区域160(可以统称为区160，170，175)可以用作掩模，以在半导体区域120内形成延伸区域124a和124b。延伸区域124b在区160，170，175的后面，且为了简洁未在图1E中示出，而在图1H中示出。在一个实施例中，可以通过用箭头124’表示的延伸离子注入方法形成延伸区域124a和124b，所述箭头方向指示延伸离子轰击方向。在区域124a和124b中延伸杂质浓度的范围从1e19cm-3(也就是1019原子/厘米3)到5e20cm-3(也就是5×1020原子/厘米3)。对于n型MOSEFET，n型杂质，如As(砷)和/或P(磷)可以用于延伸注入。对于p型MOSEFET，p型杂质，如B(硼)和/或In(铟)可以用于延伸注入。在一个实施例中，可以在延伸注入工艺后进行延伸退火工艺。
下一步，在一个实施例中，区160，170，175可以再次用作掩模以在半导体区域120中形成晕圈(halo)区域126a和126b。晕圈区域126b在区160，170，175后面且为了简洁未在图1E中示出，而在图1H中示出。在一个实施例中，可以通过用箭头126’表示的晕圈离子注入工艺形成晕圈区域126a和126b，所述箭头方向也指示晕圈离子轰击方向。在区域126a和126b中的晕圈杂质浓度的范围从5e17cm-3到1e19cm-3。对于n型MOSEFET，p型杂质，例如B和/或In，可以用于晕圈注入。对于p型MOSEFET，n型杂质，例如As和/或P可以用于晕圈注入。在一个实施例中，可以在晕圈离子注入工艺后进行晕圈退火工艺。下一步，在一个实施例中，移除构图的光致抗蚀剂层175。
下一步，参考图1F，在一个实施例中，在沟道覆盖区域170和部分栅极区域160的侧壁上形成栅极隔离层180a和180b。在一个实施例中，可以通过在图1E的整个结构100(移除了构图的光致抗蚀剂层)上沉积氮化物栅极隔离层(未示出)并随后回蚀刻氮化物栅极隔离层来形成栅极隔离层180a和180b。
下一步，在一个实施例中，沟道覆盖区域170，栅极区域160，和栅极隔离层180a和180b(可以统称作区160，170，180)可以用作掩模以通过在半导体区域120中注入形成源极/漏极(S/D)区域128a和128b。结果，S/D区域128a和128b与栅极区域160对准。在一个实施例中，在区域120中的S/D掺杂浓度高于1e19cm-3以减小结电容。S/D区域128b在区160，170，180后面，且为了简洁未在图1F中示出，而在图1H中示出。在一个实施例中，S/D区域128a和128b可以通过用箭头128’表示的S/D注入工艺形成S/D区域128a和128b，所述箭头方向也指示S/D离子轰击方向。在区域128a和128b中的S/D杂质浓度范围从1e20cm-3至5e20cm-3。对于n型MOSEFET，n型杂质，如As和/或P可以用于S/D注入。对于p型MOSEFET，p型杂质，如B和/或In可以用于S/D注入。在一个实施例中，可以在S/D注入工艺后进行S/D退火工艺。
下一步，参考图1G，在一个实施例中，在图1F的栅极区域160的侧壁和顶上形成栅极介质覆盖162。在一个实施例中，可以通过热氧化图1F的结构100的暴露于大气的表面形成栅极介质覆盖162(～5-10nm厚)。可选的，可以通过CVD(化学气相沉积)在图1F的栅极区域160的侧壁和顶上沉积薄氮化物层(～10-20nm厚)来形成栅极介质覆盖162。
下一步，在一个实施例中，在栅极介质覆盖162中形成栅极接触孔165，并且在介质层130中形成S/D接触孔125a和125b。S/D接触孔125b在区160，170，180后面且为了简洁未示出。在一个实施例中，S/D接触孔125a和125b关于区160，170，180对称形成。
下一步，在一个实施例中，常规的栅极接触和S/D接触方法可以用来形成栅极接触区域和S/D接触区域(未示出，但位于各自的接触孔中)。在一个实施例中，栅极接触区域和S/D接触区域可以包括如硅化铂，NiSi，或CoSi2的硅化物。在一个实施例中，形成的金属线(未示出)直接附在这些硅化物栅极区域和S/D接触区域上以便电连接下面的栅极区域160和S/D区域128a和128b。
图1H示出了根据本发明的一个实施例，图1G的半导体结构100沿平面1H的顶视图。
仍参考图1G，栅极接触孔165可以远离半导体区域120(也就是，移向右边)形成。结果，在栅极接触区域和S/D接触区域之间的距离增大，导致栅极接触区域和S/D接触区域之间的电容减小。此外，与常规的平面MOSFET比较，这种结构减小了S/D过孔和栅极导体之间短路的可能性。
仍参考图1E，在栅极介质区域150的侧壁152上形成栅极区域160。因此，结构100可以称为具有小的叠加电容的侧壁半导体晶体管。
尽管为了说明目的在此描绘了本发明的具体实施例，但是对于本领域的技术人员来说多种修改和变化是显而易见的。因此，所附权利要求旨在包括落入本发明的精神和范围内的所有这些修改和变化。
Claims (20)
1.一种半导体结构，包括：
(a)衬底；以及
(b)在所述衬底上的半导体区域，栅极介质区域，和栅极区域，
其中所述栅极介质区域夹在所述半导体区域和所述栅极区域之间，
其中所述半导体区域通过所述栅极介质区域与所述栅极区域电绝缘，
其中所述半导体区域包括沟道区域和第一和第二源极/漏极区域，
其中所述沟道区域夹在所述第一和第二源极/漏极区域之间，
其中所述第一和第二源极/漏极区域与所述栅极区域对准，
其中所述沟道区域和所述栅极介质区域共享基本上垂直于所述衬底的上表面的界面表面，以及
其中所述半导体区域和所述栅极介质区域不共享基本上平行于所述衬底的上表面的任何界面表面。
2.根据权利要求1的结构，还包括在所述栅极区域上并与之直接物理接触的栅极接触区域，
其中所述栅极接触区域和所述栅极区域共享基本上平行于所述衬底的上表面的界面表面，以及
其中所述栅极接触区域不在所述半导体区域的正上方。
3.根据权利要求1的结构，还包括在所述第一源极/漏极区域上并与之直接物理接触的第一源极/漏极接触区域，
其中所述第一源极/漏极接触区域和所述第一源极/漏极区域共享基本上平行于所述衬底的上表面的界面表面。
4.根据权利要求3的结构，还包括在所述第二源极/漏极区域上并与之直接物理接触的第二源极/漏极接触区域，
其中所述第二源极/漏极接触区域和所述第二源极/漏极区域共享基本上平行于所述衬底的上表面的界面表面。
5.根据权利要求1的结构，其中所述衬底包括介质材料。
6.一种用于制造半导体结构的方法，包括以下步骤：
(a)提供衬底，半导体区域，栅极介质区域，和栅极区，
其中所述半导体区域，所述栅极介质区域，和所述栅极区在所述衬底上，
其中所述栅极介质区域夹在所述半导体区域和所述栅极区之间，
其中所述半导体区域通过所述栅极介质区域与所述栅极区电绝缘，
其中所述半导体区域和所述栅极介质区域共享基本上垂直于所述衬底的上表面的界面表面，以及
其中所述半导体区域和所述栅极介质区域不共享基本上平行于所述衬底的上表面的任何界面表面；以及
(b)从所述栅极区形成栅极区域；以及
(c)在所述半导体区域中形成第一和第二源极/漏极区域，其中所述第一和第二源极/漏极区域与所述栅极区域对准。
7.根据权利要求6的方法，其中步骤(a)包括以下步骤：
在所述衬底上形成所述半导体区域；
在所述半导体区域的侧壁上形成所述栅极介质区域；以及
在所述栅极介质区域的侧壁上形成所述栅极区。
8.根据权利要求7的方法，其中所述在所述半导体区域的侧壁上形成所述栅极介质区域的步骤通过热氧化实施。
9.根据权利要求7的方法，其中所述在所述栅极介质区域的侧壁上形成所述栅极区的步骤包括以下步骤：
在所述半导体区域，所述栅极介质区域，和所述衬底上形成栅极层；以及
平面化所述栅极层的上表面直到基本上没有所述栅极层的部分在所述半导体区域的正上方。
10.根据权利要求6的方法，还包括以下步骤：
在实施步骤(a)之后并在实施步骤(b)之前，在所述半导体区域的一部分上和所述栅极区的一部分上形成沟道覆盖区域；以及
在实施步骤(b)之后，利用所述沟道覆盖区域和所述栅极区域作为掩模，以在所述半导体区域中形成第一和第二延伸区域，其中所述第一和第二延伸区域在所述沟道覆盖区域的相反侧。
11.根据权利要求10的方法，
其中所述形成所述沟道覆盖区域的步骤包括以下步骤：
在所述半导体区域上和所述栅极区的一部分上形成沟道覆盖区；以及
在所述沟道覆盖区和所述栅极区上形成构图的光致抗蚀剂层；
利用所述构图的光致抗蚀剂层作为掩模，以蚀刻掉部分所述沟道覆盖区，从而形成所述沟道覆盖区域，以及
其中步骤(b)包括这样的步骤，利用所述构图的光致抗蚀剂层作为掩模，以蚀刻掉部分所述栅极区，从而形成所述栅极区域。
12.根据权利要求10的方法，还包括这样的步骤，利用所述沟道覆盖区域和所述栅极区域作为掩模，以分别在邻近所述第一和第二延伸区域的所述半导体区域中形成第一和第二晕圈区域。
13.根据权利要求10的方法，其中步骤(c)包括以下步骤：
在所述沟道覆盖区域和所述栅极区域的侧壁上形成栅极隔离层；以及
利用所述栅极隔离层，所述沟道覆盖区域，和所述栅极区域作为掩模，以在所述半导体区域中形成所述第一和第二源极/漏极区域。
14.根据权利要求13的方法，其中所述形成所述栅极隔离层的步骤包括以下步骤：
在所述沟道覆盖区域，所述栅极区域，所述半导体区域，所述栅极介质区域，和所述衬底上形成栅极隔离层；以及
回蚀刻所述栅极隔离层。
15.根据权利要求6的方法，还包括在所述栅极区域上形成栅极接触区域并与之直接物理接触的步骤，其中所述栅极接触区域和所述栅极区域共享基本上平行于所述衬底的上表面的界面表面。
16.根据权利要求6的方法，还包括在所述第一源极/漏极区域上形成第一源极/漏极接触区域并与之直接物理接触的步骤，其中所述第一源极/漏极接触区域和所述第一源极/漏极区域共享基本上平行于所述衬底的上表面的界面表面。
17.根据权利要求16的方法，还包括在所述第二源极/漏极区域上形成第二源极/漏极接触区域并与之直接物理接触的步骤，其中所述第二源极/漏极接触区域和所述第二源极/漏极区域共享基本上平行于所述衬底的上表面的界面表面。
18.一种用于制造半导体结构的方法，包括以下步骤：
(a)提供衬底，半导体区域，栅极介质区域，和栅极区，
其中所述半导体区域，所述栅极介质区域，和所述栅极区在所述衬底上，
其中所述栅极介质区域夹在所述半导体区域和所述栅极区之间，
其中所述半导体区域通过所述栅极介质区域与所述栅极区电绝缘，
其中所述半导体区域和所述栅极介质区域共享基本上垂直于所述衬底的上表面的界面表面，以及
其中所述半导体区域和所述栅极介质区域不共享基本上平行于所述衬底的上表面的任何界面表面；以及
(b)从所述栅极区形成栅极区域；以及
(c)利用包括所述栅极区域的掩模，以在所述半导体区域中形成第一和第二源极/漏极区域。
19.根据权利要求18的方法，其中所述衬底包括介质材料。
20.根据权利要求18，还包括在所述栅极区域上形成栅极接触区域并与之直接物理接触的步骤，其中所述栅极接触区域和所述栅极区域共享基本上平行于所述衬底的上表面的界面表面。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/905,041 | 2004-12-13 | ||
| US10/905,041 US7397081B2 (en) | 2004-12-13 | 2004-12-13 | Sidewall semiconductor transistors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1790738A true CN1790738A (zh) | 2006-06-21 |
| CN100466287C CN100466287C (zh) | 2009-03-04 |
Family
ID=36582802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101149052A Expired - Fee Related CN100466287C (zh) | 2004-12-13 | 2005-11-11 | 侧壁半导体晶体管及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7397081B2 (zh) |
| CN (1) | CN100466287C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012088795A1 (zh) * | 2010-12-31 | 2012-07-05 | 中国科学院微电子研究所 | 半导体器件及其形成方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8278197B2 (en) * | 2008-05-30 | 2012-10-02 | International Business Machines Corporation | Method to tailor location of peak electric field directly underneath an extension spacer for enhanced programmability of a prompt-shift device |
| US7829939B1 (en) * | 2009-04-20 | 2010-11-09 | International Business Machines Corporation | MOSFET including epitaxial halo region |
| CN116230761B (zh) * | 2023-02-28 | 2024-05-10 | 北京科技大学 | 一种二维可重构晶体管及其制备方法、调控方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5281547A (en) * | 1989-05-12 | 1994-01-25 | Oki Electric Industry Co., Ltd. | Method for manufacturing a field effect transistor |
| US5512517A (en) * | 1995-04-25 | 1996-04-30 | International Business Machines Corporation | Self-aligned gate sidewall spacer in a corrugated FET and method of making same |
| US5675166A (en) * | 1995-07-07 | 1997-10-07 | Motorola, Inc. | FET with stable threshold voltage and method of manufacturing the same |
| US6903967B2 (en) * | 2003-05-22 | 2005-06-07 | Freescale Semiconductor, Inc. | Memory with charge storage locations and adjacent gate structures |
| US7105390B2 (en) * | 2003-12-30 | 2006-09-12 | Intel Corporation | Nonplanar transistors with metal gate electrodes |
| US7135724B2 (en) * | 2004-09-29 | 2006-11-14 | International Business Machines Corporation | Structure and method for making strained channel field effect transistor using sacrificial spacer |
-
2004
- 2004-12-13 US US10/905,041 patent/US7397081B2/en active Active
-
2005
- 2005-11-11 CN CNB2005101149052A patent/CN100466287C/zh not_active Expired - Fee Related
-
2007
- 2007-10-05 US US11/867,840 patent/US7696025B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012088795A1 (zh) * | 2010-12-31 | 2012-07-05 | 中国科学院微电子研究所 | 半导体器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100466287C (zh) | 2009-03-04 |
| US7696025B2 (en) | 2010-04-13 |
| US20080286909A1 (en) | 2008-11-20 |
| US7397081B2 (en) | 2008-07-08 |
| US20060124993A1 (en) | 2006-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5231038A (en) | Method of producing field effect transistor | |
| EP0834194B1 (en) | Semiconductor device fabrication | |
| JP3117426B2 (ja) | 自己整合セルを有するｍｏｓゲート型デバイスおよびその製造方法 | |
| US9922993B2 (en) | Transistor with self-aligned source and drain contacts and method of making same | |
| CN104067384A (zh) | 用于具有自对准源极和栅极的氮化镓垂直jfet的方法和系统 | |
| KR100289474B1 (ko) | Dmos 트랜지스터를 제조하기 위한 방법 | |
| CN1620729A (zh) | 具有与应变半导体基片形成肖特基或肖特基类接触的源极和/或漏极的场效应晶体管 | |
| CN1695237A (zh) | 半导体器件处理 | |
| US6596598B1 (en) | T-shaped gate device and method for making | |
| CN1552105A (zh) | 具有深植入结的功率mosfet | |
| JPH05251709A (ja) | ソース・ベース間短絡部を有する電力用ｍｏｓ−ｆｅｔおよびその製造方法 | |
| US8173509B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN1790738A (zh) | 侧壁半导体晶体管及其制造方法 | |
| CN1132238C (zh) | 半导体元件及其制造方法 | |
| JPS6317560A (ja) | Ｍｏｓ型半導体装置 | |
| CN113921610B (zh) | Ldmos器件结构及其制造方法 | |
| US5144393A (en) | Structure for a PSD type field effect transistor | |
| KR960702181A (ko) | BiCMOS 구조 및 그 제조방법(BiCOMOS STRUCTURES AND METHOD OF FABRICATION) | |
| US20080054348A1 (en) | Semiconductor device and a method of fabricating the same | |
| CN2692841Y (zh) | 多重栅极结构 | |
| CN1118101C (zh) | 具有绝缘栅极的半导体器件及其制造方法 | |
| JPS6246570A (ja) | 縦形半導体装置及びその製造方法 | |
| US20240290879A1 (en) | Field-effect transistors with deposited gate dielectric layers | |
| CN1790739A (zh) | 降低源极/漏极的晶体管及其制造方法 | |
| CN1790736A (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171106 Address after: Grand Cayman, Cayman Islands Patentee after: GLOBALFOUNDRIES INC. Address before: American New York Patentee before: Core USA second LLC Effective date of registration: 20171106 Address after: American New York Patentee after: Core USA second LLC Address before: American New York Patentee before: International Business Machines Corp. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090304 Termination date: 20181111 |