CN1780524B - 多层印刷电路板 - Google Patents

多层印刷电路板 Download PDF

Info

Publication number
CN1780524B
CN1780524B CN2005101078752A CN200510107875A CN1780524B CN 1780524 B CN1780524 B CN 1780524B CN 2005101078752 A CN2005101078752 A CN 2005101078752A CN 200510107875 A CN200510107875 A CN 200510107875A CN 1780524 B CN1780524 B CN 1780524B
Authority
CN
China
Prior art keywords
layer
insulating barrier
pcb
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005101078752A
Other languages
English (en)
Other versions
CN1780524A (zh
Inventor
金成基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1780524A publication Critical patent/CN1780524A/zh
Application granted granted Critical
Publication of CN1780524B publication Critical patent/CN1780524B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09327—Special sequence of power, ground and signal layers in multilayer PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明公开了一种包括第一信号层、接地层、第二信号层、第三信号层、电力层和第四信号层的印刷电路板(PCB)，包括：第一绝缘层，设置在第一信号层与接地层之间；第二绝缘层，设置在接地层与第二信号层之间；第三绝缘层，设置在第二信号层与第三信号层之间；第四绝缘层，设置在第三信号层与电力层之间；和第五绝缘层，设置在电力层与第四信号层之间，其中第一信号层、第二信号层、第三信号层和第四信号层中的至少一个包括图案及与该图案具有间隔的防护件，该间隔随着该图案厚度的增加而增加。

Description

多层印刷电路板
技术领域
本发明涉及一种多层印刷电路板，更具体而言，涉及一种具有改进的电学性质的多层印刷电路板。
背景技术
PCB(printed circuit board，印刷电路板)通常包括6个信号层和分别设置在信号层之间的绝缘层。
多层印刷电路板的电学性质包括阻抗匹配(impedance matching)、EMI(electromagnetic interference，电磁干扰)、串扰(cross-talk)、振铃(ringing)、短时脉冲波形干扰(glitch)、时序(timing)、SSN(simultaneous switching noise，同步开关噪声)的降低、不希望的连接、和偏离(skew)。
电学性质随着包括在多层PCB中的每个绝缘层的厚度、形成在信号层上的图案的宽度和图案之间的间隔而变化，而且电学特性彼此独立。因此，当电学特性中的一个提高时，另一个可能恶化。
因此，多层PCB需要构建为通过优化影响电学性质的、包括在多层PCB中的绝缘层的厚度、形成在信号层上的图案的宽度和图案之间的间隔来满足上述电学性质。
发明内容
本发明提供了一种各种电学性质同时提高的多层PCB。
本发明的其他特点将在下面的描述中提出，且一部分将从描述中变得明显，或者通过实施本发明而获知。
本发明公开了一种包括第一信号层、接地层、第二信号层、第三信号层、电力层和第四信号层的印刷电路板(PCB)，包括：第一绝缘层，设置在第一信号层与接地层之间；第二绝缘层，设置在接地层与第二信号层之间；第三绝缘层，设置在第二信号层与第三信号层之间；第四绝缘层，设置在第三信号层与电力层之间；和第五绝缘层，设置在电力层与第四信号层之间，其中第一信号层、第二信号层、第三信号层和第四信号层中的至少一个包括图案及与该图案具有间隔的防护件，该间隔随着该图案厚度的增加而增加。
根据本发明的一方面，图案的宽度为约0.1778mm±约0.017mm。
根据本发明的一方面，图案之间的间隔为约0.2032mm±约0.02mm。
根据本发明的一方面，图案的电阻为约40Ω～55Ω。
根据本发明的一方面，图案包括铜。
根据本发明的一方面，PCB还包括设置在相邻的图案之间的防护件(guard)。
根据本发明的一方面，图案与防护件之间的间隔为约0.1524mm±约0.015mm。
根据本发明的一方面，防护件的宽度为约0.1524mm±约0.015mm。
根据本发明的一方面，多层PCB为约1.54mm±约0.15mm厚。
根据本发明的一个方面，第一信号层和第四信号层的厚度分别为约0.05mm±约0.005mm厚。
根据本发明的一方面，第二信号层、第三信号层、接地层和电力层分别为约0.035mm±约0.003mm厚。
根据本发明的一方面，第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层和第五绝缘层分别为约0.1mm±0.01mm厚、约0.15mm±0.015mm厚、约0.8mm±0.08mm厚、约0.15mm±0.015mm厚和约0.1mm±0.01mm厚。
根据本发明的一方面，第一绝缘层、第三绝缘层和第五绝缘层中的至少一个包括预浸料坯(prepreg)材料。
根据本发明的一方面，第二绝缘层和第四绝缘层中的至少一个包括纤维芯(fibrous core)材料。
本发明公开了一种印刷电路板(PCB)，包括：多层，包括多个信号线层；和多个分别设置在每个信号线层之间的绝缘区；其中每个绝缘区的厚度从中心绝缘区向外部绝缘区减小。
根据本发明的一方面，至少一层包括信号图案。
根据本发明的一方面，信号图案为约0.1778mm±上下浮动约0.017mm宽，并具有约40Ω～55Ω的电阻。
根据本发明的一方面，顶层绝缘层为约0.1mm±0.01mm厚，在顶层绝缘层与中心绝缘层之间的绝缘层为约0.15mm±0.015mm厚、中心绝缘层为约0.8mm±0.08mm厚、在中心绝缘层与底层绝缘层之间的绝缘层为约0.15mm±0.015mm厚、且底层绝缘层为约0.1mm±0.01mm厚。
本发明还提供一种印刷电路板，包括：多层，包括多个信号线层；和多个分别设置在每个信号线层之间的绝缘区；其中每个绝缘区的厚度从中心绝缘区向外部绝缘区减小，并且其中至少一层包括信号图案和防护件，该信号图案与该防护件之间的间隔随着该信号图案厚度的增加而改变。
应该理解，上述概括描述和下面的详细描述都是示范性和解释性的，旨在提供如权利要求所述的本发明的进一步解释。
附图说明
包括进来以提高对本发明的进一步理解而且合并进来并构成本说明书的一部分的附图，示出了本发明的实施例，并与描述一起用于解释本发明的原理。
图1是根据本发明的实施例的多层PCB的截面图；
图2是示出图1所示的多层PCB的每层厚度的示意图；
图3是根据本发明的另一实施例的多层PCB的截面图。
具体实施方式
下面将参照附图更详细地描述本发明，在附图中示出了本发明的实施例。然而，本发明可以以各种方式实施，且不应理解为局限于此处提出的实施例。而是，提供这些实施例使得本公开更完整，并向本领域的技术人员充分传达本发明的范畴。在附图中，为了清楚而放大了层和区域的尺寸和相对尺寸。
图1是根据本发明的实施倒的多层PCB的截面图。多层PCB 1包括相继设置的第一信号层10、第一绝缘层20、接地层30、第二绝缘层40、第二信号层50、第三绝缘层60、第三信号层70、第四绝缘层80、电力层90、第五绝缘层100、和第四信号层110；例如，彼此依次层叠在每层顶上。
用于布线组件(wiring assembly)的图案11分别形成在第一信号层10、第二信号层50、第三信号层70和第四信号层110上。防护件12形成在图案11的两侧上。防护件12具有接地性质且设置在防护件12之间的图案11施加有时钟信号。
接地层30使形成在第一信号层10、第二信号层50、第三信号层70和第四信号层110上的图案11接地。电力层90向第一信号层10、第二信号层50、第三信号层70和第四信号层110施加电力。
第一绝缘层20设置在第一信号层10与接地层30之间。如图1所示，第一信号层10与接地层30相隔第一绝缘层20的厚度t2。
第二绝缘层40设置在接地层30与第二信号层50之间。如图1所示，接地层30与第二信号层50相隔第二绝缘层40的厚度t4。
第三绝缘层60设置在第二信号层50与第三信号层70之间。如图1所示，第二信号层50与第三信号层70相隔第三绝缘层60的厚度t6。
第四绝缘层80设置在第三信号层70与电力层90之间，如图1所示，第三信号层70与电力层90相隔第四绝缘层80的厚度t8。
第五绝缘层100设置在电力层90与第四信号层110之间。如图1所示，电力层90与第四信号层110相隔第五绝缘层的厚度t10。
第一绝缘层20、第三绝缘层60和第五绝缘层100由预浸料坯材料形成，更具体地，由聚酯预浸料坯材料(polyester prepreg)形成。
接地层30、第二绝缘层40和第二信号层50组合以形成第一芯(core)210。第二绝缘层40可以由纤维芯材料例如有机玻璃形成。接地层30和第二信号层50可以由铜形成。
第三信号层70、第四绝缘层80和电力层90形成第二芯220。第四绝缘层80可以由纤维芯材料例如有机玻璃形成。第三信号层70和电力层90可以由铜形成。
第一信号层10和第四信号层110被暴露于外部并可以由铜形成。
根据本发明的实施例，第一绝缘层20的厚度t2和第五绝缘层110的厚度t10每个都约为0.1mm。第二绝缘层40的厚度t4和第四绝缘层80的厚度t8每个都约为0.15mm。第三绝缘层60的厚度t6为约0.8mm。
每个绝缘层的厚度在约10％的误差范围内是可接受的。因此，厚度t2和t10可以分别为约0.1mm±0.01mm；t4和t8可以分别为约0.15mm±0.015mm；且厚度t6可以为约0.8±0.08mm。
图2是示出根据图1所示的本发明实施例的多层PCB1的各层厚度的示意图。例如，如图2所示，第一信号层10和第四信号层110的厚度t1、t11分别为0.05mm；第二信号层50、第三信号层70、接地层30和电力层90的厚度t5、t7、t3、t9分别为约0.035mm；第一绝缘层20和第五绝缘层100的厚度t2、t10分别为0.1mm；第二绝缘层40和第四绝缘层80的厚度t4、t8分别为0.15mm；且第三绝缘层60的厚度t6为0.8mm。因此，PCB1的总厚度为1.54mm。
PCB的每层的厚度在约10％的误差范围内是可接受的。因此，t1和t11可以分别为0.05mm±0.005mm；且t5、t7、t3和t9可以为0.035mm±0.0035mm。
因此，PCB1的厚度在约10％的误差范围内是可接受的，该厚度可以为1.54mm±上下浮动约0.15mm。
在图1所示的多层PCB1中，在图案11与防护件12之间的间隔d1优选为约0.1524mm。具体地，图案11与防护件12之间的间隔d1可以为0.1524mm±约0.015mm的误差范围。
图案11可以具有约0.1778mm的宽度w1。具体地，图案11的宽度w1可以为0.1778mm±约0.017mm的误差范围。
防护件12可以具有约0.1524mm的宽度w2。具体地，防护件12的宽度w2可以为0.1524mm±约10％以内的约0.015mm的误差范围。
在上述实施例中，每个图案11的电阻为约40Ω～55Ω。
当图案11的厚度增加时，图案11的宽度减小且图案11与防护件12之间的间隔增加。
图3是根据本发明的另一实施例的多层PCB的截面图。
根据本发明的实施例，图案11形成在多层PCB1的第一信号层10、第二信号层50、第三信号层70和第四信号层110的每个上，没有防护件。图案11可以施加有数据信号。
图案11的宽度w3优选为0.1778mm。具体地，图案11的宽度w3可以为0.1778mm±0.017mm，在约10％的误差范围内。
相邻图案11之间的间隔d2优选为0.2032mm。具体地，图案11之间的间隔d2可以为0.2032mm±0.02mm，在约10％的误差范围内。
当图案采用上述结构通过阻抗匹配形成在多层PCB1上时，与常规多层PCB相比，具有减小的串扰和振铃；消除了短时脉冲波形干扰；解决了时序问题；减小了同步开关噪声(SSN)；并消除了多层PCB1中不希望的连接和偏离。
多层PCB1具有比常规多层PCB改善了的电学性质，因此减小了电磁干扰(EMI)。
多层PCB1还包括设置在第一信号层10与接地层30之间且约0.1mm±0.01mm厚的第一绝缘层20；设置在接地层30与第二信号层50之间且约0.15mm±0.015mm厚的第二绝缘层40；设置在第二信号层50与第三信号层70之间且约为0.8mm±0.08mm厚的第三绝缘层60；设置在第三信号层70与电力层90之间且约为0.15mm±0.015mm厚的第四绝缘层80；以及设置在电力层90与第四信号层110之间且约为0.1mm±0.01mm厚的第五绝缘层100，因此同时提高了多层PCB1的各种电学性质。
对本领域的技术人员来说，显然可以在不脱离本发明的精神和范畴下对本发明进行各种改进和变化。这样旨在使本发明覆盖在所附权利要求及其等同物范围内对本发明的改进和变化。

Claims (17)

1.一种印刷电路板，包括第一信号层、接地层、第二信号层、第三信号层、电力层和第四信号层，并包括：
第一绝缘层，设置在第一信号层与接地层之间；
第二绝缘层，设置在接地层与第二信号层之间；
第三绝缘层，设置在第二信号层与第三信号层之间；
第四绝缘层，设置在第三信号层与电力层之间；和
第五绝缘层，设置在电力层与第四信号层之间，
其中第一信号层、第二信号层、第三信号层和第四信号层中的至少一个包括图案及与该图案具有间隔的防护件，该间隔随着该图案厚度的增加而增加。
2.如权利要求1所述的印刷电路板，其中所述图案的宽度为0.1778mm±0.017mm。
3.如权利要求1所述的印刷电路板，其中所述图案之间的间隔为0.2032mm±0.02mm。
4.如权利要求1所述的印刷电路板，其中所述图案的电阻为40Ω～55Ω。
5.如权利要求1所述的印刷电路板，其中所述图案包括铜。
6.如权利要求1所述的印刷电路板，该防护件设置在相邻的图案之间。
7.如权利要求6所述的印刷电路板，其中所述图案与防护件之间的间隔为0.1524mm±0.015mm。
8.如权利要求6所述的印刷电路板，其中所述防护件的宽度为0.1524mm±0.015mm。
9.如权利要求1所述的印刷电路板，其中所述多层印刷电路板为1.54mm±0.15mm厚。
10.如权利要求1所述的印刷电路板，其中所述第一信号层和第四信号层的厚度分别为0.05mm±0.005mm厚。
11.如权利要求1所述的印刷电路板，其中所述第二信号层、第三信号层、接地层和电力层分别为0.035mm±0.003mm厚。
12.如权利要求1所述的印刷电路板，其中所述第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层和第五绝缘层分别为0.1mm±0.01mm厚、0.15mm±0.015mm厚、0.8mm±0.08mm厚、0.15mm±0.015mm厚和0.1mm±0.01mm厚。
13.如权利要求1所述的印刷电路板，其中所述第一绝缘层、第三绝缘层和第五绝缘层中的至少一个包括预浸料坯材料。
14.如权利要求1所述的印刷电路板，其中所述第二绝缘层和第四绝缘层中的至少一个包括纤维芯材料。
15.一种印刷电路板，包括：
多层，包括多个信号线层；和
多个分别设置在每个信号线层之间的绝缘区；
其中每个绝缘区的厚度从中心绝缘区向外部绝缘区减小，并且
其中至少一层包括信号图案和防护件，该信号图案与该防护件之间的间隔随着该信号图案厚度的增加而改变。
16.如权利要求15所述的印刷电路板，其中所述信号图案为0.1778mm±0.017mm宽，并具有40Ω～55Ω的电阻。
17.如权利要求15所述的印刷电路板，其中所述外部绝缘区包括顶层绝缘层和底层绝缘层，所述中心绝缘区包括中心绝缘层，并且该印刷电路板还包括该顶层绝缘层和该中心绝缘层之间的绝缘层及该底层绝缘层和该中心绝缘层之间绝缘层，其中所述顶层绝缘层为0.1mm±0.01mm厚，在顶层绝缘层与中心绝缘层之间的绝缘层为0.15mm±0.015mm厚，中心绝缘层为0.8mm±0.08mm厚，在中心绝缘层与底层绝缘层之间的绝缘层为0.15mm±0.015mm厚，且底层绝缘层为0.1mm±0.01mm厚。
CN2005101078752A 2004-10-07 2005-10-08 多层印刷电路板 Expired - Fee Related CN1780524B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR79983/04 2004-10-07
KR1020040079983A KR100633062B1 (ko) 2004-10-07 2004-10-07 6층 인쇄회로기판

Publications (2)

Publication Number Publication Date
CN1780524A CN1780524A (zh) 2006-05-31
CN1780524B true CN1780524B (zh) 2010-11-24

Family

ID=36144440

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101078752A Expired - Fee Related CN1780524B (zh) 2004-10-07 2005-10-08 多层印刷电路板

Country Status (3)

Country Link
US (1) US7237587B2 (zh)
KR (1) KR100633062B1 (zh)
CN (1) CN1780524B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101188434B (zh) * 2006-11-16 2011-08-10 亚洲光学股份有限公司 讯号收发模块及其印刷电路板
JP2009188379A (ja) * 2008-01-07 2009-08-20 Nitto Denko Corp 配線回路基板
EP2249478B1 (en) * 2008-02-20 2015-01-07 Taiyo Yuden Co., Ltd. Filter, branching filter, communication module, and communication equipment
JP2012164794A (ja) * 2011-02-07 2012-08-30 Sony Corp 積層配線基板
KR101405265B1 (ko) * 2012-05-31 2014-06-11 주식회사 만도 인쇄회로기판
US9818682B2 (en) * 2014-12-03 2017-11-14 International Business Machines Corporation Laminate substrates having radial cut metallic planes
KR20200120349A (ko) * 2019-04-12 2020-10-21 동우 화인켐 주식회사 연성 인쇄회로 기판
US10993312B2 (en) * 2019-04-16 2021-04-27 Dell Products L.P. System and method for ground via optimization for high speed serial interfaces

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172305B1 (en) * 1997-07-31 2001-01-09 Kyocera Corporation Multilayer circuit board
US6326557B1 (en) * 2001-03-06 2001-12-04 Mitac International Corp. Multi-layer circuit board
CN2479709Y (zh) * 2001-03-30 2002-02-27 聚鼎科技股份有限公司 多层电路板
CN1468048A (zh) * 2002-05-30 2004-01-14 ��ʽ�����װ 具有增强载流量的多层电路板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177548A (ja) 1992-12-07 1994-06-24 Hitachi Ltd プリント配線基板
JP3366471B2 (ja) * 1994-12-26 2003-01-14 富士通株式会社 半導体装置及びその製造方法
US6384340B1 (en) 2001-03-06 2002-05-07 Mitac International Corp. Multi-layer circuit board
JP2002299815A (ja) 2001-03-27 2002-10-11 Shen Taa Teien Nao Kofun Yugenkoshi 多層回路板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172305B1 (en) * 1997-07-31 2001-01-09 Kyocera Corporation Multilayer circuit board
US6326557B1 (en) * 2001-03-06 2001-12-04 Mitac International Corp. Multi-layer circuit board
CN2479709Y (zh) * 2001-03-30 2002-02-27 聚鼎科技股份有限公司 多层电路板
CN1468048A (zh) * 2002-05-30 2004-01-14 ��ʽ�����װ 具有增强载流量的多层电路板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US 6172305 B1,说明书第1栏第32行到第47行.

Also Published As

Publication number Publication date
KR100633062B1 (ko) 2006-10-11
CN1780524A (zh) 2006-05-31
US20060076668A1 (en) 2006-04-13
KR20060031094A (ko) 2006-04-12
US7237587B2 (en) 2007-07-03

Similar Documents

Publication Publication Date Title
CN1780524B (zh) 多层印刷电路板
US8049118B2 (en) Printed circuit board
EP3242535A2 (en) Printed circuit board design for high speed application
KR101335987B1 (ko) 다층 인쇄회로기판
US7193324B2 (en) Circuit structure of package substrate
US9907156B1 (en) Cross-talk reduction for high speed signaling at ball grid array region and connector region
US6683523B2 (en) Laminated impedance device
JP2013207149A (ja) トロイダルコイル
WO2002073641A1 (fr) Partie d'inductance et procede de production associe
US8227699B2 (en) Printed circuit board
US8035036B2 (en) Complementary mirror image embedded planar resistor architecture
JP6504960B2 (ja) プリント基板
US20070235832A1 (en) Ground layer of printed circuit board
JP2006294769A (ja) 多層プリント配線基板
US20070228578A1 (en) Circuit substrate
JP6187011B2 (ja) プリント回路基板
JP2017034501A (ja) プリント基板
JPS63170988A (ja) 混成集積回路
JPH0786754A (ja) 積層型混成集積回路部品
JP3116870B2 (ja) シールド線付き伝送線路
JP2002270429A (ja) インダクタ部品
JP2007073655A (ja) チップ抵抗器並びに部品内蔵型プリント配線板及びその製造方法
JPH11340629A (ja) 積層構造のプリント配線板
US9560743B2 (en) Multilayer circuit substrate having core layer with through-hole
JPH11297875A (ja) 多層プリント配線板及び該配線板を備えた電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101124

Termination date: 20191008

CF01 Termination of patent right due to non-payment of annual fee