CN1744283B - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1744283B
CN1744283B CN2005101036764A CN200510103676A CN1744283B CN 1744283 B CN1744283 B CN 1744283B CN 2005101036764 A CN2005101036764 A CN 2005101036764A CN 200510103676 A CN200510103676 A CN 200510103676A CN 1744283 B CN1744283 B CN 1744283B
Authority
CN
China
Prior art keywords
semiconductor device
semiconductor film
laser beam
film
form semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005101036764A
Other languages
English (en)
Other versions
CN1744283A (zh
Inventor
中村理
山本裕子
佐藤淳子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1744283A publication Critical patent/CN1744283A/zh
Application granted granted Critical
Publication of CN1744283B publication Critical patent/CN1744283B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • B23K26/0661—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks disposed on the workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种具有细微形状的半导体层的制造方法。另外，本发明提供一种不均匀少的半导体器件的制造方法。此外，本发明还提供一种通过使用少量原料可以减少成本，且能够制造高成品率的半导体器件的方法。本发明中，对半导体膜的一部分照射激光来形成绝缘层，接着用该绝缘层作为掩模蚀刻半导体膜，以形成具有所希望的形状的半导体层，从而制造使用该半导体层的半导体器件。在本发明中，不用众所周知的使用抗蚀剂的光刻步骤就能在预定区域中形成具有细微形状的半导体层。

Description

半导体器件的制造方法
技术领域
本发明涉及具有半导体元件的半导体器件的制造方法。
技术背景
通常，通过利用光掩模的曝光工艺(下文中也称为光刻工艺)构图各种薄膜来制造由以薄膜晶体管(下文中也称为TFT)和MOS晶体管为代表的半导体元件组成的所谓有源矩阵驱动显示面板或半导体集成电路。
在光刻步骤中，将抗蚀剂涂布在衬底的整个表面上并执行预烘干，且经由光掩模将紫外线等照射到抗蚀剂以使其曝光，然后通过显影形成抗蚀剂掩模。其后，利用抗蚀剂掩模作为掩模蚀刻掉要成为半导体层或布线以外的部分中存在的薄膜(由半导体材料、绝缘材料或导电材料形成的薄膜)，如此形成半导体层和布线。
另外，在专利文件1中提到了一种技术，该技术通过使用能够将抗蚀剂以细小直径的线状从喷嘴连续排放的装置而在半导体晶片上形成薄膜，以便减少形成薄膜所需的材料损耗。
参考：专利文件1公开2000-188251号公报
发明内容
然而，在利用常规的光刻步骤蚀刻半导体膜以形成所希望的形状的半导体层的情况下，在半导体膜表面上涂敷抗蚀剂。在此，由于半导体膜表面被直接暴露于抗蚀剂，所以引起半导体膜受抗蚀剂包含的氧、碳、重金属等杂质污染的问题。因该污染，杂质元素混入到半导体膜中，从而导致半导体元件特性降低。特别是，在TFT的情况下，引起晶体管特性的不均匀或特性下降。
另外，在利用光刻步骤制造布线或半导体层的工艺中，布线、半导体膜以及抗蚀剂的大部分材料被浪费，并且为了形成布线和半导体层需要多个步骤，因而生产量变差。
另外，用于光刻步骤的曝光装置难以一次性地执行对大尺寸衬底的曝光处理。因此，在用大尺寸衬底制造半导体器件的方法中，存在着由于需要多次曝光处理而导致的邻近图案不一致，从而引起成品率降低的问题。
此外，为了通过液滴喷射法形成占有面积小的细微半导体元件，需要排放小直径的液滴的原料溶液。为此目的，可将排放口的直径做得很小。然而，在这种情况下，原料溶液的组成物在排放口的末端处被附着、干燥并固化，从而产生阻塞等。因而，难以连续和稳定地排放一定量的原料溶液。结果是，导致了由该半导体元件形成的半导体器件的生产率或成品率降低的问题。
鉴于上述问题，本发明提供不用使用抗蚀剂就能形成具有细微结构的半导体层的半导体元件的制造方法。而且，本发明提供通过利用很少的步骤而可以减少成本的半导体器件的制造方法。并且，本发明提供通过减少原料数量而可以减少成本的半导体器件的制造方法。另外，本发明提供可以提高生产率并可以高效率地批量生产半导体器件的方法。此外，本发明还提供不均匀少的半导体器件的制造方法。
本发明的一个要点是，在将激光束照射到半导体膜的一部分来形成绝缘层之后，以该绝缘层为掩模蚀刻半导体膜，以形成具有所希望的形状的半导体层。
本发明的另一个要点是，形成包含上述具有所希望形状的半导体层的半导体元件，以及形成由该半导体元件制作的半导体器件。
在半导体膜之上形成的绝缘层是半导体膜表面被氧化而形成的氧化硅膜。在蚀刻步骤中该绝缘层和半导体膜可获取蚀刻率的选择比。结果，能够以氧化物层为掩模选择性地蚀刻半导体膜。
半导体膜的蚀刻方法可使用干式蚀刻法或湿式蚀刻法。作为干式蚀刻法，可以通过利用氯化物气体如典型的为Cl2、BCl3、SiCl4或CCl4等；氟化物气体如CF4、SF6、NF3、CHF3和ClF3等；或O2来蚀刻。作为湿式蚀刻法，可以通过利用碱溶液如含有肼或氢氧化四乙铵(TMAH，化学式：(CH3)4NOH)的水溶液等来蚀刻。
另外，通过适当地控制激光束的射束点宽度，可以形成具有任意宽度的半导体层。因此，通过使用激光直接描画装置等照射射束点宽度狭窄的激光束，可以形成宽度小并具有细微形状的半导体层(典型的是，射束点的宽度为20μm或更小，优选为0.5μm-15μm)。由于包含上述半导体层的半导体元件的占据面积小，所以可以制造高密度集成的半导体器件。
此外，本发明之一是由具有所述半导体层作为激活层的半导体元件构成的半导体器件。作为半导体元件可使用TFT、存储元件、二极管、光电转换元件、容量元件或电阻元件等。另外，作为TFT可使用正交错(forward staggered)TFT、反交错TFT(沟道蚀刻TFT或沟道保护TFT)、底栅TFT或顶栅TFT的共面TFT等。
在本发明中，作为半导体器件，可以举出集成电路、显示器件、无线标签、IC标签等的例子，其均由半导体元件组成。作为显示器件，可以典型地举出液晶显示器件、发光显示器件、DMD(数字微镜装置)、PDP(等离子体显示面板)、FED(场发射显示器)和电泳显示器件(电子纸)等的例子。
在本发明中使用的术语“显示器件”指的是使用显示元件的装置，即图像显示器件。而且，贴附有连接体如FPC(柔性印刷电路)、TAB(载带自动焊接)带或TCP(载带封装)的模块；具有在其端部上装配印刷线路板的TAB带或TCP的模块；和直接通过COG(玻璃上芯片)安装IC(集成电路)或CPU的模块都包括在显示器件中。
本发明可以将激光束照射到半导体膜的一部分以在任意区域中形成绝缘层，接着用该绝缘层作为掩模蚀刻半导体膜。因此，不用已知的使用抗蚀剂的光刻步骤就能在预定区域中形成具有所希望形状的半导体层。
此外，通过使激光束的射束点直径变窄，可以缩小激光束的照射面积。尤其是，通过利用激光直接描画装置，可以将具有微小射束点的激光束照射到预定区域。从而，可以形成具有细微形状的绝缘层。另外，可以使用细微形状的绝缘层作为掩模，以形成具有细微形状的半导体层。
因此，在避免因涂敷抗蚀剂而导致的杂质混入半导体膜的同时，可以形成细微形状的半导体元件，并且，可以制造不均匀少而且实现了高集成化的半导体器件。此外，因为不用使用抗蚀剂的光刻步骤就能形成具有所希望的形状的半导体层，所以可以减少步骤数目和原料。其结果是可以降低成本。
用液滴喷射法形成半导体层、布线等时，通过改变衬底和喷嘴的相对位置可以将液滴排到预定位置，其中喷嘴是包含这些膜材料的液滴的喷射口。通过改变喷嘴直径、液滴的喷射速率以及喷嘴和形成液滴喷射物的衬底之间的移动速度的相对关系可以调节要形成的图案的厚度或宽度。因此，即使当使用边长为1至2m或以上的大衬底时，也可以在所希望位置高精确度地形成膜的图案。另外，由于在彼此相邻的膜图案之间不发生失谐，所以可以提高成品率。其结果，可以以很少步骤高产量地制造半导体器件。
而且，可以以低成本制作具有由上述制造步骤形成的半导体器件的液晶电视或EL电视。
附图说明
图1A至1E是说明根据本发明的半导体层的制造工艺的剖面图；
图2A至2E是说明根据本发明的半导体层的制造工艺的剖面图；
图3A至3E是说明根据本发明的半导体器件的制造工艺的剖面图；
图4A至4E是说明根据本发明的半导体器件的制造工艺的剖面图；
图5A至5F是说明根据本发明的半导体器件的制造工艺的剖面图；
图6A至6E是说明根据本发明的半导体器件的制造工艺的剖面图；
图7A至7E是说明根据本发明的半导体器件的制造工艺的剖面图；
图8A至8C是说明根据本发明的半导体器件的制造工艺的剖面图；
图9A和9B是说明根据本发明的半导体器件的制造工艺的剖面图；
图10A和10B是说明根据本发明的半导体器件的制造工艺的剖面图；
图11是说明根据本发明的半导体器件的制造工艺的俯视图；
图12A和12B是说明根据本发明的液晶显示模块结构的剖面图；
图13A至13C是说明根据本发明的半导体器件的制造工艺的剖面图；
图14A和14B是说明根据本发明的半导体器件的制造工艺的剖面图；
图15是说明根据本发明的半导体器件的制造工艺的俯视图；
图16A至16F是说明可以应用到本发明的发光元件的模式的视图；
图17A至17F是说明可以应用到本发明的发光元件的电路的视图；
图18A和18B是说明本发明的发光显示面板结构的俯视图和剖面图；
图19A至19C是说明根据本发明的显示器件的驱动电路的装配方法的俯视图；
图20A和20B是说明本发明的半导体器件的实例的斜透视图；
图21是说明本发明的半导体器件的实例的方框图；
图22是说明可以应用到本发明的激光直接描画装置的视图；
图23A至23F是说明电子器件的实例的视图；
图24是说明根据本发明形成的半导体层的剖视图；
图25A至25C是说明根据本发明的半导体层的形状的俯视图；
图26A至26C是说明根据本发明的半导体层的形状的俯视图。
实施方式
下面将参考附图来详细描述本发明的实施方式。注意，本发明可以以多种不同形式被执行，并且只要是同一领域工作人员，就很容易了解一个事实，就是可以将本发明的形式和内容更改而不脱离本发明的宗旨和范围。所以，对本发明的解释并不局限于本实施方式中所记载的内容。而且，各个图表中的相同的部分将使用相同的符号标注，并省略相关的详细说明。
实施方式1
在本实施方式中，将用图1A-1E、图22A、22B说明通过照射激光束(下文中也称为激光)以形成具有所希望的形状的半导体层的制造步骤。
如图1A-1E所示，在衬底101上形成第一绝缘层102，并在第一绝缘层上形成半导体膜103。在此，将半导体膜暴露于氧气中而使其表面氧化，以形成第二绝缘层104。
作为衬底101，可以使用由绝缘物质如玻璃、石英、或氧化铝等的陶瓷制成的衬底、塑料衬底、硅晶片、金属板等。在基板101为玻璃衬底的情况下，可以使用320×400mm、370×470mm、550×650mm、600×720mm、680×880mm、1000×1200mm、1100×1250mm或1150×1300mm的大衬底。
作为塑料衬底的代表性实例，推荐由PET(聚对苯二甲酸乙二醇酯)、PEN(聚萘酸乙酯(polyethylene naphthalate))、PES(聚醚砜)、聚丙烯、硫化聚丙烯、聚碳酸酯、聚醚酰亚胺(polyetherimide)、聚苯硫醚(polyphenylene sulfide)、聚苯醚(poly(phenyleneoxide))，、聚酰亚胺(polysulfone)、或聚酞酰胺(polyphthalamide)等形成的塑料衬底，或者是由包括分散有直径为几纳米的无机颗粒的有机材料形成的衬底等。此外，塑料衬底的表面并不要求是平整的，且可以为不平坦的或者弯曲的表面。
通过薄膜形成法如等离子体CVD法或溅射法，以氮化硅、氧化硅或其他包含硅的绝缘膜的单层或叠层结构形成第一绝缘层102，。而且，从对衬底中的杂质的阻挡作用以及相对于半导体层的界面特性的观点看，优选第一绝缘层形成为从其与衬底接触的一侧层叠氮化硅膜(氮氧化硅膜)、氧化硅膜和氮化硅膜(氮氧化硅膜)的叠层结构。
可以由具有选自非晶半导体；通过混合非晶态和晶态形成的半非晶半导体(可称作为SAS)；以及可以在非晶半导体中观察到0.5至20nm晶粒的微晶半导体中任一种状态的膜形成半导体膜103。将其中可以观察到0.5至20nm晶粒的微晶状态称作为微晶(μc)。
半导体膜可以包含硅、硅锗(SiGe)等作为主要成分而形成。除了上述主要成分之外，可以包含诸如磷、砷、硼等的受体(accepter)型或施体(donor)型元素。半导体膜的厚度优选为10nm-150nm，更优选为30nm-70nm。
第二绝缘层104是由半导体膜暴露于大气中的氧气进行反应而形成的氧化硅膜。从而，第二绝缘层104的厚度很薄，典型为5nm-15nm，优选为10nm。
接下来，如图1B所示，将激光束111照射到半导体膜103以部分地形成如图1C所示的第三绝缘层121。在此，使用激光直接描画装置将激光束111照射到第二绝缘层104。此时，由于激光束的能源，在激光所照射的区域中，第二绝缘层和半导体膜被氧化，因此形成了第三绝缘层121。注意，第三绝缘层121是第二绝缘层的较厚部分的区域。
没有被激光束111照射到的区域仍作为第二绝缘层残留下来。将在第三绝缘层的周边部分暴露出来的第二绝缘层表示为第四绝缘层122。当照射激光束时，在氧气气氛或大气气氛中进行照射。
第三绝缘层121由氧化物层构成，典型的是半导体氧化物层。第三绝缘层121的厚度优选不少于第二绝缘层104的2倍。另外，第三绝缘层121优选采用高密度绝缘层，优选使用具有此第二绝缘层104更低的蚀刻速率的，典型的是，具有第二绝缘层的一半或更小的蚀刻速率的绝缘层。
另外，在用激光束照射第二绝缘层之前，优选减少在半导体膜103的膜中的氢浓度。典型的是，减少氢浓度而淀积半导体膜。此外，也可以加热半导体膜103以执行去氢。通过减少氢浓度或执行去氢处理，能够减少当对半导体膜照射激光时发生的氢离开和伴随的半导体膜表面的粗糙。
在此，将参考图22A、22B说明激光直接描画装置。如图所示，激光直接描画装置1001包括：个人计算机(下文中称之为PC)1002，其执行在照射激光束时的各种控制；被用于输出激光束的激光振荡器1003；激光振荡器的电源1004；被用于减弱激光束的光学系统(ND滤光器)1005，；被用于调制激光束强度的音频光学调制器(AOM)1006；光学系统1007，其包括用于放大或者减小激光束截面的透镜和用于改变光路的镜面等；具有X载物台和Y载物台的衬底移动机构1009；D/A转换器1010，其被用于将PC所输出的控制数据转换成数字或者模拟数据；驱动器1011，其被用于根据由D/A转换器所输出的模拟电压来控制音频光学调制器1106；以及驱动器1012，其被用于输出为驱动衬底移动机构1009的驱动信号。
作为激光振荡器1003，可以使用能够振荡紫外光、可见光或者红外光的激光振荡器。可以使用下列激光振荡器：诸如KrF、ArF、XeCl、和Xe之类的受激准分子激光振荡器；诸如He、He-Cd、Ar、He-Ne、和HF之类的气体激光振荡器；使用将Cr、Nd、Er、Ho、Ce、Co、Ti或Tm掺杂到诸如YAG、YVO4、YLF和YAlO3之类的晶体中的使用了晶体的固态激光振荡器；以及诸如GaN、GaAs、GaAlAs和InGaAsP之类的半导体激光振荡器。在固态激光振荡器中，较佳的是，使用基波的二次至五次谐波。
接着，说明使用激光直接描述装置的激光束照射方法。在衬底移动机构1009上安装了衬底1008之后，PC 1002就使用摄像机(未显示)来检测在衬底上标记的标记位置。然后，PC 1002根据所检测到的标记的位置数据以及已预先输入进PC的写入图案数据来产生用于移动衬底移动机构1009的移动数据。当由PC 1002通过驱动器1011来控制音频光学调制器1006的输出光量时，激光振荡器1003所输出的激光束被光学系统1005减弱，从而可在音频光学调制器1006中将光量调整到预定的量。在光学系统1007中，改变由音频光学调制器1006所输出的激光束的光路和光束形状，并用透镜来聚焦激光束，然后将聚焦的激光束照射在形成于衬底上的组成物(第一图案)上。这时，根据由PC 1002所产生的移动数据来控制衬底移动机构1009在X方向和Y方向上的移动。因此，激光束照射到预定部分，从而形成第三绝缘层121。
此时，朝X-Y轴方向扫描激光束以照射激光束。在这种情况下，多角镜、检流镜、声-光调制器(AOD)等优选用作光学系统1007。而且，可以通过朝X轴或Y轴的一个方向移动激光束并且朝X轴或Y轴的另一方向移动衬底，以在衬底的预定区域中形成第三绝缘层。
在此，在被激光束照射的区域中形成第三绝缘层。因此，在一次性地照射激光束的情况下，第三绝缘层的宽度大致等于射束点的宽度。为了形成具有更加微小宽度的第三绝缘层，优选照射更低波长的激光束。在本实施方式中，使用具有紫外光至红外光中的任意波长的激光束。结果，可以将射束点的宽度缩小。
第三绝缘层121被用作后面的当部分地蚀刻半导体膜103时的掩模。由此，通过照射其射束点宽度狭窄的激光束111，可以形成具有细微形状并占据面积小的半导体元件。此时，射束点的宽度优选为20μm或更小，更优选为0.5μm-15μm。通过使用具有上述宽度的射束点形成用作掩模的绝缘层，可以制造半导体元件被高密度集成的半导体器件。
另一方面，在制作用于形成面积较大的区域如像素电极或布线等的掩模时，射束点的宽度优选大一些。通过形成作为上述掩模发挥作用的绝缘层，可以提高生产率。
如图25A所示，激光束的射束点的强度显示高斯形曲线180。高斯形曲线相对于激光束的射束点幅度，其底部张开并具有较窄宽度的顶峰。图25B表示当在一个方向上扫描这种激光束的射束点而形成第三绝缘层时的衬底的俯视图。
如图25B所示，照射具有高斯形曲线强度的激光束，形成第三绝缘层181并使其端部成为曲线。注意，用虚线围起来的区域是第三绝缘层181。而且，在第三绝缘层181的周边部分形成自然氧化膜的第四绝缘层122。在去除第四绝缘层122之后，通过使用具有上述形状的第三绝缘层181作为掩模在后面步骤中蚀刻半导体膜并去除掩模，可以形成如图25C所示那样的其端部成为曲线状，典型的是，成为连续反复的曲线状的半导体层182。
另一方面，除了图22的激光直接描画装置的光学系统1007之外，可以利用波前转换光学元件以便使激光束的射束点的强度成为梯形或长方体形(平顶形)。如图26A所示，激光束的射束点的强度为梯形或长方体形。因此，在射束点上的激光束能量强度为恒定(平顶形)。图26B表示当在一个方向上扫描这种激光束的射束点而形成第三绝缘层时的衬底的俯视图。
如图26B所示，照射具有梯形或长方体形强度的激光束，以形成第三绝缘层191并使其端部成为直线状。注意，用虚线围起来的区域是第三绝缘层191。而且，在第三绝缘层191的周边部分形成自然氧化膜的第四绝缘层122。在去除第四绝缘层122之后，通过使用具有上述形状的第三绝缘层191作为掩模在后面步骤中蚀刻半导体膜并去除掩模，可以形成如图26C所示那样的其端部成为直线状的半导体层192。
作为波前转换光学元件的典型实例，可以给出衍射光学元件、折射光学元件、反射光学元件、光学波导等实例。作为衍射光学元件的典型实例，可以给出全息光学元件、二元光学元件等实例。光学波导使发射光停在固定区域中，引导其能量流平行于路径轴并进行传输。可使用光管或光学纤维作为光学波导。光管通常是通过反射将光从一端传输到另一端，其典型为圆锥形、金字塔形、圆柱形或棱镜形等的形状。注意传输光的方法包括根据镜子的反射、以及使用彼此面对的两个反射表面上的反射的方法。入射到光学波导的激光束反复地在光学波导中反射最后到达出口。在光学波导的出口处的射束点中形成光强度密度均匀的表面。
另外，当不扫描激光束的射束点而在一个地方照射其时，可以形成依据激光束形状的第三绝缘层。通过以该第三绝缘层作为掩模在后面的步骤中蚀刻半导体膜以露出第一绝缘层并去除掩模，可以形成圆形、椭圆形或长方体形的半导体层。
另外，优选的是，控制激光束111的强度，以便将半导体膜103和第二绝缘层104的表面激活以使其容易进行反应，从而在半导体膜和第二绝缘层之间形成绝缘层。其结果，被照射激光后的半导体膜103不完全熔化，因而成为非晶半导体膜、SAS或微晶(μc)。
接下来，如图1D所示，去除第四绝缘层122以暴露半导体膜的一部分，从而使第三绝缘层残留在半导体膜之上。
作为第四绝缘层122的去除方法，可以使用众所周知的方法，诸如湿式蚀刻或干式蚀刻等。在此，适当地控制蚀刻条件，以便残留第三绝缘层121。
接着，如图1E所示，可以用第三绝缘层121作为掩模对半导体膜103进行蚀刻，以形成有所希望形状的半导体层132。半导体膜103的蚀刻方法可使用干式蚀刻法或湿式蚀刻法。作为干式蚀刻法，可以通过利用氯化物气体如典型的为Cl2、BCl3、SiCl4或CCl4；氟化物气体如CF4、SF6、NF3、CHF3、ClF3；或O2来蚀刻。作为湿式蚀刻法，可以通过利用碱溶液如含有肼或氢氧化四乙铵(TMAH，化学式：(CH3)4NOH)的水溶液来蚀刻。
根据上述步骤，不用使用抗蚀剂就能形成具有细微形状的半导体层。
实施方式2
本实施方式将用图2A-2E描述通过与实施方式1不同的步骤形成具有所希望的形状的半导体层的步骤。在本实施方式中，去除第二绝缘层的步骤和形成第三绝缘层的步骤的顺序与实施方式1的不同。
如图2A所示，与实施方式1一样，在衬底101上形成第一绝缘层102，并在第一绝缘层上形成半导体膜103。此时，在半导体膜103表面上的半导体膜被氧化，从而形成为第二绝缘层104。
接下来，如图2B所示，用湿式蚀刻法或干式蚀刻法等去除第二绝缘层以暴露半导体膜103。
然后，如图2C所示，采用与实施方式1类似的方法将激光束111照射到半导体膜103的一部分，而且如图2D所示那样在半导体膜103之上形成第三绝缘层141。在此，由于使用从激光直接描画装置发射出的激光束进行照射，所以可以照射具有微小直径的激光束。因此，第三绝元层141也具有细微形状。
第三绝缘层141是由氧化物层构成的，典型地，是由半导体氧化物层构成的。第三绝缘层141在后面的蚀刻半导体膜103时作为掩模发挥作用，所以第三绝缘层141的厚度优选不少于第二绝缘层104的2倍。另外，第三绝缘层141优选采用高密度绝缘层，优选使用具有比第二绝缘层更低的蚀刻速率的，典型的是，具有第二绝缘层的一半或更小的蚀刻速率的绝缘层。
然后，如图2E所示，使用第三绝缘层141作为掩模蚀刻半导体膜103以形成半导体层132。
根据上述步骤，不用使用抗蚀剂就能形成具有细微形状的半导体层。
实施方式3
本实施方式将用图3A-3E描述具有与实施方式1和实施方式2不同的晶体状态的半导体层的制造步骤。注意，在本实施方式中使用实施方式1的步骤顺序而进行说明，然而也可以使用实施方式2的步骤顺序。
如图3A所示，与实施方式1一样，在衬底101上形成第一绝缘层102，并在第一绝缘层上形成半导体膜103。此时，在半导体膜103表面上的半导体膜被氧化，从而形成为第二绝缘层104。
接着，如图3B所示，将激光束151照射到第二绝缘层104的一部分。在此，由于使用从激光直接描画装置发出的激光束进行照射，所以可以照射具有微小直径的激光束。此时，通过控制激光束的强度，熔化半导体膜103中被激光束照射的区域。另外，被熔化的半导体膜区域152的周边部分残留有没有被熔化的半导体膜153。
然后，通过对被熔化的半导体进行自然冷却，如图3C所示，在因激光照射将半导体膜氧化而形成第三绝缘层162的同时，可以形成具有结晶性的半导体层161。第三绝缘层162是氧化物层，典型的是半导体氧化物层。
另外，在第三绝缘层162的周边部分残留着第二绝缘层。在此，残留在第三绝缘层162的周边部分的第二绝缘层表示为第四绝缘层163。并且在此，第三绝缘层162的厚度优选不少于第四绝缘层163的2倍。另外，第三绝缘层162优选采用高密度绝缘层，并优选使用具有比第二绝缘层更低的蚀刻速率的，典型的是，具有第二绝缘层的一半或更小的蚀刻速率的绝缘层。
然后，如图3D所示，用湿式蚀刻法或干式蚀刻法等去除第四绝缘层163以暴露半导体膜103。根据该步骤，可以形成作为掩模发挥作用的第三绝缘层162。注意，适当地控制蚀刻条件，以便残留第三绝缘层162。
然后，如图3E所示，使用第三绝缘层162作为掩模蚀刻半导体膜103以形成具有所希望的形状的半导体层171。作为用于蚀刻半导体膜103的方法，适当地利用在实施方式1所示的干湿蚀刻法或湿式蚀刻法等。在此，因为使用第三绝缘层162作为掩模而进行蚀刻，所以残留具有结晶性的半导体层171。
根据上述步骤，不用使用抗蚀剂就能形成具有细微形状且有结晶性的半导体层。
实施方式4
本实施方式中，将用图4A-4E描述半导体元件的制造方法。本实施方式使用反交错型TFT的沟道蚀刻型TFT作为半导体元件的典型例子进行说明。下文中，实施方式4至实施方式7使用实施方式2的方法说明半导体元件的制造步骤，但不局限于此，也可以适当地利用实施方式1或实施方式3。
如图4A所示，在衬底201上形成第一导电层202。第一导电层202可以适当地选择以下材料而形成：诸如Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr以及Ba之类的金属；金属氮化物；或用于透明导电膜的材料，诸如ITO(氧化铟氧化锡合金)、含氧化硅作为组合物的ITO、有机铟、有机锡、氧化锌(ZnO)等。通过适当地选择液滴喷射法、印刷法、电场电镀法、PVD法、CVD法形成第一导电层202。
在用PVD法或CVD法形成第一导电层的情况下，通过以液滴喷射法滴注感光材料，或利用光刻工艺、激光直接描画装置来执行感光材料的曝光以及显像以在导电膜上形成掩模，使用该掩模将导电膜蚀刻为所希望的形状，以形成第一导电层。
另外，在用液滴喷射法形成第一导电层的情况下，从排放口(下文中称为喷嘴)喷射在有机树脂中溶解或分散有所述金属颗粒的组合物。有机树脂可以用选自作为金属颗粒的粘合剂(binder)、溶剂、分散剂或涂层发挥作用的有机树脂中的一种或多种。典型的是，可以使用已知有机树脂，诸如聚酰亚胺、丙烯酸、酚醛清漆树脂、蜜胺树脂、酚醛树脂、环氧树脂、硅树脂、呋喃树脂和邻苯二甲酸二烯丙基树脂等。
另外，组合物的粘度优选为5至20mPa·s。这是为了防止干燥和从排放口平滑排放金属颗粒。较佳的是，表面张力为40mN/m或更小。注意，可根据使用的溶剂和施加方式适当地控制组合物的粘度等。
虽然包含在组合物中的金属颗粒的晶粒直径取决于每个喷嘴的直径和所希望的图案的形状，为防止喷嘴阻塞并为了制造高精密图案，较小的直径更可取，优选晶粒尺寸为0.1μm或更小。金属颗粒用已知方法如电解法、雾化法或湿还原法形成，其晶粒一般约为0.5nm～10μm。但是，当用气体蒸发法形成金属颗粒时，被分散剂保护的纳米分子约7nm小，并且当每个晶粒的表面用涂层覆盖时，室温度下纳米分子在溶剂中不会团聚且稳定分散，它呈现和液体几乎相同的特性。
可在减压下进行组合物的喷射工艺。这是因为，在将组合物排放和该组合物着陆到被处理的对象上之间该组合物的有机树脂蒸发，在金属颗粒的烘焙处理中能够减弱激光束的能量密度。
在本实施方式中，通过用液滴喷射法在衬底201上选择性地排放分散有几nm银颗粒的Ag浆料并执行烘焙，以形成其银颗粒被烘焙的第一导电层202。通过三维不规则地重叠导电细粒形成第一导电层202。即，通过三维的聚集颗粒形成第一导电层。因此，其表面具有微观的不规则性。随着第一导电层202的加热温度和加热时间，细粒被烘焙并增加了晶粒尺寸，因此成为表面高度差很大的层。注意，细粒熔融的区域有可能变为多晶结构。在此情况下，因为不需要用掩模图案的蚀刻步骤，所以可以显著地简化制造工艺。
在第一导电层202上形成用作栅绝缘膜的第一绝缘层221、第一半导体膜222和具有导电特性的第二半导体膜223。
通过薄膜形成法如等离子体CVD法或溅射法以氮化硅、氧化硅或其他包含硅的单层或叠层绝缘膜的结构形成第一绝缘层221，。而且，优选第一绝缘层形成为从其与第一导电层接触的一侧层叠氮化硅膜(氮氧化硅膜)、氧化硅膜和氮化硅膜(氮氧化硅膜)的叠层结构。在该结构中，栅电极与氮化硅膜接触，由此可以防止由于氧化引起的劣化。
第一半导体膜222由具有选自非晶半导体、SAS、μc或晶质半导体中的一种状态的膜而形成。其均含有硅、硅锗(SiGe)等作为主要成分，并优选具有10nm到100nm的厚度，最好为20nm到60nm。
可以通过加热或激光照射非晶半导体膜或SAS进行结晶化，以形成晶质半导体膜。可选地，可以直接形成晶质半导体膜。
并且，也可以将金属催化剂，诸如钛(Ti)、镍(Ni)、钨(W)、钼(Mo)、钴(Co)、锆(Zr)、钽(Ta)、钒(V)、铌(Nb)、铬(Cr)、铂(Pt)、钯(Pd)等添加到非晶半导体膜上，并执行加热以形成晶质半导体膜。然而，在根据该方法形成晶质半导体膜时，优选在后面的步骤中去除金属催化剂。作为金属催化剂的去除方法，可使用以下方法，即，给晶质半导体膜的一部分添加杂质(典型的是氩、磷、稀有气体)，并通过加热将催化剂元素移动到添加有该杂质的区域中，或者，在晶质半导体膜的表面上形成具有所述杂质的半导体膜，并通过加热将催化剂元素移动到添加有该杂质的半导体膜中。
第二半导体膜223由具有导电特性的非晶半导体、SAS或μc形成。在形成n沟道型TFT的情况下，掺杂周期表中的15族元素，典型的为磷或砷。在形成p沟道型TFT的情况下，掺杂周期表中的13族元素，典型的为硼。利用将周期表中的13或15族元素如硼、磷或砷的气体添加到硅化物气体的等离子体CVD法来形成第二半导体膜。
接下来，在去除形成在第二半导体膜223表面上的氧化膜之后，对第二半导体膜的一部分照射激光束224。在此，使用从激光直接描画装置发射的激光束。结果，如图4B所示，形成第二绝缘层231。在此，第二半导体膜223的一部分被激光束的能源氧化，从而形成为用作第二绝缘层的氧化硅膜。另外，第二半导体膜不完全熔化，因而成为非晶半导体膜、SAS或μc。
接下来，如图4C所示，以第二绝缘层231作为掩模，蚀刻第二半导体膜223来形成第二半导体层232。接着，用第二绝缘层231蚀刻第一半导体膜222，形成第一半导体层233。然后，去除第二绝缘层231。
通过适当地利用在实施方式1所示的用于蚀刻第一半导体膜的方法，可以蚀刻第一半导体膜和第二半导体膜。
然后，在第二半导体层232上用导电材料形成用于源电极和漏电极的第二导电层241、242。第二导电层241、242可以适当地使用在本实施方式的第一导电层202所示的第一导电层的材料以及制造方法。在此，选择性地排放分散有几nm银颗粒的Ag浆料，并执行烘焙以形成第二导电层241、242。
接下来，用第二导电层241、242作为掩模，对第二半导体层232的露出部分进行蚀刻并分割以形成用于源区和漏区的第三半导体层251，252。根据该步骤，第一半导体层233的一部分被蚀刻，该部分被表示为第四半导体层253。第四半导体层253作为沟道区域发挥作用。
在第四半导体层由SAS或晶体半导体膜制成的情况下，除了如本实施方式中用于栅电极的第一导电层由用于源区和漏区的第三半导体层覆盖的结构外，可以形成其中第三半导体层的边缘部分和第一导电层的边缘部分对准的所谓的自对准结构。而且，可以形成其中第一导电层没有由第三半导体层覆盖、且彼此隔着一定距离的结构。在形成该结构的情况下，由于可以减小截止电流，当TFT用于显示器件的开关元件时可以增强对比度。而且，TFT可以形成为具有其中第四半导体层覆盖第一导电层的所谓的多栅极结构。在该情况下，也可以减小截止电流。
然后，优选在第二导电层241、242以及第四半导体层253之上形成钝化膜。钝化膜可以通过薄膜形成法诸如等离子体CVD法或溅射法并利用氮化硅、氧化硅、氮氧化硅、氧氮化硅、氧氮化铝、氧化铝、类金刚石碳(DLC)、氮化碳(CN)或其它绝缘材料来形成。
通过上述步骤，可以制造具有细微形状的半导体层的沟道蚀刻型TFT。而且，能够制作不均匀少而且实现了高集成化的半导体器件。
实施方式5
本实施方式中，将用图5A-5F描述制造底栅型TFT的沟道保护型TFT作为半导体元件的方法。
如图5A所示，用与实施方式4相同的步骤，在衬底201上形成作为栅电极发挥作用的第一导电层202之后，形成作为栅绝缘膜发挥作用的第一绝缘层221和第一半导体膜222。接着，在第一半导体膜222之上并与第一导电层202重叠的区域中形成保护膜301。
保护膜301优选通过液滴喷射法排放耐热的高分子材料形成，该材料包括作为主链的芳香环和环状环，且包括具有少许脂肪族基的高极性异质原子量。作为这种高分子材料的典型实例，可以是聚酰亚胺或聚苯并咪唑。在利用聚酰亚胺的情况下，可以通过在第二半导体膜223之上自排放口排放包含聚酰亚胺的溶液并在200℃烘焙30分钟，来形成保护膜301。
接下来，淀积第二半导体膜(具有导电特性的半导体膜)323。注意，通过利用与实施方式2的第二半导体膜223相同的材料和制作方法，可以形成第二半导体膜323。
接下来，在去除形成在第二半导体膜323表面上的氧化膜之后，对第二半导体膜323的一部分照射激光束224。在此，使用从激光直接描画装置发射的激光束。结果，如图5B所示，形成第二绝缘层331。在此，第二半导体膜323的一部分被激光束的能源氧化，从而形成为用作第二绝缘层的氧化硅膜。
接下来，如图5C所示，以第二绝缘层331作为掩模，蚀刻第二半导体膜323来形成第一半导体层332。接着，根据与实施方式4中描述的类似的方法，用第二绝缘层331蚀刻第一半导体膜222，形成第二半导体层233。然后，去除第二绝缘层331。
然后，如图5D所示，用具有导电特性的材料形成第二导电层341。通过适当地利用在实施方式4中所描述的形成第一导电层202的材料和制作方法，可以形成第二导电层341。在此，通过溅射法淀积由钼膜、铝膜以及钼膜的叠层结构而构成的第二导电层341。
然后，在第二导电层341上排放或涂敷感光材料342，接着执行干燥处理。可将负型感光材料或正型感光材料当作感光材料，其中负型感光材料或正型感光材料的感光范围是在从紫外到红外的范围内。
作为感光材料，可以使用感光树脂材料如环氧树脂、丙烯酸树脂、酚醛树脂、酚醛清漆树脂、三聚氰胺树脂或聚氨酯树脂等。此外，可以使用感光有机材料如苯并环丁烯、聚对亚苯基二甲基、flare、聚酰亚胺等。作为典型的正型感光材料，可以是包括酚醛清漆树脂和作为感光剂的萘并醌二叠氮化合物的感光材料。作为典型的负型感光材料，可以是包括基础树脂、二苯基硅烷二醇和氧产生剂等的感光材料。在本实施方式中，使用正型感光材料。
接下来，利用激光直接描画装置对感光材料342照射激光束343来执行曝光以及显像。据此，如图5E所示，形成掩模351。
然后，如图5F所示，用掩模351蚀刻第二导电层以形成作为源电极和漏电极发挥作用的第三导电层352。此外，用掩模351蚀刻第一半导体层332以形成作为源区和漏区发挥作用的第三半导体层353。根据该步骤，保护膜301被暴露出来。
另外，除了本实施方式的方法以外，可以利用在实施方式4中所描述的形成第二导电层241、242的步骤，以形成作为源电极和漏电极发挥作用的第三导电层352。此外，在本实施方式中所示的形成作为源电极和漏电极发挥作用的第三导电层352的步骤可以适用于实施方式4的第二导电层241、242。
然后，和实施方式4一样，优选在第三导电层352之上淀积钝化膜。
通过上述步骤，可以制造具有细微形状的半导体层的沟道保护型TFT。而且，能够制作不均匀少而且实现了高集成化的半导体器件。
实施方式6
本实施方式中，将用图6A-6E描述顶栅型TFT中的顺交错型TFT的制造方法。
如图6A所示，在衬底201上形成第一导电层411、412。在此，可以适当地使用与实施方式4的第一导电层202相同的材料和制作方法。
接下来，在第一导电层之上淀积具有导电特性的第一半导体膜413。通过利用与实施方式4中所描述的第二半导体膜223类似的材料和制作方法，可以制造第一半导体膜413。
然后，在去除形成在第一半导体膜413表面上的氧化膜之后，对第一半导体膜413的一部分照射激光束224，以形成如图6B所示那样的作为第一掩模发挥作用的第一绝缘层421、422。
然后，用第一绝缘层421、422蚀刻第一半导体膜以形成如图6C所示的第一半导体层423、424。注意，第一半导体层作为源区和漏区发挥作用。然后，淀积第二半导体膜425。通过适当地利用与实施方式4中所描述的第一半导体膜222类似的材料和制作方法，可以制造第二半导体膜425。
接下来，对第二半导体膜425的一部分照射激光束432以形成如图6D所示那样的作为第二掩模发挥作用的第二绝缘层441。
然后，通过使用TMAH(氢氧化四乙铵)蚀刻第二半导体膜的露出部分，形成如图6E所示的第二半导体层451。第二半导体层451作为沟道区域发挥作用。
然后，在第二绝缘层441之上形成作为栅电极发挥作用的第二导电层452。通过使用与实施方式4的第一导电层类似的材料和制作方法形成第二导电层452。此外，第二绝缘层441作为栅绝缘膜发挥作用。注意，在去除第二绝缘层441之后，可以适当地使用与实施方式4的第一绝缘层221类似的制造方法和材料重新形成作为栅绝缘膜发挥作用的绝缘层。
通过上述步骤，可以制造具有细微形状的半导体层的沟道顺交错型TFT。而且，能够制作不均匀少而且实现了高集成化的半导体器件。
实施方式7
本实施方式中，将用图7A-7E描述顶栅型TFT中的共面型TFT的制造方法。
如图7A所示，在衬底201之上淀积第一绝缘层501。第一绝缘层501作为用于防止杂质从衬底扩散到后面形成的半导体层的阻挡层发挥作用。因此，用氧化硅膜、氮化硅膜或氧氮化硅膜等的绝缘膜形成第一绝缘层501。第一绝缘层501由单层或层叠两层或更多层的结构构成。
然后，在第一绝缘层501上形成半导体膜502。接着，在去除形成在半导体膜502表面上的氧化膜之后，与实施方式4一样，对半导体膜502的预定区域照射激光束224，以形成如图7B所示那样的第二绝缘层511。
然后，如图7C所示，用第二绝缘层511作为掩模，并使用TMAH蚀刻半导体膜502以形成半导体层512。
接下来，如图7D所示，去除第二绝缘层511。接着，在半导体层512以及第一绝缘层501之上淀积作为栅绝缘膜发挥作用的第三绝缘层521。通过与实施方式4所描述的第一绝缘层221类似的材料和制作方法，可以形成第二绝缘层511。
然后，形成第一导电层522。通过与实施方式4所描述的第一导电层202类似的材料和制作方法形成第一导电层522。注意，第一导电层522作为栅电极发挥作用。
然后，如图7E所示，用第一导电层522作为掩模将杂质掺杂到半导体层512。接着，在淀积含氢的绝缘膜之后，加热400-550℃以激活添加在半导体层中的杂质元素，并进行氢化处理以形成杂质区域(源区和漏区)541、542。被第一导电层522所覆盖的半导体层作为沟道区域543发挥作用。另外，可以用GRTA法、LRTA法、激光退火法代替加热处理作为激活或氢化步骤。
尽管本实施方式显示了具有单栅极结构的TFT的实例，但不局限于此，TFT也可以是具有多栅极电极的结构。此外，不限于在此所示的自对准结构TFT，可以是具有轻掺杂漏极(LDD：Lightly Doped Drain)的结构或GOLD(Gate-drain Over lapped LDD)结构的TFT。该LDD结构是一种将低浓度掺入杂质的区域称之为LDD区域的结构，LDD区域可设置在沟道形成区域和高浓度掺入杂质所形成的源极区域或漏极区域之间。具有该结构的TFT能够减少关断电流。GOLD结构是中介栅极绝缘膜来设置LDD区域使之与栅极电极相重叠的结构，该结构可以释放漏极附近的电场有防止由于热载流子注入所引起劣化的效果。
接下来，在衬底上形成第四绝缘层544。可以通过无机绝缘材料如氧化硅、氮化硅、氧氮化硅、氧化铝、氮化铝、氧氮化铝或其它材料；丙烯酸；甲基丙烯酸；这些材料的衍生物；耐热性高分子材料如聚酰亚胺、芳香族聚酰胺或聚苯并咪唑；或以氧化硅玻璃为典型的，以硅氧烷基材料作为起动材料(start materical)而形成的由硅、氧和氢制成的化合物中包括Si-O-Si键的无机硅氧烷聚合物；或典型为烷基硅氧烷聚合物、烷基倍半硅氧烷聚合物、氢化的倍半硅氧烷聚合物、氢化烷基倍半硅氧烷聚合物的有机硅氧烷绝缘材料，其中由有机基团如甲基或苯基替代连接硅的氢，从而形成第四绝缘层。作为形成第四绝缘层的方法，使用众所周知的方法诸如CVD法、涂敷法、印刷法等。另外，因通过利用涂敷法形成第四绝缘层可以使其表面平坦化，所以适于后面的像素电极的形成。在此，用涂敷法形成第四绝缘层544。
然后，利用液滴喷射法形成掩模图案，并用该掩模图案去除第四绝缘层544和第三绝缘层521的一部分，以暴露半导体层的杂质区域541、542的一部分，从而形成开口部分。接着，通过适当地使用与实施方式4的第一导电层202类似的方法，在该开口部分中形成第二导电层545、546。第二导电层545、546作为源电极和漏电极发挥作用。
通过上述步骤，可以制造具有细微形状的半导体层的共面型TFT。而且，能够制作不均匀少并且实现了高集成化的半导体器件。
实施例1
其次，参照图8A-图11来描述制造有源矩阵衬底和包含其的显示面板的方法。在本实施例中使用液晶显示面板作为显示面板的典型例子进行描述。图11表示有源矩阵衬底的俯视图，图8A-图11模式地表示对应于连接端子部分的线A-B以及像素部分的线C-D的截面结构。
如图8A所示，在衬底801表面上形成第一导电层802、803。第一导电层通过排放由诸如Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr和Ba等的金属粒子和有机树脂来组成的组合物，经烘焙而形成。第一导电层802用作后面的栅线，第一导电层803用作后面的栅电极。在此，使用由旭硝子生产的AN100玻璃衬底形成衬底801。此外，通过液滴喷射法排放分散有Ag(银)粒子的组合物，经加热形成第一导电层802、803。
接着，通过CVD方法淀积栅绝缘膜804。作为栅绝缘膜804，形成具有50nm膜厚的氮化硅膜之后，淀积具有50nm膜厚的氧氮化硅膜(SiON(O＞N))。
其次，形成第一半导体膜805和n型导电的第二半导体膜806。形成具有150nm膜厚的非晶硅膜作为第一半导体膜805。接着，除去非晶硅表面上的氧化膜之后，通过使用同样方法形成具有50nm膜厚的半非晶硅膜作为第二半导体膜806。在此，通过CVD方法形成第一半导体膜以及第二半导体膜。
接着，除去在第二半导体膜表面上形成的氧化膜之后，使用激光直接描画装置将激光807照射到第二半导体膜806的一部分。然后，如图8B所示，在第二半导体膜表面上形成氧化硅膜811。
如图8C所示，通过利用氧化硅膜811蚀刻第二半导体膜806来形成第一半导体区812。并且，同样地蚀刻第一半导体膜来形成第二半导体区813。在此，通过利用CF4∶O2的流速＝10∶9的混合气体蚀刻第一半导体膜和第二半导体膜。其后，剥落氧化硅膜811。
接下来，如图9A所示，通过液滴喷射法形成第二导电层821、822。第二导电层821、822分别被用作后面的源线(源电极)和漏电极。在此，排放分散有Ag(银)粒子的组合物，在200℃的温度下加热30分钟以形成第二导电层821、822。
注意，还可以通过以下工艺来代替上述步骤，即用液滴喷射法将导电层排放到第一半导体区上并烘焙。然后，将感光材料涂敷或排放到导电层上并烘焙，利用从激光直接描画装置照射的激光来将感光材料的一部分曝光、显像从而形成掩模。接着，用该掩模来形成第二导电层821、822。在此情况下，能够形成具有细微结构的掩模，也能够缩短源线和漏极、或源线和源极之间的距离。
接下来，用第二导电层821、822作掩模，蚀刻第一半导体层从而形成第三半导体层823、824以及第四半导体层825。第三半导体层823、834作为源区、漏区或接触层发挥作用。同时，第二半导体层被蚀刻，该被蚀刻的第二半导体层作为第四半导体层825被用作沟道区。
接着，如图9B所示，在第二导电层上形成用作像素电极的第三导电层831。第三导电层831的材料的典型例子是具有透光性的导电膜或具有反射性的导电膜。具有透光性的导电膜的材料可以使用氧化铟锡(ITO)、氧化锌(ZnO)、氧化铟锌(IZO)、掺镓的氧化锌(GZO)、包含氧化硅的氧化铟锡等。具有反射性的导电膜的材料可以使用铝(Al)、钛(Ti)、银(Ag)、钽(Ta)等的金属、或者该金属以比化学计量组成比更小的浓度包含氮的金属材料、或者该金属的氮化物，典型的是氮化铝、氮化钛、氮化钽等。作为形成第三导电层831的方法，适当地利用溅射法、蒸发淀积法、CVD方法和涂敷法等。在此，通过利用液滴喷射法形成110nm厚的包含的氧化硅的氧化铟(ITO)作为第三导电层831。
经以上步骤可以形成有源矩阵衬底。注意，同时参照图11示出的对应于图9B中的截面线A-B和C-D的顶面结构。
其后，如图9B所示那样形成保护膜832。通过利用硅靶、以及氩和氧的溅射气体(Ar∶O2＝1∶1的流速)的溅射法来形成100nm厚的氧化硅膜之后，还通过利用氩和氮的溅射气体(Ar∶N2＝1∶1的流速)的溅射法来形成100nm厚的氮化硅膜作为保护膜832。
接下来，通过印刷法或旋涂法形成绝缘膜而覆盖保护膜832，且通过研磨处理形成定向膜833。注意，定向膜833可以通过倾斜的蒸发淀积法形成。
其次，如图10A所示，在定向膜883以及第二像素电极(相对电极)882所设置的相对衬底881上，通过液滴喷射法在像素部分的周边区上形成闭环形状的密封剂871。密封剂871可混合有填料，且相对衬底881可提供有滤色片、防护膜(黑矩阵)等。
接着，通过分散器(滴落式)在由密封剂871形成的闭环内侧滴落液晶材料之后，在真空中将提供有定向膜883和第二像素电极(相对电极)882的相对衬底881粘贴到有源矩阵衬底上，且通过紫外线固化形成填充有液晶材料的液晶层884。注意，在粘贴到相对衬底后利用毛细现象注入液晶材料的浸渍技术(抽吸技术)能够用作形成液晶层884的方法以代替分散器技术(滴落技术)。
接下来，除去在栅线、源线的连接端子部分的保护膜832、栅绝缘膜804的一部分从而暴露栅线、源线的连接端子。
如图10B所示，中介连接导电层885粘贴布线衬底，布线衬底的典型为FPC(柔性印刷电路)、(连接到用作栅线的第三导电层的布线衬底886)。而且，布线衬底和连接端子的连接部分优选通过树脂密封。该结构能够防止湿气从剖面部分渗入像素部分中并防止面板劣化。
经上述步骤，能够制造液晶显示面板。注意为了防止静电放电破坏，可以在连接端子与源极布线层(栅极布线层)之间或在像素部分中设置保护电路，其典型为二极管等。在这种情况下，通过采用与上述TFT相同的步骤制造保护电路并将像素部分的栅极布线层连接到二极管的漏极或源极布线层可以防止静电放电破坏。
注意，实施方式1至8中的任意一个都可适用于本实施例。
实施例2
图12A示出了TN(扭转向列，Twisited Nematic)模式、IPS(共平面开关，又称板内切换，In-Plane-Switching)模式、MVA(多区域垂直排列，Multi-domain Vertical Alignment)模式、ASM(轴对称多畴，Axially Symmentric aligned Micro-cell)模式和OCB(光学补偿弯曲排列，Optical Compensated Bend)模式等，并且用白色光以及彩色薄膜来进行彩色显示的液晶模块的截面图。
如图12A所示，用密封剂1600固定有源矩阵衬底1601和相对衬底1602，且在其之间提供像素部分1603和液晶层1604以形成显示区域。
需要着色层1605来实现彩色显示。在RGB系统的情况下向每个像素提供对应于红、绿和蓝每种颜色的各着色层。在有源矩阵衬底1601和相对衬底1602的外部设置偏振板1606和1607。另外，在偏振板1606的表面之上形成保护膜1616，以减轻来自外部的碰撞。
提供在有源矩阵衬底1601的连接端子1608经由FPC 1609与布线衬底1610连接。在布线衬底1610中并入外部电路1612如像素驱动电路(IC芯片、驱动IC等)、控制电路或电源电路等。
其为背光单元的冷阴极管1613、反射板1614、光学膜1615和反相器(未示出)用作光源，以将光投影到液晶显示面板上。液晶显示面板、光源、布线衬底、FPC等由挡板1617支撑和保护。
图12B示出一种液晶模块的截面图，其可如场序制(fieldsequential mode)那样，不用滤色片而用发射R(红色)、G(绿色)、B(蓝色)光的冷阴极管或二极管，并且通过时间分割从而可以合成图像以进行彩色显示。与图12A相比，图12B没有滤色片。另外，在此分别发出R(红色)、G(绿色)、B(蓝色)光的冷阴极管1621-1623被提供在反射板1614内。另外，提供控制这些冷阴极管发光的控制器(未示出)。而且，液晶层1624由于充填有高诱电性液晶而可以高速地动作，所以可以利用时间分割来合成图像。
注意，也可以通过利用OCB模式之类的液晶定向的时间分割来合成图像。
实施例3
在本实施例中，参照图13A-15来描述制造显示面板的典型例子之一的发光显示面板的方法。图15示出像素部分的顶面结构，图13A-13C和14A、14B模式地示出对应于图15的像素部分中的线A-B(开关TFT)以及C-D(驱动TFT)的截面结构。
如图13A所示，在衬底901上形成膜厚为100-1000nm的第一绝缘层902。在此，通过层叠利用等离子体CVD方法形成的膜厚100nm的氮氧化硅膜以及利用减压热CVD方法形成的膜厚50nm的氧氮化硅膜而形成第一绝缘层。
接下来，形成膜厚为10-100nm的非晶半导体膜。在此利用减压热CVD方法来形成膜厚50nm的非晶硅膜。然后，除去在非晶半导体膜的表面上形成的氧化膜之后，使用激光直接描画装置在非晶半导体膜的一部分照射激光，以形成如图13B所示那样的氧化硅膜911、912。此时，在激光所照射的区域中，非晶半导体膜的一部分熔化，继而被冷却而晶化。此时，将被晶化的半导体层标注为913、914，将残存在被晶化的半导体层周边的非晶半导体层标注为915。
接下来，以氧化硅膜911、912为掩模蚀刻非晶半导体膜915从而形成如图13C所示那样的具有结晶性的半导体层921、922。然后，形成用作栅绝缘膜的第二绝缘层923。在此，利用CVD方法淀积氧化硅膜。
接着，全面或选择性地进行向成为TFT的沟道区的区域以低浓度掺入p型或n型的杂质元素的沟道掺入步骤。该沟道掺入步骤是为了抑制TFT阈值电压的步骤。注意，在此，无需将乙硼烷(B2H6)质量分离而是通过等离子体激发的离子掺杂法来掺杂硼。注意，也可以利用执行质量分离的离子注入法。
接下来，形成用作栅电极的第一导电层924-926、以及用作容量布线的第一导电层927。在此，利用液滴喷射法排放Ag浆料，照射激光并烘焙，从而形成第一导电层924-927。
接着，以第一导电层924-927为掩模向半导体层中自对准地掺入磷从而形成高浓度杂质区域930-934，该高浓度杂质区域中的磷浓度调节为1×1020-1×1021atoms/cm3(典型为2×1020-5×1020atoms/cm3)。注意，具有结晶性的半导体层921、922之中，与第一导电层924-927重叠的区域成为沟道区。
接下来，形成覆盖第一导电层924-927的第三绝缘层935。在此，形成包含氢的绝缘膜。此后，将掺入到半道体区域的掺杂元素激活、并氢化半导体层。包含氢的绝缘膜利用由溅射法得到的氮氧硅膜(SiNO膜)。
接下来，形成达到半导体层的孔径部之后，形成第二导电层941-944。第二导电层941用作源线，第二导电层942用作第一连接布线，第二导电层943用作电源线以及容量布线，第二导电层944用作第二连接布线。在本实施例中，形成通过利用溅射法按钼膜、铝硅合金膜、钼膜的顺序连接形成的三层结构的积层膜之后，将其蚀刻为所希望的形状从而形成第三导电层。
如图14A所示那样形成第四绝缘层951。作为第四绝缘层优选是可以平坦化的绝缘层。作为可以平坦化的绝缘层，可以适当地使用与实施方式7所示的第四绝缘层544相同的材料和制作方法。在此形成丙烯树脂。注意，将通过使用溶解或分散黑色颜料或染料等的吸收可视光的材料而形成的有机材料作为第四绝缘层，可以使其吸收后面所形成的发光元件的杂散光，从而提高各个像素的对比度。
接下来，通过已知的光刻工艺以及蚀刻来在第四绝缘层上设置孔径部分的同时，暴露第二导电层(第二连接布线)944的一部分。接着，形成第三导电层952。第三导电层用作第一像素电极。淀积反射导电膜和透光性导电膜来形成第三导电层952。在此，通过溅射法淀积包含1-20％镍的铝膜以及具有氧化硅的ITO。注意，由于包含1-20％钛或碳的铝即使与氧化物的ITO连接也不电蚀，所以优选于此。然后，蚀刻反射导电膜和透光性导电膜的一部分从而形成第三导电层952。
同时参照示出了对应于图14A的截面结构A-B和C-D线的顶面结构的图15。
接下来，形成了第五绝缘层961，它覆盖着第三导电层952的边沿，被用作隔壁(也称为堤坝、障碍物、堤等)。第五绝缘层使用感光或非感光有机材料(聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂或丙并环丁烯)、或形成为厚0.8-1微米的SOG膜(例如包括烷基的SiOx膜)。第五绝缘层如由感光材料形成，由于其侧面是曲率半径连续变化的形状，上层的薄膜不发生膜的断裂而形成，所以是优选的。
此外，作为第五绝缘层，也可以将染料、黑色颜料等的吸收可视光的材料溶解或分散到上述有机材料从而形成为具有遮光性的绝缘物。在此情况下，由于第五绝缘层作为黑矩阵发挥作用，其可以吸收从在后面形成的发光元件发射出的杂散光，从而可以提高各个像素的对比度。并且，如果第四绝缘层951也用具有遮光性的绝缘物形成，就能够与第五绝缘层961一起得到遮光效果。
接着，借助于用蒸发淀积方法、涂敷方法、液滴喷射方法等在第三导电层952表面以及第五绝缘层961的端部上形成包含发光物质的层962。然后，在包含发光物质的层962上形成用作第二像素电极的第四导电层963。在此情况下，用溅射方法来淀积包含氧化硅的ITO。结果，发光元件可以由第三导电层、包含发光物质的层以及第四导电层而组成。适当地选择用来构成发光元件的导电层和包含发光物质的层的各种材料，而且调节各个层的厚度。
注意，在形成包含发光物质的层962之前，在大气压力下进行200℃的热处理除去吸收在第五绝缘层961中或其表面上的潮气。另外，优选在200-400℃的温度下，更优选在250-350℃的温度下以及在减压下执行热处理，并不将此暴露于大气中而通过真空蒸发淀积法或减压下的液滴喷射方法来形成包含发光物质的层962。
用上述材料形成的发光元件通过正向偏压而发光。通过单纯矩阵模式或有源矩阵模式驱动由发光元件形成的显示器件的像素。无论如何，在某个特定时机里每一个像素通过施加正向偏压而发光。然而，像素在一定时期处于不发光的状态。在不发光的时间内通过施加反向偏压，能够增强发光元件的可靠性。在发光元件中，存在着在一定驱动条件下发射强度降低的退化模式或由于在像素里不发光区域的扩充而导致亮度明显降低的退化模式。然而，如执行施加正向偏压和反向偏压的交流驱动，，可以延迟退化的进度。因此，能够增强发光器件的可靠性。
然后形成用来覆盖发光元件以便防止潮气渗透进入到发光元件中的透光性保护层964。作为透光性保护层964，可以采用各用溅射方法或CVD方法得到的氮化硅膜、氧化硅膜、氮氧化硅膜(SiNO膜(组分比为N＞O))、或SiON膜(组分比为N＜O))、以碳作为其主要成分的薄膜(例如DLC膜、CN膜)等。
根据上述工艺，能够制作发光显示面板。典型为二极管的用来防止静电损坏的保护电路，可以被提供在连接端子与源布线层(栅布线层)之间或像素部分内。在此情况下，根据与上述TFT相同的工艺制造保护电路，并将像素部分的栅布线层连接到二极管的漏布线层或源布线层，就能够防止静电损坏。
实施例4
参照图16A-16F来解释可用于上述各实施例的发光元件的模式。
图16A示出了用透光的氧化物导电材料来形成第一像素电极11的例子，该氧化物导电材料包含1-15atoms％比浓度的氧化硅。在第一像素电极11上提供层叠空穴输运层(HTL)或空穴注入层(HIL)41、发光层(EM)42、电子注入层(EIL)或电子输运层(ETL)43而形成的包含发光物质的层16。第二像素电极17由诸如LiF或MgAg之类的包含碱金属或碱土金属的第一电极层33以及诸如铝之类的金属材料组成的第二电极层34构成。如图16A中箭头所示，具有这种结构的像素能够从第一像素电极11侧发光。
图16B示出了从第二像素电极17发光的例子，其中，第一像素电极11由诸如铝或钛的金属、或者该金属以比化学计量组成比更小的浓度包含氮的金属材料而组成的第一电极层35、以及由包含浓度为1-15atoms％比的氧化硅的氧化物导电材料组成的第二电极层32构成。在第一像素电极11上提供层叠空穴输运层或空穴注入层41、发光层42、电子注入层或电子输运层43而形成的包含发光物质的层16。第二像素电极17由诸如LiF或CaF之类的包含碱金属或碱土金属的第三电极层33以及由诸如铝之类的金属材料组成的第四电极层34构成。通过将该两个电极层形成为厚度为100nm或以下的能够透光的状态，光能够通过第二电极17发射。
图16E示出了从两个方向亦即从第一像素电极11和第二像素电极17发光的例子，其中，第一像素电极11由具有透光性和大功函数的导电膜形成，而第二像素电极17由具有透光性和小功函数的导电膜形成。典型地说，第一像素电极11由包含浓度为1-15atoms％比的氧化硅的氧化物导电材料组成，而第二电极17由厚度为100nm或以下的诸如LiF或CaF之类的包含碱金属或碱土金属的第三电极层33以及由厚度为100nm或以下的诸如铝之类的金属材料组成的第四电极层34构成。在第一像素电极11上提供层叠空穴输运层或空穴注入层41、发光层42、电子注入层或电子输运层43而形成的包含发光物质的层16。
图16C示出了从第一像素电极11发光的例子，其中，借助于相继层叠电子注入层或电子输运层43、发光层42、以及空穴输运层或空穴注入层41，来形成包含发光物质的层16。借助于在包含发光物质的层16上相继层叠由包含浓度为1-15atoms％比的氧化硅的氧化物导电材料组成的第二电极层32以及由诸如铝或钛的金属材料或该金属以比化学计量组成比更小的浓度包含氮的金属材料组成的第一电极层35，来形成第二像素电极17。由诸如LiF或CaF之类的包含碱金属或碱土金属的第三电极层33以及由诸如铝之类的金属材料形成的第四电极层34，构成了第一像素电极11。借助于将第一像素电极各个层形成为具有100nm或以下的厚度，以使之能够透光，光就能够透过第一像素电极11发射。
图16D示出了从第二像素电极17发光的例子，其中，借助于相继层叠电子注入层或电子输运层43、发光层42、空穴输运层或空穴注入层41，来形成包含发光物质的层。第一像素电极11被形成为与图16A相同的结构，其厚度为能够反射从包含发光物质的层发射的光的厚度。第二像素电极17由包含浓度为1-15atoms％比的氧化硅的氧化物导电材料组成。在此结构中，空穴输运层或空穴注入层41由无机材料的金属氧化物(典型为氧化钼或氧化钒)组成，致使在形成第二电极层32过程中引入了氧，从而改善空穴注入性，并能够降低驱动电压。
图16F示出了从两个方向亦即从第一像素电极11和第二像素电极17发光的例子。其中，第一像素电极11由具有透光性和小功函数的导电膜形成，而第二像素电极17由具有透光性和大功函数的导电膜形成。典型地说，第一像素电极11可以由厚度分别为100nm或以下的诸如LiF或CaF之类的包含碱金属或碱土金属的第三电极层33以及诸如铝之类的金属材料组成的第四电极层34构成。第二像素电极17可以由包含浓度为1-15％原子比的氧化硅的氧化物导电材料组成。在第一像素电极11上提供层叠电子注入层或电子输运层43、发光层42、空穴输运层或空穴注入层41而形成的包含发光物质的层16。
实施例5
参照图17A-17F来解释上述各个实施例所述的发光显示面板的像素电路及其操作结构。在利用数字视频信号的显示器件中，发光显示面板的操作结构被分成输入在像素中的视频信号被电压调节的操作以及输入在像素中的视频信号被电流调节的操作。作为输入在像素中的视频信号被电压调节的操作，包括施加到发光元件的电压恒定(CVCV)的操作以及施加到发光元件的电流恒定(CVCC)的操作。作为输入在像素中的视频信号被电流调节的操作，包括施加到发光元件的电压恒定(CCCV)的操作以及施加到发光元件的电流恒定(CCCC)的操作。在本实施例中，参照图17A和17B来解释执行CVCV操作的像素。参照图17C-17F来解释执行CVCC操作的像素。
在图17A和17B所示的像素中，源线3710和电源线3711被排列成列，而栅线3714被排列成行。此像素具有开关TFT 3701、驱动TFT 3703、电容器3702、以及发光元件3705。
开关TFT 3701和驱动TFT 3703当被开通时工作于线形区。驱动TFT3703用来控制是否将电压施加到发光元件3705。根据制造步骤，两种TFT优选具有相同的导电类型。在本实施例中，两种TFT都被制作成具有p沟道TFT。作为驱动TFT 3703，不仅可以采用增强型，而且可以采用耗尽型。驱动TFT 3703的沟道宽度W与驱动TFT 3703的沟道长度L的比率(W/L)虽取决于TFT的迁移率，但优选为1-1000。随着W/L的增大，TFT的电特性得到改善。
在图17A和17B所示的像素中，开关TFT 3701用来控制输入到像素的视频信号。当TFT 3701被开通时，视频信号被输入到像素。然后，视频信号的电压被储存在电容器3702中。
在图17A中的电源线3711是Vss且发光元件3705的反电极是Vdd的情况下，亦即在图17C、17D的情况下，发光元件的反电极是阳极，而连接到驱动TFT 3703的电极是阴极。在此情况下，有可能抑制由驱动TFT 3703的特性分散所造成的亮度不规则性。
在图17A中的电源线3711是Vdd且发光元件3705的反电极是Vss的情况下，亦即在图17A、17B的情况下，发光元件的反电极是阴极，而连接到驱动TFT 3703的电极是阳极。在此情况下，电压高于Vdd的视频信号被输入到源线3710，且此视频信号的电压被储存在电容器3702中，驱动TFT 3703工作于线形区。因此，能够改善由此TFT的特性分散所造成的亮度不规则性。
除了增加了TFT 3706和栅线3715之外，图17B所示像素的像素结构与图17A所示的相同。
TFT 3706的开通/关断由新提供的栅线3715控制。当TFT 3706开通时，储存在电容器3702中的电荷被放电，驱动TFT 3703被关断。亦即，通过提供TFT 3706，能够形成强迫电流在发光元件3705中停止流动的状态。因此，TFT 3706能够被称为擦除TFT。因此，根据图17B的结构，与写入周期开始的同时或紧随写入周期开始之后，能够开始发光周期，而无须等待信号写入所有像素中。结果，能够改善发光的占空比。
在具有上述操作结构的像素中，可以由工作于线形区的驱动TFT3703来确定发光元件3705的电流数值。根据上述结构，能够抑制TFT特性的分散。因此，借助于改善发光元件的由于TFT特性的分散而造成的亮度不规则性，就能够提供图像质量被改进的显示器件。
然后，参照图17C-17F来解释执行CVCC操作的像素。借助于给图17A所示的像素结构提供电源线3712和电流控制TFT 3704，来形成图17C所示的像素。
除了驱动TFT 3703的栅电极被连接到排列成行的电源线3712之外，图17E所示的像素具有与图17C所示像素相同的结构。亦即，图17C和17E所示的两种像素都具有相同的等效电路。但在将电源线3712排列成列的情况下(图17C)，以及在将电源线3712排列成行的情况下(图17E)，各个电源线由不同层的导电膜组成。此处，注目于与驱动TFT 3703的栅电极连接的布线。为了显现这些布线是由不同的层形成的，用图17C和17E两个图来进行说明。
开关TFT 3701工作于线形区，而驱动TFT 3703工作于饱和区。而且，驱动TFT 3703用来控制流过发光元件3705的电流数值，而电流控制TFT 3704工作于饱和区并用来控制对发光元件3705的电流供应。
除了擦除TFT 3706和栅线3715被增加到图17C和17E所示的像素之外，图17D和17F所示的像素分别具有与图17C和17E所示的像素相同的像素结构。
图17A和17B所示的像素能够执行CVCC操作。具有图17C-17E所示工作结构的像素，能够像图17A和17B那样根据发光元件的电流流动方向而适当地改变Vdd和Vss。
在具有上述结构的像素中，由于电流控制TFT 3704工作于线形区，故电流控制TFT 3704的Vgs的稍许变动不影响发光元件3705的电流数值。亦即，可以根据工作于饱和区的驱动TFT 3703来确定发光元件3705的电流数值。根据上述结构，借助于改善发光元件的由于TFT特性的分散而造成的亮度不规则性，就能够提供具有图像质量被改进的显示器件。
特别是在形成具有非晶半导体等的薄膜晶体管的情况下，如增大驱动TFT的半导体膜面积，就能够降低TFT的分散，所以是优选的。因此，图17A和17B所示的像素由于TFT的数量少，所以能够提高孔径比率。
注意，在此解释了提供有电容器3702的结构，但本发明不局限于此。若栅电容等能够用作视频信号的保持空间，则可不提供电容器3702。
在薄膜晶体管的半导体区由非晶半导体膜形成的情况下，由于阈值容易偏移，故优选在像素内或像素外围形成用来修正阈值的电路。
一般认为，在提高像素密度的情况下，这种有源矩阵发光器件由于为各个像素提供了TFT而具有以低电压进行驱动的优点。另一方面，能够形成其中逐行提供TFT的无源矩阵发光器件。无源矩阵发光器件由于不为各个像素提供TFT而具有高的孔径比率。
在根据本发明的显示器件中，屏幕显示的驱动方法不受特别的限制，例如，可以采用逐点驱动方法、逐行驱动方法、或逐面驱动方法。典型地采用逐行驱动方法，并可以适当地采用时分灰度驱动方法或区域灰度驱动方法。输入到显示器件源线的视频信号可以是模拟信号或数字信号。可以根据视频信号来适当地设计驱动电路等。
如上所述，能够采用各种像素电路。
实施例6
在本实施例中，作为显示面板的一个例子，参照图18A和18B来解释发光显示面板的外观。图18A是面板的俯视图，其中，第一衬底1200和第二衬底1204被第一密封剂1205和第二密封剂1206密封，而图18B是图18A沿A-A’线的剖面图。
在图18A中，由虚线标注的参考号1201表示源线驱动电路；1202表示像素部分；而1203表示栅线驱动电路。在本实施例中，源线驱动电路1201、像素部分1202、以及栅线驱动电路1203存在于被第一密封剂1205和第二密封剂1206密封的区域内。作为第一密封剂1205，优选采用包含填料的粘滞率高的环氧树脂。作为第二密封剂1206，优选采用粘滞率低的环氧树脂。而且，第一密封剂1205和第二密封剂1206最好尽可能不渗透潮气或氧。
干燥剂可以被提供在像素部分1202与第一密封剂1205之间。而且，干燥剂可以被提供在像素部分中的栅线和源线上。作为干燥剂，优选采用借助于化学吸附而吸收水的物质，例如氧化钙(CaO)或氧化钡(BaO)之类的碱土金属氧化物。然而，干燥剂不局限于此，也可以采用借助于物理吸附而吸收水的物质，例如沸石或硅胶等。
通过将干燥剂提供在重叠于栅线或源线的区域上，或者在潮气渗透率高的树脂中包含干燥剂的颗粒状物质的状态下固定到第二衬底1204，可以不降低孔径比率而控制潮气渗透到显示元件以及由此导致的退化。下面是潮气渗透率高的树脂的例子：丙烯酸树脂、环氧树脂、硅氧烷聚合物、聚酸亚胺、PSG(磷玻璃)以及BPSG(磷硼玻璃)等的有机物和无机物。
参考号1210表示用来传输输入到源线驱动电路1201和栅线驱动电路1203的信号的连接布线。此连接布线经由连接布线1208从用作外部输入端子的FPC(柔性印刷电路)1209接收视频信号或时钟信号。
参照图18B来解释剖面结构。像素部分1202和驱动电路被制作在第一衬底1200上。第一衬底1200具有典型为TFT的多个半导体元件。作为驱动电路，表示了源线驱动电路1201和像素部分1202。组合了n沟道TFT1221和p沟道TFT 1222而形成的CMOS电路被制作在源线驱动电路1201中。
在本实施例中，源线驱动电路1201、栅线驱动电路1203、以及像素部分的TFT，被制作在一个衬底上。因此，能够缩小发光显示面板的容积。
像素部分1202由多个像素构成，其中的像素包括开关TFT 1211、驱动TFT 1212、以及由电连接到驱动TFT 1212的漏极的具有反射性的导电膜组成的第一像素电极(阳极)1213。
可以用包含无机材料(氧化硅、氮化硅、氧氮化硅)、有机材料(聚酰亚胺、聚酰胺、聚酰亚胺酰胺、丙并环丁烯)或硅氧烷聚合物作为其主要成分的材料，来形成TFT 1211、1212、1221、以及1222的层间绝缘膜1220。
绝缘体1214(也称为堤坝、障碍物、堤等)被形成在第一像素电极(阳极)1213的两端。为了改善形成在绝缘体1214上的膜的覆盖率，在绝缘体1214的上部边沿或下部边沿中形成具有曲率的曲面。
有机化合物材料被淀积在第一像素电极(阳极)1213上，以便选择性地形成包含发光物质的层1215。然后，在包含发光物质的层1215上形成第二像素电极1216。
包含发光物质的层1215可以适当地采用实施例4所述的结构。
根据上述步骤，形成了由第一像素电极(阳极)1213、包含发光物质的层1215、以及第二像素电极(阴极)1216组成的发光元件1217。发光元件1217向第二衬底1204侧发光。
形成用来密封发光元件1217的保护性叠层1218。可以用由第一无机绝缘膜、应力缓和膜、以及第二无机绝缘膜组成的叠层，来形成此保护性叠层1218。接着，用第一密封剂1205和第二密封剂1206将该保护性叠层1218粘合到第二衬底1204。注意，优选是用排放组合物的装置来滴落第二密封剂。当将密封剂从分散器滴落或排放而涂敷在有源矩阵衬底上之后，可以在真空中将第二衬底贴到有源矩阵衬底，并进行紫外线固化而封密。
连接布线1208被各向异性导电膜或各向异性导电树脂1227电连接到FPC 1209。而且，各个布线层和各个连接端子的连接部分优选被密封树脂密封。利用这种结构，能够防止潮气从剖面渗透到发光元件中，从而防止发光元件退化。
第二衬底1204与保护性叠层1218之间可以具有填充有例如氮气的惰性气体的空间。因此，能够进一步防止潮气和氧渗透。
此外，着色层可以被提供在第二衬底1204上。在此情况下，借助于在像素部分提供能够呈现白色发光的发光元件，以及借助于将呈现RGB的着色层另行提供，能够实现全色显示。或者，借助于在像素部分提供能够呈现蓝色发光的发光元件以及另行提供颜色转换层，能够实现全色显示。而且，也可以形成各个像素部分和呈现红色、绿色、蓝色发射的发光元件，且使用着色层。这种显示模块的各个RGB的颜色纯度高所以能够显示高分辨率的图像。
此外，可以在第二衬底1204表面上设置偏光板或位相差板。
此外，可以利用诸如薄膜或树脂之类的衬底作为第一衬底1200或第二衬底1204或两者来制作发光显示面板。如上所述不用相对衬底而密封发光元件，能够进一步降低显示器件的重量、尺寸、以及厚度。
另外，可以通过将电源电路和控制器等的外部电路连接到发光显示面板来形成发光显示模块。
注意，实施方式1-7中的任何一个可以被应用于本实施例。
另外，作为显示面板示出了液晶显示面板和发光显示面板的例子，作为显示模块示出了液晶显示模块和发光显示模块的例子。但都不局限于此，本发明可以被适当地应用于诸如DMD(数字微镜器件)、PDP(等离子体显示屏)、FED(场发射显示器)以及电泳显示器件(电子纸)之类的显示面板或显示模块。
实施例7
在本实施例中，参照图19A至19C描述上述实施例所示的在显示面板上安装驱动电路的情况。
如图19A所示，源线驱动电路1402以及栅线驱动电路1403a、1403b安装在像素部分1401的外围。在图19A中，作为源线驱动电路1402以及栅线驱动电路1403a、1403b等，通过用众所周知的各向异性导电胶以及各向异性导电薄膜的安装方法、COG方法、布线焊接方法、以及用焊接凸块的回流处理等，在衬底1400上安装IC芯片1405。在此，使用COG方法。接着，IC芯片通过FPC(柔性印刷电路)1406连接到外部电路。
注意，可以将源线驱动电路1402的一部分、例如模拟开关和衬底1400形成为一体，而其他部分则另外用IC芯片来安装。
如图19B所示，在由SAS或结晶半导体形成TFT的情况下，有可能像素部分1401、栅线驱动电路1403a、1403b等在衬底1400上形成为一体，并另外安装IC芯片作为源线驱动电路1402。在图19B中，通过COG方法在衬底1400上安装IC芯片1405作为源线驱动电路1402。然后，IC芯片经FPC(柔性印刷电路)1406连接到外部电路。
注意，可以将源线驱动电路1402的一部分、例如模拟开关和衬底1400形成为一体，而其他部分则另外用IC芯片来安装。
而且，如图19C所示，有可能通过TAB方法代替COG方法安装源线驱动电路1402等。接着，IC芯片经FPC(柔性印刷电路)1406连接到外部电路。在图19C中，通过TAB方法安装源线驱动电路，然而，也可以通过TAB方法安装栅线驱动电路。
当通过TAB方法安装IC芯片时，相对于衬底提供了较大的像素部分，因而，可以使框架变窄。
通过使用硅晶片形成IC芯片，然而，可提供其中电路形成在玻璃衬底上的IC(下文中称作驱动IC)来代替IC芯片。由于IC芯片从圆形的硅晶片中取出，所以对母衬底的形状有限制。另一方面，驱动IC的母衬底是玻璃，对形状没有限制，所以，可以提高生产率。因此，可以任意地设定驱动IC的形状和尺寸。例如，当形成长边具有15nm至80nm的长度的驱动IC时，相对于安装IC芯片的情况可以减少驱动IC的必需量。因此，可以减少连接端子的数量，从而提高成品率。
可通过使用形成在衬底上的结晶半导体形成驱动IC，结晶半导体可通过照射连续振荡激光来形成。通过照射连续振荡激光而获得的半导体膜的结晶缺陷少，并具有大颗粒尺寸的晶粒。因此，具有上述半导体膜的晶体管具有良好的迁移率和响应速率，能够执行高速驱动，因此适合于驱动IC。
实施例8
图20A表示本发明之一的ID芯片的一种模式的斜透视图。参考数字2101表示集成电路，2102表示天线，且天线2102与集成电路2101连接在一起。2103相当于衬底，2104相当于覆盖材料。集成电路2101和天线2102形成在衬底2103上，覆盖材料2104与衬底2103重叠并覆盖集成电路2101和天线2102。注意，覆盖材料2104不一定必须使用，但通过利用覆盖材料2104覆盖集成电路2101和天线2102，可增强ID芯片的机械强度。此外，天线可以覆盖在集成电路之上。就是说，集成电路和天线可占有同等的面积。
通过用上述实施方式或上述实施例所描述的半导体元件构成集成电路2101，可以以高成品率制造不均匀少的ID芯片。
图20B表示本发明之一的IC卡的一种模式的斜透视图。2105相当于集成电路，2106相当于天线，且天线2106与集成电路2105连接在一起。2108相当于用作内层片(inlet sheet)的衬底，2107和2109相当于覆盖材料。集成电路2105和天线2106形成在内层片2108上，内层片2108被夹持在两个覆盖材料2107和2109之间，另外，本发明的IC卡可以具有与集成电路2105连接的显示器件。
通过用上述实施方式或上述实施例所描述的半导体元件构成集成电路2105，可以以高成品率制造不均匀少的IC卡。
实施例9
图21表示本发明之一的以非接触式RFID(Radio FrequencyIdentification)标签和无线标签等为代表的ID芯片的典型的方框图。图21表示具有读出固定数据如识别数据的简单功能的结构。在此图中，ID芯片1301包括天线1302、高频电路1303、电源电路1304、复位电路1305、时钟发生电路1306、数据解调电路1307、数据调制电路1308、控制电路1309、非易失性存储器(称为NVM)1310和ROM 1311。
在本实施例中，上述实施方式或上述实施例所示的半导体元件可适用于电源电路1304、复位电路1305、时钟发生电路1306、数据解调电路1307、数据调制电路1308、控制电路1309中的任一电路中。根据上述，可以高效率地制造ID芯片。
图21所示的电路全部形成在玻璃衬底、柔性衬底或半导体衬底上。天线1302可以形成在玻璃衬底、柔性衬底或半导体衬底上。另外，它也可以形成在衬底的外部并连接到衬底内部的半导体集成电路。
高频电路1303是从天线1302接收模拟信号，并从天线1302输出从数据调制电路1308接受的模拟信号的电路；电源电路1304是通过接收到的信号产生恒定电源的电路；复位电路1305是产生复位信号的电路；时钟发生电路1306是产生时钟信号的电路；数据解调电路1307是从接收到的信号中提取数据的电路；数据调制电路1308是根据接收自控制电路的数字信号产生将输出到天线的模拟信号或者改变天线特性的电路。上述电路构成了模拟部分。
另一方面，控制电路1309通过接收从接收到的信号中提取出来的数据来读取数据。具体来说，控制电路1309生成NVM1310和ROM1311的地址信号，且读取数据，并将读取的数据传输到数据调制电路。上述电路构成了数字部分。
实施例10
具有在实施方式或实施例中所示的半导体器件的电子器件包括电视机(有时只称之为电视或电视接收机)、数字照相机、数字摄像机、便携式电话机(有时只称之为移动电话或手机)、便携式信息终端(例如PDA)、便携式游戏机、用于计算机的监视器、计算机、放音装置(例如汽车用立体声系统)和配备有记录介质的图像再现装置(如家用游戏机)。图23A至23F表示这种设备的具体例子。
图23A中所示的便携式信息终端包括主体9201、显示部分9202等。该显示部分9202可以使用实施方式1-7或实施例1-8所示的结构。通过利用本发明之一的显示器件，可以廉价地提供能够进行高清晰度的显示的便携式信息终端。
图23B中所示的数字摄像机包括显示部分9701和9702等。该显示部分9701可以使用实施方式1-7或实施例1-8所示的结构。通过利用本发明之一的显示器件，可以廉价地提供能够进行高清晰度的显示的数字摄像机。
图23C中所示的便携式信息终端包括主体9101、显示部分9102等。该显示部分9102可以使用实施方式1-7或实施例1-8所示的结构。通过利用本发明之一的显示器件，可以廉价地提供能够进行高清晰度的显示的便携式信息终端。
图23D中所示的便携式电视机包括主体9301、显示部分9302等。该显示部分9102可以使用实施方式1-7或实施例1-8所示的结构。通过利用本发明之一的显示器件，可以廉价地提供能够进行高清晰度的显示的便携式电视机。这种电视机可广泛地适用于搭载在便携式电话等的便携式信息终端中的小型结构、能搬运的中型结构、或者大型结构(例如40英寸或更大)。
图23E中所示的便携式计算机包括主体9401、显示部分9402等。该显示部分9402可以使用实施方式1-7或实施例1-8所示的结构。通过利用本发明之一的显示器件，可以廉价地提供能够进行高清晰度的显示的便携式计算机。
图23F中所示的电视机包括主体9501、显示部分9502等。该显示部分9502可以使用实施方式1-7或实施例1-8所示的结构。通过利用本发明之一的显示器件，可以廉价地提供能够进行高清晰度的显示的电视机。
在上面列举出的电子器件中，通过减小功耗量，可使那些使用可充电电池的电子器件具有更长的工作时间，这样就可以节省可充电电池的充电时间。
实施例11
在本实施例中，将参考图24说明使用实施方式2而形成的半导体层的截面。
在玻璃衬底上通过使用CVD法形成54nm厚的非晶硅膜。接着，用氢氟酸溶液去除形成在非晶硅膜表面上的氧化膜。
接下来，将从YVO4激光器发射的激光束(波长532nm、激光直径15-20μm)照射到非晶硅膜的一部分。此时，在激光束所照射的区域形成了氧化硅膜。
然后，利用氢氧化四乙铵蚀刻非晶硅膜。此时，将非晶硅膜暴露于氢氧化四乙铵中150-200秒。结果，在非晶硅膜中没有被氧化硅膜覆盖的区域被去除。
接下来，去除氧化硅膜。图24表示利用触针式表面形状检验装置DEKTAK3ST(ULVAC，Inc制作)测出的在此时的被蚀刻掉其一部分区域的非晶硅膜的断坡形状。
图24的横轴表示测量区域的宽度，纵轴表示衬底表面的凸凹。在宽度10μm左右(横轴35-46μm)的区域中，形成有500-530nm厚的突出部分。用光学显微镜测量该区域的结果是，非晶硅膜的一部分成为被蚀刻的区域。
根据以上结果，对非晶硅膜照射激光束来形成氧化膜，并可以使用该氧化硅膜作为掩模，蚀刻非晶硅膜。
本说明书根据2004年8月31日被日本专利局受理的日本专利申请编号2004-252497而制作，所述申请内容包括在本说明书中。

Claims (42)

1.一种用于形成半导体器件的方法，包括如下步骤：
在衬底上形成半导体膜；
在氧气气氛或大气气氛中用激光束经过所述半导体膜上的第一氧化物层照射所述半导体膜的一部分来在该半导体膜上形成比所述第一氧化物层厚的第二氧化物层；
通过将所述第二氧化物层用作掩模来进行蚀刻以图案化所述半导体膜，
其中所述第一氧化物层是通过将所述半导体膜的表面暴露于大气中的氧气而形成的。
2.根据权利要求1的用于形成半导体器件的方法，其中所述半导体膜包括非晶硅。
3.根据权利要求1的用于形成半导体器件的方法，其中所述半导体膜包括晶体硅。
4.根据权利要求1的用于形成半导体器件的方法，其中通过湿式蚀刻法来蚀刻所述半导体膜。
5.根据权利要求1的用于形成半导体器件的方法，其中通过干式蚀刻法来蚀刻所述半导体膜。
6.根据权利要求1的用于形成半导体器件的方法，其中所述激光束是从激光束直接描画系统发射的。
7.根据权利要求1的用于形成半导体器件的方法，其中所述激光束是从KrF、ArF、XeCl或Xe的受激准分子激光振荡器发射的。
8.根据权利要求1的用于形成半导体器件的方法，其中所述激光束是从He、He-Cd、Ar、He-Ne或HF的气体激光振荡器发射的。
9.根据权利要求1的用于形成半导体器件的方法，其中所述激光束是从使用掺杂了Cr、Nd、Er、Ho、Ce、Co、Ti或Tm的YAG、YVO4、YLF或YAlO3的晶体的固态激光振荡器发射的。
10.根据权利要求1的用于形成半导体器件的方法，其中所述激光束是从GaN、GaAs、GaAlAs或InGaAsP的半导体激光振荡器发射的。
11.根据权利要求1的用于形成半导体器件的方法，其中所述激光束是连续波激光束。
12.根据权利要求1的用于形成半导体器件的方法，其中所述激光束是脉冲激光束。
13.根据权利要求1的用于形成半导体器件的方法，其中所述图案化的半导体膜被包括在选自包括薄膜晶体管、二极管的组的半导体元件之中。
14.根据权利要求1的用于形成半导体器件的方法，其中所述图案化的半导体膜被包括在选自包括存储器元件、光电转换元件的组的半导体元件之中。
15.一种用于形成半导体器件的方法，包括如下步骤：
在衬底上形成半导体膜；
在氧气气氛或大气气氛中用激光束经由所述半导体膜上的第一氧化物层照射所述半导体膜的一部分，以在所述半导体膜上形成比所述第一氧化物层厚的第二氧化物层；
除去所述第一氧化物层，使得所述第二氧化物层保留在所述半导体膜上；以及
将所述第二氧化物层用作掩模来进行蚀刻以图案化所述半导体膜，
其中所述第一氧化物层是通过将所述半导体膜的表面暴露于大气中的氧气而形成的。
16.根据权利要求15的用于形成半导体器件的方法，其中所述半导体膜包括非晶硅。
17.根据权利要求15的用于形成半导体器件的方法，其中所述半导体膜包括晶体硅。
18.根据权利要求15的用于形成半导体器件的方法，其中通过湿式蚀刻法蚀刻所述半导体膜。
19.根据权利要求15的用于形成半导体器件的方法，其中通过干式蚀刻法蚀刻所述半导体膜。
20.根据权利要求15的用于形成半导体器件的方法，其中所述激光束是从激光直接描画系统发射的。
21.根据权利要求15的用于形成半导体器件的方法，其中所述激光束是从KrF、ArF、XeCl或Xe的受激准分子激光振荡器发射的。
22.根据权利要求15的用于形成半导体器件的方法，其中所述激光束是从He、He-Cd、Ar、He-Ne或HF的气体激光振荡器发射的。
23.根据权利要求15的用于形成半导体器件的方法，其中所述激光束是从使用掺杂了Cr、Nd、Er、Ho、Ce、Co、Ti或Tm的YAG、YVO4、YLF或YAlO3的晶体的固态激光振荡器发射的。
24.根据权利要求15的用于形成半导体器件的方法，其中所述激光束是从GaN、GaAs、GaAlAs或InGaAsP的半导体激光振荡器发射的。
25.根据权利要求15的用于形成半导体器件的方法，其中所述激光束是连续波激光束。
26.根据权利要求15的用于形成半导体器件的方法，其中所述激光束是脉冲激光束。
27.根据权利要求15的用于形成半导体器件的方法，其中所述图案化的半导体膜被包括在选自包括薄膜晶体管、二极管的组的半导体元件之中。
28.根据权利要求15的用于形成半导体器件的方法，其中所述图案化的半导体膜被包括在选自包括存储器元件、光电转换元件的组的半导体元件之中。
29.一种用于形成半导体器件的方法，包括如下步骤：
在衬底上形成半导体膜；
在氧气气氛或大气气氛中用激光束经过所述半导体膜上的第一氧化物层照射所述半导体膜的一部分来熔化所述半导体膜的一部分，使得比所述第一氧化物层厚的第二氧化物层被形成在所述半导体膜上；
将所述第二氧化物层用作掩模来进行蚀刻以图案化所述半导体膜，
其中所述第一氧化物层是通过将所述半导体膜的表面暴露于大气中的氧气而形成的。
30.根据权利要求29的用于形成半导体器件的方法，其中所述半导体膜包括非晶硅。
31.根据权利要求29的用于形成半导体器件的方法，其中所述半导体膜包括晶体硅。
32.根据权利要求29的用于形成半导体器件的方法，其中通过湿式蚀刻法来蚀刻所述半导体膜。
33.根据权利要求29的用于形成半导体器件的方法，其中通过干式蚀刻法来蚀刻所述半导体膜。
34.根据权利要求29的用于形成半导体器件的方法，其中所述激光束是从激光直接描画系统发射的。
35.根据权利要求29的用于形成半导体器件的方法，其中所述激光束是从KrF、ArF、XeCl或Xe的受激准分子激光振荡器发射的。
36.根据权利要求27的用于形成半导体器件的方法，其中所述激光束是从He、He-Cd、Ar、He-Ne或HF的气体激光振荡器发射的。
37.根据权利要求29的用于形成半导体器件的方法，其中所述激光束是从使用掺杂了Cr、Nd、Er、Ho、Ce、Co、Ti或Tm的YAG、YVO4、YLF或YAlO3的晶体的固态激光振荡器发射的。
38.根据权利要求29的用于形成半导体器件的方法，其中所述激光束是从GaN、GaAs、GaAlAs或InGaAsP的半导体激光振荡器发射的。
39.根据权利要求29的用于形成半导体器件的方法，其中所述激光束是连续波激光束。
40.根据权利要求29的用于形成半导体器件的方法，其中所述激光束是脉冲激光束。
41.根据权利要求29的用于形成半导体器件的方法，其中所述图案化的半导体膜被包括在选自包括薄膜晶体管、二极管的组的半导体元件之中。
42.根据权利要求29的用于形成半导体器件的方法，其中所述图案化的半导体膜被包括在选自包括存储器元件、光电转换元件的组的半导体元件之中。
CN2005101036764A 2004-08-31 2005-08-31 半导体器件的制造方法 Expired - Fee Related CN1744283B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP252497/04 2004-08-31
JP2004252497 2004-08-31

Publications (2)

Publication Number Publication Date
CN1744283A CN1744283A (zh) 2006-03-08
CN1744283B true CN1744283B (zh) 2010-06-16

Family

ID=35943931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101036764A Expired - Fee Related CN1744283B (zh) 2004-08-31 2005-08-31 半导体器件的制造方法

Country Status (3)

Country Link
US (1) US7977253B2 (zh)
KR (1) KR101207441B1 (zh)
CN (1) CN1744283B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101115291B1 (ko) 2003-04-25 2012-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액적 토출 장치, 패턴의 형성 방법, 및 반도체 장치의 제조 방법
US20050196710A1 (en) * 2004-03-04 2005-09-08 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device and method for manufacturing the same, and television apparatus
US8158517B2 (en) * 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
US7622338B2 (en) 2004-08-31 2009-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7651932B2 (en) 2005-05-31 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing antenna and method for manufacturing semiconductor device
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
GB2432723B (en) * 2005-11-25 2010-12-08 Seiko Epson Corp Electrochemical cell and method of manufacture
GB2432721B (en) * 2005-11-25 2011-06-22 Seiko Epson Corp Electrochemical cell structure and method of fabrication
GB2432722A (en) * 2005-11-25 2007-05-30 Seiko Epson Corp Electrochemical cell and method of manufacture
TWI299213B (en) * 2006-05-05 2008-07-21 Prime View Int Co Ltd Muti-channel thin film transistor
US20080204197A1 (en) * 2007-02-23 2008-08-28 Semiconductor Energy Laboratory Co., Ltd. Memory carrier and method for driving the same
JP5449665B2 (ja) * 2007-10-30 2014-03-19 浜松ホトニクス株式会社 レーザ加工方法
KR101418586B1 (ko) * 2007-12-18 2014-07-14 삼성디스플레이 주식회사 박막 트랜지스터, 이의 제조방법, 이를 갖는 박막트랜지스터 기판 및 이를 갖는 표시장치
KR101018179B1 (ko) * 2008-10-16 2011-02-28 삼성엘이디 주식회사 Ⅲ족 질화물 반도체 기판의 패턴 형성 방법 및 ⅲ족 질화물반도체 발광소자의 제조 방법
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI606593B (zh) 2008-11-28 2017-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US9878234B2 (en) 2012-12-10 2018-01-30 Arlen Moller Incorporating objective assessments of fantasy-team-owners' physical activity into fantasy sport platforms
JP6030455B2 (ja) * 2013-01-16 2016-11-24 東京エレクトロン株式会社 シリコン酸化物膜の成膜方法
US9443737B2 (en) * 2013-04-03 2016-09-13 Texas Instruments Incorporated Method of forming metal contacts in the barrier layer of a group III-N HEMT
CN105529245A (zh) * 2014-09-29 2016-04-27 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法以及半导体结构的形成装置
EP3340372A4 (en) * 2015-08-20 2019-04-03 Toray Industries, Inc. MANUFACTURING METHOD FOR ANTENNA SUBSTRATE, MANUFACTURING METHOD FOR WIRING AND ELECTRODE ANTENNA SUBSTRATE, AND METHOD OF MANUFACTURING RFID ELEMENT
JP2017085093A (ja) 2015-10-29 2017-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6904094B2 (ja) * 2016-06-23 2021-07-14 三菱マテリアル株式会社 絶縁回路基板の製造方法
KR20200103035A (ko) * 2017-12-21 2020-09-01 코베스트로 도이칠란트 아게 다층체 및 LiDAR 센서를 포함하는 장치
CN108080782B (zh) * 2018-01-02 2020-02-21 南京航空航天大学 微小孔电解加工电极的侧壁绝缘方法及应用
KR102580292B1 (ko) * 2018-05-29 2023-09-19 삼성디스플레이 주식회사 표시 장치, 그 제조 방법 및 표시 장치 제조를 위한 레이저 가공 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6027960A (en) * 1995-10-25 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Laser annealing method and laser annealing device

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60249312A (ja) 1984-05-24 1985-12-10 Fujitsu Ltd 半導体装置の製造方法
US4595601A (en) * 1984-05-25 1986-06-17 Kabushiki Kaisha Toshiba Method of selectively forming an insulation layer
US4810601A (en) * 1984-12-07 1989-03-07 International Business Machines Corporation Top imaged resists
US4612085A (en) * 1985-04-10 1986-09-16 Texas Instruments Incorporated Photochemical patterning
US4702795A (en) 1985-05-03 1987-10-27 Texas Instruments Incorporated Trench etch process
US4769750A (en) * 1985-10-18 1988-09-06 Nippon Kogaku K. K. Illumination optical system
JPS6351641A (ja) 1986-08-21 1988-03-04 Oki Electric Ind Co Ltd 単結晶または多結晶Ｓｉ膜の微細パタ−ン形成方法
JP3052587B2 (ja) * 1992-07-28 2000-06-12 日本電気株式会社 露光装置
JPH0758712B2 (ja) * 1993-02-18 1995-06-21 日本電気株式会社 配線の形成方法
JPH08288518A (ja) 1995-04-19 1996-11-01 Fuji Xerox Co Ltd 半導体装置の製造方法
US5888858A (en) * 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US5700703A (en) * 1996-08-06 1997-12-23 Motorola Method of fabricating buried control elements in semiconductor devices
US5877071A (en) * 1996-09-12 1999-03-02 Motorola, Inc. Masking methods during semiconductor device fabrication
US7732732B2 (en) * 1996-11-20 2010-06-08 Ibiden Co., Ltd. Laser machining apparatus, and apparatus and method for manufacturing a multilayered printed wiring board
JPH1154419A (ja) 1997-07-30 1999-02-26 Hioki Ee Corp レーザービーム直接描画装置
KR100300193B1 (ko) 1997-09-05 2001-10-27 하제준 절연층상에 형성된 실리콘(soi)기판상의 전계방출어레이(fea)제조방법
JP4538693B2 (ja) * 1998-01-26 2010-09-08 ソニー株式会社 メモリ素子およびその製造方法
US6416583B1 (en) 1998-06-19 2002-07-09 Tokyo Electron Limited Film forming apparatus and film forming method
JP2000188251A (ja) 1998-12-22 2000-07-04 Tokyo Electron Ltd 成膜装置及び成膜方法
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW519762B (en) 1999-01-25 2003-02-01 Sanyo Electric Co Non-volatile semiconductor device and its process
US6378995B1 (en) * 1999-07-07 2002-04-30 Samsung Electronics Co., Ltd. Manufacturing method of nozzle plate using silicon process and ink jet printer head applying the nozzle plate
JP3948505B2 (ja) * 1999-10-27 2007-07-25 富士フイルム株式会社 平版印刷版用原版
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6878567B2 (en) * 2001-06-29 2005-04-12 Intel Corporation Method and apparatus for fabrication of passivated microfluidic structures in semiconductor substrates
US6952023B2 (en) * 2001-07-17 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6849825B2 (en) * 2001-11-30 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
TWI273637B (en) 2002-05-17 2007-02-11 Semiconductor Energy Lab Manufacturing method of semiconductor device
JP4004040B2 (ja) 2002-09-05 2007-11-07 株式会社東芝 半導体装置
US6764967B2 (en) 2002-10-05 2004-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming low thermal budget sacrificial oxides
TW594333B (en) 2002-12-30 2004-06-21 Toppoly Optoelectronics Corp Method for fabricating a color filter
JP2004356637A (ja) 2003-05-07 2004-12-16 Fumimasa Yo 薄膜トランジスタ及びその製造方法
US20040224446A1 (en) * 2003-05-07 2004-11-11 Wen-Chang Yeh [structure of thin-film transistor and method and equipment for fabricating the structure]
US20050211680A1 (en) * 2003-05-23 2005-09-29 Mingwei Li Systems and methods for laser texturing of surfaces of a substrate
JP3763021B2 (ja) * 2003-05-26 2006-04-05 学校法人関西学院 電子ビーム微細加工方法
JP4727135B2 (ja) * 2003-05-26 2011-07-20 富士フイルム株式会社 レーザアニール装置
US7462514B2 (en) 2004-03-03 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
US7486705B2 (en) * 2004-03-31 2009-02-03 Imra America, Inc. Femtosecond laser processing system with process parameters, controls and feedback
US7494923B2 (en) 2004-06-14 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring substrate and semiconductor device
JP4628040B2 (ja) 2004-08-20 2011-02-09 株式会社半導体エネルギー研究所 半導体素子を備えた表示装置の製造方法
US7247529B2 (en) 2004-08-30 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US7622338B2 (en) 2004-08-31 2009-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8461628B2 (en) * 2005-03-18 2013-06-11 Kovio, Inc. MOS transistor with laser-patterned metal gate, and method for making the same
JP4755643B2 (ja) * 2005-04-25 2011-08-24 リベル マスク形成方法、及び三次元微細加工方法
EP1770443B1 (en) 2005-09-28 2016-01-20 Semiconductor Energy Laboratory Co., Ltd. Laser processing apparatus and exposure method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6027960A (en) * 1995-10-25 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Laser annealing method and laser annealing device

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP昭63-51641A 1988.03.04
JP特开平6-244184A 1994.09.02
JP特开平8-316237A 1996.11.29

Also Published As

Publication number Publication date
KR20060050870A (ko) 2006-05-19
US7977253B2 (en) 2011-07-12
KR101207441B1 (ko) 2012-12-03
CN1744283A (zh) 2006-03-08
US20060046512A1 (en) 2006-03-02

Similar Documents

Publication Publication Date Title
CN1744283B (zh) 半导体器件的制造方法
CN1925112B (zh) 半导体器件的制造方法
KR101354162B1 (ko) 레이저 조사방법, 레이저 조사장치, 및 반도체장치 제조방법
US7494923B2 (en) Manufacturing method of wiring substrate and semiconductor device
CN102522372B (zh) 半导体器件的制造方法
JP5463382B2 (ja) 半導体装置及びその作製方法
CN101131923B (zh) 半导体器件的制造方法
US7800113B2 (en) Method for manufacturing display device
JP4919738B2 (ja) 半導体装置の作製方法
JP5227563B2 (ja) 半導体装置の作製方法
CN101136330A (zh) 半导体装置的制造方法
JP2006229212A (ja) 半導体装置およびその作製方法
JP2006133762A (ja) 表示装置の作製方法
JP4954836B2 (ja) 半導体装置の作製方法
JP4584075B2 (ja) 半導体装置の作製方法
JP2006148082A (ja) 配線基板及び半導体装置の作製方法
JP5030535B2 (ja) 半導体装置の作製方法
JP2006148086A (ja) レーザ照射方法、レーザ照射装置、および半導体装置の作製方法
JP2007116119A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100616

Termination date: 20180831

CF01 Termination of patent right due to non-payment of annual fee