CN105529245A - 半导体结构的形成方法以及半导体结构的形成装置 - Google Patents
半导体结构的形成方法以及半导体结构的形成装置 Download PDFInfo
- Publication number
- CN105529245A CN105529245A CN201410513649.3A CN201410513649A CN105529245A CN 105529245 A CN105529245 A CN 105529245A CN 201410513649 A CN201410513649 A CN 201410513649A CN 105529245 A CN105529245 A CN 105529245A
- Authority
- CN
- China
- Prior art keywords
- substrate
- silica
- laser
- mask
- scope
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本发明提供一种半导体结构的形成方法以及半导体结构的形成装置,半导体结构的形成方法包括:提供衬底;在所述衬底上方设置掩模版;在含有氧气的环境下,采用激光以所述掩模版为掩模照射所述衬底,在衬底接受激光照射的区域形成氧化物图形。本发明半导体结构的形成方法中,在含有氧气的环境下,氧化物图形为激光透过掩模版后照射衬底直接形成,不需要进行涂布光刻胶以及刻蚀过程,简化了氧化物图形的形成工艺,节省了生产成本。本发明提供的半导体结构的形成装置能够应用于本发明提供的半导体结构的形成方法。
Description
技术领域
本发明涉及本发明涉及半导体领域,具体涉及一种半导体结构的形成方法以及半导体结构的形成装置。
背景技术
在现有的半导体制作工艺中,经常需要在含有硅元素的衬底上形成氧化物图形,尤其是氧化硅图形,所述氧化硅图形可以用作介质层,或者用作刻蚀衬底或衬底之下膜层的硬掩模层等。
现有技术制作氧化物图形时,通常采用的方法包括:先在衬底上覆盖整层的氧化物材料,再对氧化物材料进行光刻,去除部分氧化物材料,形成氧化物图形。但是采用现有技术形成的氧化物图形尺寸精度较差。
在MEMS器件中,经常需要在衬底或介质层中形成具有一定形状的腔体,一般采用氧化硅图形作为硬掩模,对衬底或介质层进行刻蚀,以形成所述腔体。
图1到图5示出了现有技术一种形成氧化硅图形的硬掩模的方法。参考图1,首先提供衬底01,在衬底01上覆盖氧化硅材料02。参考图2,在氧化硅材料02上形成光阻层03,所述光阻层03经过采用掩模版的曝光显影后,形成对应腔体形状的图形。参考图3,以光阻层03为掩模,对氧化硅材料02进行刻蚀,去除部分氧化硅材料02,形成氧化硅图形06,所述氧化硅图形06具有露出衬底01的开口04,刻蚀氧化硅材料02的过程容易损伤衬底01。参考图4、图5,剥离光阻层03后,以氧化硅图形06为硬掩模,对衬底01进行刻蚀,所述开口04露出的部分衬底01被去掉,形成腔体05。
采用硬掩模刻蚀衬底01以形成腔体05,能够使得腔体05的侧壁比较平整。但是采用这种方法形成腔体05工艺较为复杂,成本较高,刻蚀氧化硅材料02的过程容易损伤衬底01,导致刻蚀衬底01所形成的腔体05的形貌变差。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法以及半导体结构的形成装置,简化氧化物图形的形成工艺。
为解决上述问题,本发明提供一种半导体结构的形成方法,包括:
提供衬底;
在所述衬底上方设置掩模版;
在含有氧气的环境下,采用激光以所述掩模版为掩模照射所述衬底,在衬底接受激光照射的区域形成氧化物图形。
可选的,所述衬底含有硅元素,所述在衬底接受激光照射的区域形成的氧化物图形为氧化硅图形。
可选的,所述激光的波长在200纳米到350纳米的范围内。
可选的,所述衬底为单晶硅衬底,所述氧化硅图形的厚度在100埃到500埃的范围内。
可选的,所述激光的脉冲能量在1到的10焦耳的范围内。
可选的,所述含有氧气的环境包括纯氧环境和空气环境。
可选的,所述半导体结构的形成方法还包括:
以所述氧化物图形为硬掩模,刻蚀所述衬底,在所述衬底中形成腔体。
可选的,所述衬底包括硅衬底,刻蚀所述衬底的刻蚀剂包括四甲基氢氧化铵溶液。
可选的,所述腔体在平行于衬底的平面上的形状为矩形,所述矩形的长度和宽度在10到900微米的范围内。
可选的,所述氧化硅图形的特征尺寸在1微米到2微米的范围内。
可选的,提供衬底的步骤包括:在提供单晶硅衬底之后,在所述单晶硅衬底上形成非晶硅材料层,所述非晶硅材料层和单晶硅衬底共同组成衬底;
在含有氧气的环境下,采用激光以所述掩模版为掩模照射所述衬底,在衬底接受激光照射的区域形成氧化物图形的步骤包括:采用激光以所述掩模版为掩模照射所述非晶硅材料层,在所述非晶硅材料层上形成氧化硅图形。
可选的,所述衬底为非晶硅衬底,在所述非晶硅衬底接受激光照射的区域形成的氧化物图形为氧化硅图形。
可选的,所述氧化硅图形的厚度在100埃到1000埃的范围内。
本发明还提供一种半导体结构的形成装置,包括:
氧化膜生长设备,具有腔室,所述腔室中设有承载晶圆的承片台,所述腔室内的气体中含有氧气;
激光光源,用于发出激光;
掩模版,位于所述激光光源与承片台之间,用于使激光光源所发出激光的一部分投射到晶圆上,以形成氧化物图形。
可选的,所述激光光源位于所述氧化膜生长设备的腔室内。
可选的,所述氧化膜生长设备用于形成氧化硅图形,所述激光光源发出的激光波长在200纳米到350纳米范围内。
可选的,所述腔室内的气体为纯氧或空气。
与现有技术相比,本发明的技术方案具有以下优点:
本发明提供的半导体结构的形成方法在含有氧气的环境下,采用激光以所述掩模版为掩模照射所述衬底,在衬底接受激光照射的区域形成氧化物图形。氧化物图形为激光透过掩模版后照射衬底直接形成,不需要进行涂布光刻胶以及刻蚀过程,简化了氧化物图形的形成工艺,节省了生产成本。
本发明提供的半导体结构的形成装置,包括:氧化膜生长设备,具有腔室,所述腔室内的气体含有氧气;激光光源,用于发出激光;位于激光光源与承片台之间的掩模版,用于使激光光源所发出激光的一部分投射到晶圆上,以形成氧化物图形。采用本发明半导体结构的形成装置形成氧化物图形不需要进行涂布光刻胶以及刻蚀过程,能够形成精度较高的氧化物图形,并且生产工艺简单,生产成本较低。
附图说明
图1至图5是现有技术一种氧化硅图形形成方法的示意图;
图6至图11是本发明半导体结构的形成方法一实施例中各步骤的示意图;
图12是本发明半导体结构的形成装置一实施例的示意图。
具体实施方式
现有技术氧化硅图形的形成工艺较复杂,成本较高,刻蚀形成氧化硅图形的过程容易损伤氧化硅图形下方的衬底或其他膜层。
为了解决上述技术问题,本发明提出一种半导体结构的形成方法,包括:提供衬底;在所述衬底上方设置掩模版;在含有氧气的环境下,采用激光以所述掩模版为掩模照射所述衬底,在衬底接受激光照射的区域形成氧化物图形。
本发明的形成方法中,所述氧化物图形为激光透过掩模版后照射衬底直接形成,不需要进行涂布光刻胶以及刻蚀过程,简化了氧化物图形的形成工艺,节省了生产成本。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
参考图6至图12,示出了本发明半导体结构的形成方法一实施例的示意图。需要说明的是,本实施例以MEMS器件的形成方法为例进行说明,不应以此限制本发明。此外,本实施例以形成氧化硅图形为例,不应以此限制本发明。
参考图6,提供衬底100。在本实施例中,所述衬底100含有硅元素,具体地,所述衬底100为单晶硅衬底,在其他实施例中,所述衬底100还可以为多晶硅衬底、非晶硅衬底、锗硅衬底或绝缘体上硅衬底等其它半导体衬底,对此本发明不做任何限制。
衬底100中还可以包括如晶体管、存储器、MEMS器件等半导体器件,本发明对此不作限制。
结合参考图7、图8,在所述衬底100上方设置掩模版203,所述掩模版203具有透光区域101,光能够穿过所述透光区域101,不能穿过掩模版203除透光区域101之外的其他部分。
在含有氧气的环境下,采用激光201透过掩模版203的透光区域101照射所述衬底100。
激光201具有较高的能量,能够将单晶硅的衬底100熔化,在含有氧气的环境下,熔化的单晶硅与氧气发生反应,形成氧化硅。
由于激光201的方向性极强,激光201照射在衬底100上的区域与透光区域101的形状非常接近,在衬底100接受激光201照射的区域,形成氧化硅图形102,所述氧化硅图形102与透光区域101的形状非常接近,因此可以使氧化硅图形102的精度较高。
此外,氧化硅图形102为激光201透过掩模版203后照射衬底100直接形成,不需要在衬底100上覆盖整层的氧化硅材料,然后在氧化硅材料上进行涂布光刻胶以及刻蚀氧化硅材料的过程,简化了氧化硅图形的形成工艺,节省了生产成本,并且减少了由于工艺复杂所造成缺陷,还可以减少因工艺复杂多个氧化硅图形102之间尺寸出现偏差的问题。
在本实施例中,由于激光201的方向性极强,能够使所述氧化硅图形102的特征尺寸在1微米到2微米的范围内,即氧化硅图形102的最小线宽在1微米到2微米的范围内,采用激光方法形成激光能够保证氧化硅图形102具有较好的形成质量,不容易发生残留等缺陷。
需要说明的是,在本实施例中,所述激光201的照射方向垂直于所述衬底100。因此,氧化硅图形102与掩模版203上的透光区域101的尺寸和形状完全一致。但是本发明对激光201的照射方向垂直于所述衬底100不做限制,在其他实施例中,所述激光201的照射方向可以和所述衬底100呈一定角度。
可选的,在掩模版203与衬底100之间还可以设置透镜,可以通过调节透镜的种类,或者通过调节透镜的位置来调节透镜与掩模版203的距离以及透镜与衬底100之间的距离,进而使所述氧化硅图形102的尺寸可以相对掩模版203的透光区域101的尺寸放大或者缩小,以便于获得符合设计规格的氧化硅图形102。
在本实施例中,氧化硅图形102在纯氧环境中形成,这样形成的氧化硅图形102质量较高,且氧化硅的生长速度较快。在其他实施例中,氧化硅图形102还可以在空气(空气含有氧气)环境中形成,或者在其他含有氧气的环境中形成,本发明对此不作限制。
需要说明的是,在本实施例中,所述激光201的波长在200纳米到350纳米的范围内。参考图9,示出了纯硅材料(包括单晶硅、多晶硅和非晶硅等)对不同波长的激光的能量吸收系数曲线,其中,横坐标为激光201的波长,纵坐标为纯硅材料对不同波长的激光的能量吸收系数。需要说明的是,当纯硅材料对某波长范围内的激光的能量吸收系数大于2时,能够较好地应用于氧化硅图形的生长工艺中。
从图9中可以看出,纯硅材料对波长在200纳米到350纳米的激光吸收系数较大,且吸收系数大于2。因此,当激光的波长在200纳米到350纳米的范围内时,氧化硅的生长速度较快,适用于形成氧化硅图形。
此外,在本实施例中,由于激光201在200纳米到350纳米范围内,波长较短,不容易发生衍射,能够进一步提高氧化硅图形102的精度。
但本发明对此不做限制,在衬底为含有硅元素的其他类型衬底时,衬底对不同波长的激光的能量吸收能力曲线可能与图9所示不同,在其他实施例中,本发明激光201的波长还可以不在200纳米到350纳米的范围内。
需要说明的是,在本实施例中激光201的脉冲能量为5焦耳,5焦耳的脉冲能量能够保证激光201能够较快速的融化硅衬底并生长氧化硅。但是本发明对激光201的脉冲能量不做限制。可选的,所述激光201的脉冲能量可以在1焦耳到10焦耳的范围内。
继续参考图8,在本实施例中,所述衬底100为单晶硅衬底,所述氧化硅图形102的厚度在100埃到500埃的范围内。在氧化硅图形102的形成过程中,随着氧化硅图形102厚度的增加,氧气逐渐不容易接触到单晶硅衬底,因此,氧化硅图形102厚度的增加速率逐渐变慢,直到基本不再增加。
需要说明的是,在本实施例中,所述氧化硅图形102用作刻蚀衬底100的硬掩模,如果氧化硅图形102的厚度小于100埃,则氧化硅图形102可能在刻蚀衬底100的过程中被消耗到露出衬底100,使得刻蚀得到的腔体变形,如果氧化硅图形102的厚度大于500埃,则消耗衬底100的材料过多。但是本发明对氧化硅图形102的厚度不做限制,如果采用氧化硅图形102作为硬掩模,刻蚀而成的腔体深度较大,刻蚀时间较长,氧化硅图形102的厚度可以小于100埃或大于500埃。
在其他实施例中,当氧化硅图形102的厚度需要大于500埃时,可以在提供衬底100的步骤中,使衬底100为非晶硅衬底,由于非晶硅衬底的断键缺陷较多,氧原子在非晶硅衬底中更容易结合和扩散,所形成的氧化硅图形102的厚度能够更厚,在采用激光201透过掩模版203的透光区域101照射所述衬底100的步骤中,所述氧化硅图形102的厚度可以在100埃到1000埃的范围内。
在其他实施例中,还可以在单晶硅的衬底100上形成足够厚度的非晶硅材料层,单晶硅的衬底100和非晶硅材料层共同构成衬底,之后,在采用激光201透过掩模版203的透光区域101照射所述衬底100的步骤中,激光201透过掩模版203的透光区域101照射到非晶硅材料层上,在非晶硅材料层上形成氧化硅图形102,非晶硅材料层的厚度与所要形成氧化硅图形102的厚度正相关。
参考图10,以所述氧化硅图形102硬掩模,刻蚀所述衬底100,在所述衬底100中形成腔体103。
在MEMS器件中,所述腔体103用于容纳能够机械运动的膜片等器件。根据MEMS器件用于容纳膜片的尺寸,所述腔体103的深度在50纳米到700纳米的范围内。
本实施例中,所述衬底100为单晶硅衬底,刻蚀所述衬底100采用的刻蚀剂为四甲基氢氧化铵溶液。但是本发明对刻蚀所述衬底100采用的刻蚀剂不做限制,在其他实施例中,还可以采用稀释的氢氟酸刻蚀所述衬底100。
结合参考图11,示出了半导体器件的俯视图。腔体103在平行于衬底100的平面上的形状为矩形,所述矩形的长度和宽度均在10到900微米的范围内。
采用激光照射形成的氧化硅图形102作为硬掩模来形成腔体103,省去了在衬底100上覆盖整层的氧化硅材料,并涂布光刻胶对氧化硅材料进行刻蚀的步骤,节省了生产成本,简化了生产工艺,提高了生产效率,并且形成的腔体103精度较高。
所述氧化硅图形102的特征尺寸在1微米到2微米的范围内,氧化硅图形102的最小线宽能够在1微米到2微米的范围内,相应的,所述腔体103之间的最小间距可以在1微米到2微米的范围内,在衬底100中形成的MEMS器件排布更加紧凑。通过本发明半导体结构的形成方法,能够在衬底100上同时形成多个尺寸相同的多晶硅图形102,进而形成多个尺寸相同的空腔103,由于氧化硅图形102的特征尺寸较小,并且形成氧化硅图形102的工艺简单,在衬底100上形成的多个腔体103之间的尺寸误差较小,使得最终形成的MEMS器件性能接近,重复性好。
需要说明的是,在其他实施例中,所述衬底100为锗衬底或者其他半导体材料的衬底时,采用本发明半导体结构的形成方法,在所述衬底100上方设置掩模版203;在含有氧气的环境下,采用激光以所述掩模版203为掩模照射所述衬底,在衬底100接受激光照射的区域还能够形成氧化锗图形或其他氧化物图形,本发明对此不作限制。在刻蚀衬底100以形成腔体103的过程中,可以以氧化锗图形或其他氧化物图形为硬掩模,刻蚀所述衬底100,在所述衬底100中形成腔体103。
本发明还提供一种半导体结构的形成装置,请参考图12,在本实施例中,所述半导体结构的形成装置包括:
氧化膜生长设备200,所述氧化膜生长设备200具有能够容纳晶圆的腔室,所述腔室内的气体含有氧气。在本实施例中,所述容纳晶圆的腔体中具有承片台(未示出),用于放置晶圆。
激光光源202,用于发出激光。在本实施例中,所述激光光源202能够发出波长在200纳米到350纳米范围内的激光201,所述激光201的脉冲能量在1焦耳到10焦耳的范围内。在本实施例中,所述激光光源202位于所述氧化膜生长设备200中,但是本发明对此不做限制,在其他实施例中,所述激光光源202还可以位于氧化膜生长设备200外,使激光201通过氧化膜生长设备200上的窗口照射到承片台上的晶圆上。
掩模版203,位于所述激光光源202与承片台之间,用于使激光光源202所发出的激光201的一部分投射到承片台上的晶圆上,以形成氧化硅图形。所述掩模版203具有透光区域101,光能够穿过所述透光区域101,不能穿过掩模版203除透光区域101之外的其他部分。
本实施例中,氧化硅图形102为激光201透过掩模版203后照射衬底100直接形成,不需要在衬底100上覆盖整层的氧化硅材料,然后在氧化硅材料上进行涂布光刻胶以及刻蚀氧化硅材料的过程,简化了氧化硅图形的形成工艺,节省了生产成本,并且减少了由于工艺复杂造成缺陷,或是多个氧化硅图形102之间尺寸出现偏差的问题。
需要说明的是,在本实施例中,所述掩模版203平行于承片台的表面,所述激光光源202发出的激光201垂直于所述掩模版203。但是本发明对所述激光光源202发出的激光201与掩模版203所成的角度不做限制。
需要说明的是,当激光201的波长在200纳米到350纳米的范围内时,氧化硅的生长速度较快,适用于形成氧化硅图形。但本发明对激光光源202发出激光201的波长范围不做限制,激光光源202还可以发出波长还可以在200纳米到350纳米的范围之外的激光。
本实施例中,将晶圆放入本实施例氧化膜生长设备200的承片台上,在含有氧气的环境下,激光光源202发出的激光201透过掩模版203的透光区域101照射所述晶圆。在本实施例中,所述晶圆包括衬底100,所述衬底100为单晶硅衬底。
激光201具有较高的能量,能够将单晶硅的衬底100熔化,在含有氧气的环境下,熔化的单晶硅与氧气发生反应以形成氧化硅。由于激光201的方向性极强,激光201照射在衬底100上的区域与透光区域101的形状非常接近,在衬底100接受激光201照射的区域,形成氧化硅图形102,所述氧化硅图形102与透光区域101的形状非常接近,因此氧化硅图形102精度较高。
在本实施例中,由于激光201在200纳米到350纳米范围内,波长较短,不容易发生衍射,能够进一步提高氧化硅图形102的精度。
在本实施例中,由于激光201的方向性极强,能够使所述氧化硅图形102的特征尺寸在1微米到2微米的范围内,即氧化硅图形102的最小间距或最小线宽在1微米到2微米的范围内。由于激光201波长较短,不容易发生衍射,通过激光201照射形成的氧化硅图形102在特征尺寸在1微米到2微米的范围时,能够保证较好的质量,不容易发生残留等缺陷,较现有技术光刻工艺所形成氧化硅图形特征尺寸更小。
可选的,在掩模版203与承片台之间还可以设置透镜,可以通过调节透镜的种类,或者通过调节透镜的位置来调节透镜与掩模版203的距离以及透镜与承片台上的晶圆(衬底100)之间的距离,进而使所述氧化硅图形102的尺寸可以相对掩模版203的透光区域101的尺寸放大或者缩小。
需要说明的是,在其他实施例中,所述衬底100为锗衬底或者其他半导体材料的衬底时,采用本发明半导体结构的形成装置,采用激光201以所述掩模版203为掩模照射所述衬底100,在衬底100接受激光照射的区域还能够形成氧化锗图形或其他氧化物图形,本发明对此不作限制。
还需要说明的是,本发明提供的半导体结构的形成装置能够应用于本发明提供的半导体结构的形成方法,但是本发明提供的半导体结构的形成方法不限于以本发明提供的半导体结构的形成装置进行,本发明提供的半导体结构的形成装置也不限于应用于本发明提供的半导体结构的形成方法。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (17)
1.一种半导体结构的形成方法,其特征在于,包括:
提供衬底;
在所述衬底上方设置掩模版;
在含有氧气的环境下,采用激光以所述掩模版为掩模照射所述衬底,在衬底接受激光照射的区域形成氧化物图形。
2.如权利要求1所述的形成方法,其特征在于,所述衬底含有硅元素,所述在衬底接受激光照射的区域形成的氧化物图形为氧化硅图形。
3.如权利要求2所述的形成方法,其特征在于,所述激光的波长在200纳米到350纳米的范围内。
4.如权利要求2所述的形成方法,其特征在于,所述衬底为单晶硅衬底,所述氧化硅图形的厚度在100埃到500埃的范围内。
5.如权利要求1所述的形成方法,其特征在于,所述激光的脉冲能量在1到的10焦耳的范围内。
6.如权利要求1所述的形成方法,其特征在于,所述含有氧气的环境包括纯氧环境和空气环境。
7.如权利要求1或2所述的形成方法,其特征在于,所述半导体结构的形成方法还包括:
以所述氧化物图形为硬掩模,刻蚀所述衬底,在所述衬底中形成腔体。
8.如权利要求7所述的形成方法,其特征在于,所述衬底包括硅衬底,刻蚀所述衬底的刻蚀剂包括四甲基氢氧化铵溶液。
9.如权利要求7所述的形成方法,其特征在于,所述腔体在平行于衬底的平面上的形状为矩形,所述矩形的长度和宽度在10到900微米的范围内。
10.如权利要求2所述的形成方法,其特征在于,所述氧化硅图形的特征尺寸在1微米到2微米的范围内。
11.如权利要求1所述的形成方法,其特征在于,提供衬底的步骤包括:在提供单晶硅衬底之后,在所述单晶硅衬底上形成非晶硅材料层,所述非晶硅材料层和单晶硅衬底共同组成衬底;
在含有氧气的环境下,采用激光以所述掩模版为掩模照射所述衬底,在衬底接受激光照射的区域形成氧化物图形的步骤包括:采用激光以所述掩模版为掩模照射所述非晶硅材料层,在所述非晶硅材料层上形成氧化硅图形。
12.如权利要求1所述的形成方法,其特征在于,所述衬底为非晶硅衬底,在所述非晶硅衬底接受激光照射的区域形成的氧化物图形为氧化硅图形。
13.如权利要求11或12所述的形成方法,其特征在于,所述氧化硅图形的厚度在100埃到1000埃的范围内。
14.一种半导体结构的形成装置,其特征在于,包括:
氧化膜生长设备,具有腔室,所述腔室中设有承载晶圆的承片台,所述腔室内的气体中含有氧气;
激光光源,用于发出激光;
掩模版,位于所述激光光源与承片台之间,用于使激光光源所发出激光的一部分投射到晶圆上,以形成氧化物图形。
15.如权利要求14所述的形成装置,其特征在于,所述激光光源位于所述氧化膜生长设备的腔室内。
16.如权利要求14所述的形成装置,其特征在于,所述氧化膜生长设备用于形成氧化硅图形,所述激光光源发出的激光波长在200纳米到350纳米范围内。
17.如权利要求14所述的形成装置,其特征在于,所述腔室内的气体为纯氧或空气。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410513649.3A CN105529245A (zh) | 2014-09-29 | 2014-09-29 | 半导体结构的形成方法以及半导体结构的形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410513649.3A CN105529245A (zh) | 2014-09-29 | 2014-09-29 | 半导体结构的形成方法以及半导体结构的形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105529245A true CN105529245A (zh) | 2016-04-27 |
Family
ID=55771394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410513649.3A Pending CN105529245A (zh) | 2014-09-29 | 2014-09-29 | 半导体结构的形成方法以及半导体结构的形成装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105529245A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111063761A (zh) * | 2018-10-17 | 2020-04-24 | 晶澳太阳能有限公司 | 一种太阳能电池的制备工艺 |
CN111063760A (zh) * | 2018-10-17 | 2020-04-24 | 晶澳太阳能有限公司 | 一种太阳能电池的制备工艺 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60249312A (ja) * | 1984-05-24 | 1985-12-10 | Fujitsu Ltd | 半導体装置の製造方法 |
EP0216933B1 (en) * | 1985-02-28 | 1991-07-31 | Sony Corporation | Method for fabricating an insulating oxide layer on semiconductor substrate surface |
US20060046476A1 (en) * | 2004-08-31 | 2006-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
CN1744283A (zh) * | 2004-08-31 | 2006-03-08 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
-
2014
- 2014-09-29 CN CN201410513649.3A patent/CN105529245A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60249312A (ja) * | 1984-05-24 | 1985-12-10 | Fujitsu Ltd | 半導体装置の製造方法 |
EP0216933B1 (en) * | 1985-02-28 | 1991-07-31 | Sony Corporation | Method for fabricating an insulating oxide layer on semiconductor substrate surface |
US20060046476A1 (en) * | 2004-08-31 | 2006-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
CN1744283A (zh) * | 2004-08-31 | 2006-03-08 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111063761A (zh) * | 2018-10-17 | 2020-04-24 | 晶澳太阳能有限公司 | 一种太阳能电池的制备工艺 |
CN111063760A (zh) * | 2018-10-17 | 2020-04-24 | 晶澳太阳能有限公司 | 一种太阳能电池的制备工艺 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6422484B2 (ja) | ウエハの裏側及び表側からのウエハダイシング | |
KR102365042B1 (ko) | 높은 다이 파괴 강도 및 매끈한 측벽을 위한 레이저 스크라이빙 및 플라즈마 에칭 | |
US8846498B2 (en) | Wafer dicing using hybrid multi-step laser scribing process with plasma etch | |
JP6081993B2 (ja) | プラズマエッチングを伴うハイブリッドガルバニックレーザスクライビングプロセスを用いたウェハダイシング | |
JP6513082B2 (ja) | ダイの破壊強度を高め、側壁を平滑化するためのレーザスクライビング及びプラズマエッチング | |
JP6516470B2 (ja) | 水溶性ダイアタッチフィルムを用いたレーザ・プラズマエッチングウェハダイシング | |
US9349648B2 (en) | Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensional top hat laser beam profile laser scribing process and plasma etch process | |
JP7018893B2 (ja) | 回転ビームのレーザスクライビングプロセスとプラズマエッチングプロセスとを使用する、ハイブリッドなウエハダイシングの手法 | |
US10336023B2 (en) | Method for creating patterns | |
JP2015057840A (ja) | フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング | |
US20130014905A1 (en) | Film peeling apparatus and film peeling method | |
CN103582943A (zh) | 多步骤和非对称塑形的激光束划线 | |
KR102476266B1 (ko) | 다중 통과 레이저 스크라이빙 프로세스 및 플라즈마 에칭 프로세스를 사용하는 하이브리드 웨이퍼 다이싱 접근법 | |
US9355907B1 (en) | Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process | |
TW201517152A (zh) | 用於使用雷射刻劃及電漿蝕刻之晶圓切割的交替遮蔽及雷射刻劃方法 | |
JP7470104B2 (ja) | 中間ブレークスルー処理を用いたハイブリッドレーザスクライビング及びプラズマエッチング手法を使用するウエハダイシング | |
CN105529245A (zh) | 半导体结构的形成方法以及半导体结构的形成装置 | |
US9245803B1 (en) | Hybrid wafer dicing approach using a bessel beam shaper laser scribing process and plasma etch process | |
US9281244B1 (en) | Hybrid wafer dicing approach using an adaptive optics-controlled laser scribing process and plasma etch process | |
US9177861B1 (en) | Hybrid wafer dicing approach using laser scribing process based on an elliptical laser beam profile or a spatio-temporal controlled laser beam profile | |
US11342226B2 (en) | Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process | |
JP4042893B2 (ja) | 無機多層レジストのイオンビーム注入リソグラフィーによるSi半導体微細構造体の加工方法 | |
US9330977B1 (en) | Hybrid wafer dicing approach using a galvo scanner and linear stage hybrid motion laser scribing process and plasma etch process | |
US20220044968A1 (en) | Mainframe-less wafer transfer platform for wafer processing modules | |
JPWO2003054973A1 (ja) | 無機多層レジストのイオンビーム微細加工方法及びこの方法による半導体デバイス、量子デバイス、マイクロマシーンコンポーネント及び微細構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160427 |