CN1732551B - 场发射型电子源及其制造方法 - Google Patents

场发射型电子源及其制造方法 Download PDF

Info

Publication number
CN1732551B
CN1732551B CN2003801077246A CN200380107724A CN1732551B CN 1732551 B CN1732551 B CN 1732551B CN 2003801077246 A CN2003801077246 A CN 2003801077246A CN 200380107724 A CN200380107724 A CN 200380107724A CN 1732551 B CN1732551 B CN 1732551B
Authority
CN
China
Prior art keywords
film
resilient coating
layer
lower electrode
electron source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2003801077246A
Other languages
English (en)
Other versions
CN1732551A (zh
Inventor
栎原勉
菰田卓哉
相泽浩一
本多由明
马场彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Publication of CN1732551A publication Critical patent/CN1732551A/zh
Application granted granted Critical
Publication of CN1732551B publication Critical patent/CN1732551B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H01J1/3042—Field-emissive cathodes microengineered, e.g. Spindt-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/304—Field emission cathodes
    • H01J2201/30446—Field emission cathodes characterised by the emitter material
    • H01J2201/30453—Carbon types
    • H01J2201/30469—Carbon nanotubes (CNTs)

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

场发射型电子源具有在由玻璃衬底构成的绝缘衬底(11)的一个表面(前表面)侧上形成的多个电子源元件(10a)。各电子源元件(10a)包括下部电极(12)、由形成在下部电极(12)上的非晶硅层构成的缓冲层(14)、在该缓冲层(14)上形成的多晶硅层(3)、在该多晶硅层(3)上形成的强电场漂移层(6)、以及在该强电场漂移层(6)上形成的表面电极(7)。该场发射型电子源可以降低电子发射性能的面内变化。

Description

场发射型电子源及其制造方法
技术领域
本发明涉及一种场发射型的电子源及制造场发射型电子源的方法，该场发射型的电子源可以利用场发射现象发射电子束。
背景技术
目前已知的一种使用纳米晶体硅的电子设备是如图17和18所示的场发射型的电子源(例如，日本专利公开号No.2987140和3112456)。
图17所示的场发射型的电子源10’(下面简称为“电子源”)包括作为导电衬底的n型硅衬底1，由氧化多孔硅层构成并在该n型硅衬底1的主表面侧形成的强场漂移层(下面简称为“漂移层”)6，由金属薄膜(例如金薄膜)构成并在该漂移层6的前表面上形成的表面电极7，以及在该n型硅衬底1的背表面上形成的欧姆电极2。该n型硅衬底1和欧姆电极2一起作为下部电极12。在图17所示的电子源10’中，在n型硅衬底1和漂移层6之间插入未掺杂多晶硅层3，从而与漂移层6结合构成电子传输部分。按照上述结构，已知还有另一种电子源，该电子源的电子传输部分仅由漂移层6构成，而在n型硅衬底1和漂移层6之间没有插入任何多晶硅层3。
图17所示的电子源10’根据例如下面的步骤发射电子。首先将集电极21布置在与表面电极7相对的位置。将该表面电极7和集电极21之间的空间保持为真空。然后在表面电极7和下部电极12之间施加DC电压Vps，从而使表面电极7的电势高于下部电极12的电势。同时，在集电极21和表面电极7之间施加DC电压Vc，从而使集电极21的电势高于表面电极7的电势。可以将该DC电压Vps设定为适当的值，从而使下部电极12发射的电子进入漂移层6并围绕该漂移层6漂移，然后穿过表面电极7射出(图17中的虚线表示出穿过表面电极7发射出的电子e-的流向)。该表面电极7的厚度被设定在大约10到15nm的范围内。
图17所示的电子源10’中的下部电极12由n型硅衬底1和欧姆电极2构成，但是如图18所示的另一种常用电子源10″一样，也可以用绝缘衬底11和在该绝缘衬底11的一个表面上形成的金属薄膜的结合来替换上述下部电极12，该绝缘衬底11由具有绝缘性能的玻璃衬底构成。在图18，与图17中所示电子源10’相同的部件或元件由相同的附图标记或编号来定义。该电子源10″按照与图17所示的电子源10’相同的操作步骤来发射电子。穿过漂移层6前表面的电子为热电子。因此，这种电子可以很容易穿过表面电极7并射入真空内。
通常，在电子源10’和10″中，表面电极7和下部电极12之间的电流被称为“运载电流(diode current)Ips”，集电极21和表面电极7之间的电流被称为“放射电流(放射电子电流)Ie”。随着放射电流Ie与运载电流之间的比值(Ie/Ips)增加，电子源10’和10″中的电子发射效率[(Ie/Ips)×100(％)]也变大。即使施加在表面电极7和下部电极12之间的DC电压Vps被设定为10到20V范围内的低值，电子源10’和10″也能够发射电子。该放射电流Ie随着DC电压Vps增大而增加。
可以利用例如下面的步骤制造图18所示的电子源10″。如图19A所示，首先通过溅射处理或任何其他适当的处理在绝缘衬底11的一个主表面(下称为“前表面”)上形成下部电极12。随后，在400℃或更高的衬底温度下，通过等离子CVD处理或任何其它适当的处理在下部电极12的前表面上形成未掺杂多晶硅层3。
然后，如图19B所示，将该多晶硅层3阳极化为给定深度，从而形成多孔多晶硅层4’。该多孔多晶硅层4’包括多个多晶硅晶粒以及很多纳米级的硅纳米晶体。随后，如图19C所示，通过快速加热处理或电化学氧化处理将该多孔多晶硅层4’氧化以形成漂移层6。然后，如图19D所示，通过蒸镀处理或任何其他适当的处理在漂移层6的前表面上形成表面电极6。
如图20所示，使用图18所示的电子源10″作为例如显示器的电子源。在图20所示的显示器中，在与电子源10″相对的位置上设置一个由平板形状玻璃衬底构成的荧光屏50。与该电子源10″相对的荧光屏50的表面由集电极(下称“阳极”)21形成，该阳极由透明导电薄膜(例如ITO薄膜)构成。与电子源10″相对的阳极21的表面具有以像素为单位形成的荧光材料以及由黑色材料制成并在荧光材料之间形成的块状条纹。响应于电子源10″发出的电子，施加在与电子源10″相对的阳极21表面上的每个荧光材料可以发出可见光。电子源10″发射出的电子被施加到阳极21上的特定电压加速，并以高能量电子的形式与荧光材料相撞。此处所使用的荧光材料可以分别显示出可见颜色R(红)、G(绿)和B(蓝)。利用矩形框架(未示出)将荧光屏50与电子源10″分隔开来。将该荧光屏50和电子源10″之间形成的空间密封起来并保持为真空。
图20所示的电子源10″包括：由具有绝缘性能的玻璃衬底构成的绝缘衬底11，在绝缘衬底11的一个表面上彼此平行排列的多个下部电极12，分别与对应下部电极12重叠的多个多晶硅层30，以及多个漂移层6，每个漂移层6由被氧化的多孔多晶硅层构成并且每个漂移层6被形成为重叠在对应的多晶硅层上。电子源10″还包括多个隔离层16和多个表面电极7，所述隔离层16由多晶硅层构成并且被布置成填充在相邻漂移层6之间、相邻多晶硅层3之间和相邻下部电极12之间的空间内，所述表面电极7彼此平行地排列在漂移层6和隔离层16上，从而沿着与下部电极12的纵向方向正交的方向在漂移层6和隔离层16上延伸。
在图20所示的电子源10″中，漂移层6、多晶硅层3和隔离层16结合在一起作为电子传输部分5。如图21所示，该电子传输部分5处于多个下部电极12和多个表面电极7之间，所述多个下部电极彼此平行地排列在绝缘衬底11的一个表面上，所述多个表面电极7彼此平行地排列在与绝缘衬底11的一个表面平行的平面上，并在与下部电极12的纵向方向正交的方向上延伸。按照这种结构，已知还有其它电子源，该电子源的电子传输部分5仅包括漂移层6和隔离层16，在漂移层6和下部电极12之间没有多晶硅层3。
在该电子源10″中，多个下部电极12和多个表面电极7上与它们交叉点相对应的区域将该漂移层6的一部分夹在中间，所述多个下部电极12彼此平行地排列在绝缘衬底11的一个表面上，所述多个表面电极7彼此平行地排列，并在与下部电极12的纵向方向正交的方向上延伸。因此，通过适当选择一对目标表面电极7和下部电极12，并在所选电极对之间施加特定电压，可以在与所选择的表面电极7和下部电极12对之间的交叉点相对应的区域中形成强电场，实现从该区域中发射出电子。即，在包括多个下部电极12和多个表面电极7的矩阵(点阵)的交叉点处分别形成多个电子源元件10a，每个电子源元件10a包括下部电极12、多晶硅层3、漂移层6和表面电极7。因此，通过向表面电极7和下部电极12的对应对上施加特定电压，可以从任何希望的电子源元件10a中发射电子。该电子源元件10a按照与像素一对一的方式形成。
按照下面的过程准备图20所示的电子源10″中的漂移层6。首先在绝缘衬底11的一个表面上形成多个下部电极12。随后在400℃或更高(例如400℃到600℃)的衬底温度下，通过等离子CVD处理、低压CVD处理或任何其他适当的处理，在绝缘衬底11的一个表面的全部范围上形成未掺杂多晶体硅3。然后，在包含氢氟酸溶液的电解液中将多晶硅层3重叠在下部电极12上的部分阳极化，从而形成多个多晶硅层。每个多晶硅层包括多个多孔多晶硅微粒和很多纳米级的硅纳米晶体。随后，通过快速加热处理或电化学氧化处理将该多孔多晶硅层氧化以形成多个漂移层。每个漂移层6包括多个多晶硅微粒和很多纳米级的硅纳米晶体，其中每个多晶硅微粒和每个硅纳米晶体都具有由氧化硅薄膜形成的表面。
如上所述，图20所示的电子源10″的制造过程包括以下步骤：在绝缘衬底11的前表面上形成下部电极12，在绝缘衬底11前表面上的全部区域上形成未掺杂多晶硅3，将多晶硅层3重叠在下部电极12上的部分阳极化，从而形成多个多孔多晶硅层，将这些多孔多晶硅层氧化以形成多个漂移层6。
就是说，在图20所示的电子源10″的生产过程中，在下部电极12上形成多晶硅层3的基础上，才会形成漂移层6。在该过程中，如果在形成多晶硅层3期间产生了一些缺陷，例如针孔，则很可能导致漂移层6出现缺陷。这会造成施加在漂移层上的电场出现面内不均匀性以及电子发射特性的面内变化增加。相应的，由于强电场强度使漂移层6的一部分加速劣化而导致显示器出现亮度不均匀度增加以及缩短寿命等问题。另外，由于漂移层6的缺陷，图20中所示的电子源10″会出现不同生产批次之间的电子发射性能差异增大的问题。
相似的，在图18所示的电子源10″中，在形成多晶硅层3期间所产生的这种针孔类缺陷也会导致漂移层6出现缺陷。这会导致不同生产批次之间电子发射性能差异增加或具有更大面积的电子源的电子发射性能的面内变化增加等问题。另外，由于强电场强度使漂移层6的一部分加速劣化，该电子源10″还会出现耐用性缩短的问题。
发明概述
考虑到上面的问题，本发明的一个目的是提供一种电子源，与现有电子源相比，该电子源的电子发射性能的面内变化减小，本发明还提供一种制作这种电子源的方法。
为了实现上述目的，根据本发明，提供一种电子源(场发射型电子源)，它包括绝缘衬底和在该绝缘衬底的一个表面(前表面)侧上形成的电子源元件。该电子源元件具有下部电极、表面电极和由多晶硅构成的漂移层(强电场漂移层)。该漂移层位于下部电极和表面电极之间。当向下部电极和表面电极施加特定电压并使表面电极的电势比下部电极的电势更高时所产生的电场、该强电场漂移层使电子经此穿过。另外，在漂移层和下部电极层之间提供一个缓冲层，该缓冲层的电阻大于多晶硅的电阻。
根据该电子源，可以使漂移层中以其它方式产生的缺陷最小化，从而使施加在漂移层上的电场实现面内均匀。因此与传统电子源相比，可以降低电子发射性能的面内变化。
在本发明的电子源中，缓冲层包括非晶体层(或由其构成)。在相对较低温度下可以很容易形成该缓冲层。特别是，如果该非晶体层为非晶硅层，则可以通过经常使用的半导体生产工艺来形成它。
在根据本发明的电子源中，在绝缘衬底前表面侧可以形成很多电子源元件。另外，该绝缘衬底包括(或由其构成)可以使红外射线经此通过的玻璃衬底。缓冲层包括一部分薄膜(或由其构成)，该薄膜由能够吸收红外射线的材料制成，并且在形成强电场漂移层之前就覆盖绝缘衬底前表面的该侧的整个面积。根据该电子源，当从与该前表面相对的另一表面(背表面)侧加热该绝缘衬底以形成漂移层时，不论下部电极的图案如何，该前表面侧上的温度分布都是均匀的。另外，与作为缓冲层的薄膜仅在与下部电极重叠的区域中形成的电子源相比，该漂移层属性的面内变化可以被最小化，从而减少了电子发射性能的面内变化。
在本发明的一个特定实施例中，电子源的强电场漂移层可包括阳极化后的多孔多晶硅(或由其构成)。另外，该强电场漂移层可包括多个柱状半导体晶体和很多纳米级的半导体纳米晶体，每个柱状半导体晶体沿着下部电极的厚度方向形成，这些半导体纳米晶体位于半导体晶体之间并且每个都具有由绝缘薄膜形成的表面，该绝缘薄膜的厚度小于半导体纳米晶体的微粒尺寸。根据该电子源，可以降低电子发射期间对真空的依赖性。另外，通过柱状半导体晶体可以将漂移层所产生的热量的一部分散发出去。因此，该电子源可以稳定地发射电子，而在电子发射期间不会出现间歇现象。
本发明还提供了一种制造上述电子源的方法。该方法包括在绝缘衬底前表面侧上形成下部电极，然后在形成强电场漂移层之前在该下部电极上形成缓冲层。
与直接在下部电极上形成漂移层的制造方法相比，该制造方法可以将该漂移层中以另外的方式产生的缺陷最小化，从而提高漂移层的属性。因此，该方法提供了一种电子源，该电子源的电子发射性能的面内变化很小。另外，该方法可以减小不同生产批次之间电子发射性能的差异。
另外，本发明提供了一种制造上述特定实施例所述电子源的方法。该制造方法包括在绝缘衬底的前表面侧上形成下部电极的下部电极形成步骤，在下部电极形成步骤之后在绝缘衬底的前表面侧上形成缓冲层的第一薄膜形成步骤，在缓冲层的表面上形成多晶半导体层的第二薄膜形成步骤，通过阳极化工艺使多晶半导体层的至少一部分纳米结晶化以形成半导体纳米晶体的纳米结晶步骤，以及在各半导体纳米晶体的表面上形成绝缘薄膜的绝缘薄膜形成步骤。与直接在下部电极上形成多晶半导体层的传统方法相比，根据该制造方法可以使多晶硅层中以另外方式产生的缺陷最小化。
在上述生产方法中，在不使缓冲层表面暴露给空气的情况下，可以在第一薄膜形成步骤之后执行第二薄膜形成步骤。该方法可以防止在缓冲层和多晶半导体层之间形成由氧化膜构成的隔离层，从而避免由于该隔离层导致电子发射性能劣化。
在上述生产方法中，第一和第二薄膜形成步骤中都可以使用等离子CVD工艺作为薄膜形成工艺。在这种情况下，当第一薄膜形成步骤转到第二薄膜形成步骤时，用于等离子CVD工艺的输出功率或输出压力从用于形成缓冲层的第一条件转变为用于形成多晶半导体层的第二条件。与工艺参数包括输出功率或输出压力的传统方法相比，该方法可以简化薄膜形成工艺。
在上述生产方法中，在第一和第二薄膜形成步骤中，都可以使用等离子CVD处理或催化CVD工艺作为薄膜形成工艺。在这种情况下，当从第一薄膜形成步骤转到第二薄膜形成步骤时，用于等离子CVD工艺或催化CVD工艺的分压比或源气体种类都会从用于形成缓冲层的第一条件转变为用于形成多晶半导体层的第二条件。与工艺参数包括分压比或源气体种类的传统方法相比，本方法可以简化薄膜形成工艺。
根据本发明的生产方法在第一和第二薄膜形成步骤之间还包括一预生长处理步骤，该步骤用于对缓冲层的表面进行处理从而在第二薄膜形成步骤的初始阶段促进晶核生长。当在第二薄膜形成步骤中形成了多晶半导体层时，该方法可以促进晶体生长，从而提高了电子发射性能和电子源的寿命。
另外，该预生长处理步骤还可以对缓冲层的表面进行等离子处理。当在第二薄膜形成步骤中使用了利用等离子的薄膜形成装置，例如等离子CVD装置时，可以在用于执行第二薄膜形成步骤的腔室中执行预生长处理步骤。因此，可以连续执行该预生长处理步骤和第二薄膜形成步骤从而减少处理时间。
该预生长处理步骤可以对缓冲层的表面进行氢等离子处理。在这种情况下，第二薄膜形成步骤包括通过利用至少包括硅烷基气体的源气体执行等离子CVD处理，形成多晶硅层以作为多晶半导体层的步骤。可以在用于执行第二薄膜形成步骤的腔室中执行该预生长处理步骤。因此，可以连续执行该预生长处理步骤和第二薄膜形成步骤从而减少处理时间。当在第二薄膜形成步骤中使用包括硅烷基气体和氢气的源气体时，可以通过使用氢气作为源气体中的一种来执行预生长处理步骤，可以通过用于氢气的管子将该氢气导入腔室中。这样可以不需要对用于等离子CVD处理的装置进行特别改进。
可供选择地，该预生长处理步骤可以是对缓冲层的表面进行氩等离子处理的步骤。当在第二薄膜形成步骤中使用了利用等离子的薄膜形成装置，例如等离子CVD装置时，可以在用于执行第二薄膜形成步骤的腔室中执行预生长处理步骤。因此，可以连续执行该预生长处理步骤和第二薄膜形成步骤从而减少处理时间并促进多晶半导体层中的结晶。
可供选择地，该预生长处理步骤可以在缓冲层表面上形成一个包括多个硅纳米晶体的层的步骤。该预生长处理可以在不需要任何等离子处理的情况下，促进多晶半导体层中的结晶。
附图说明
从下面的附图和实施例详细说明中可以很明显看出本发明的其他特征和优点。在这些附图中，相同的部件或元件由相同的参考数字或标记来表示。
图1示出根据本发明一个实施例的电子源(场发射型电子源)的局部透视图；
图2示出图1所示电子源的示意性局部放大截面图；
图3示出图1所示电子源的工作的说明性示意图；
图4示出使用了图1所示电子源的图像显示单元的示意性局部方块图；
图5示出图1所示电子源的驱动方法的说明性示意图；
图6A到6D示出根据用于本发明电子源的制造方法所生产出的中间和最终产品的示意性截面图；
图7示出本发明电子源的工作的说明性示意图；
图8示出本发明电子源的电子发射性能的图表；
图9示出作为比较例子的电子源的电子发射性能的图表；
图10A示出使用作为比较例子的电子源的显示单元的亮度图案；
图10B示出使用根据本发明电子源的显示单元的亮度图案；
图11示出根据本发明的另一种电子源的电子发射性能的图表；
图12示出作为比较例的另一种电子源的电子发射性能的图表；
图13示出根据本发明另一电子源的电子发射性能的图表
图14示出作为比较例的另一电子源的电子发射性能的图表；
图15示出根据本发明电子源的制造方法的说明性示意图；
图16示出用于比较的电子源的制造方法的说明性示意图；
图17示出传统电子源的工作的说明性示意图；
图18示出另一传统电子源的操作的说明性示意图；
图19A到19D示出在传统电子源的制造方法中生产出的中间和最终产品的示意性截面图；
图20示出使用图17所示电子源的显示器的示意性透视图；
图21示出图20中所示显示器的电子源的示意性透视图。
实现本发明的最佳模式
本申请基于在先日本专利申请No.2002-381944并请求将其作为优先权，该日本在先申请的全部内容都将通过引用结合在本申请中。
下面将参照附图详细说明本发明的实施例。
如图1所示，根据本实施例的电子源(场发射型电子源)10包括绝缘衬底11，它由具有绝缘性能的玻璃衬底构成；多个下部电极12，它们在绝缘衬底11的一个主要部分(前表面)的侧部彼此平行排列；多个表面电极7，它们在与绝缘衬底11的前表面平行的平面上彼此平行地排列，从而沿着与下部电极12正交的方向延伸；以及设置在绝缘衬底11的前表面侧部上的电子传输部分。电子传输部分包括多个缓冲层14，它们由未掺杂非晶硅层构成并且都形成为与对应的下部电极12重叠；多个多晶硅层3，它们都形成为重叠在对应的缓冲层14上；多个漂移层(强电场漂移层)6，它们都形成为重叠在对应的多晶硅层3上；和多个隔离层16。隔离层16被布置成填充在相邻漂移层6之间、相邻多晶硅层3之间和相邻未掺杂非晶硅层之间的各自空间内，该未掺杂非晶硅层形成缓冲层14。各隔离层16由与多晶硅层3一起形成的未掺杂多晶硅层和与缓冲层14一起形成的未掺杂非晶硅层构成。
通过在由金属(例如W、Mo、Cr、Ti、Ta、Ni、Al、Cu或Pt、及其合金等金属或例如硅化物等金属间化合物)制成的单层薄膜上制作布线图案可以形成下部电极12。可供选择地，通过在金属制成的多层薄膜上制作图案也可以形成下部电极12。每个下部电极12的厚度大约为250-300nm。
表面电极7由具有较小功函的金属(例如金)制成。但是，表面电极7的材料并不局限于金。各表面电极7也可以是单层或多层结构中的一种。表面电极7的厚度可以被设定为可以使电子从漂移层6穿过该表面电极的任何适当值，例如大约10-15nm。下部电极12和表面电极7都被形成为条形形状。各表面电极7与下部电极12部分相对。各下部电极12的纵向相对端部处均形成有衬垫28。各表面电极7的纵向相对端部处均形成有衬垫27。
如图20所示的传统电子源10″，在根据本实施例的电子源10中，通过对应于多个下部电极12和多个表面电极7之间的交叉点的区域将该漂移层6的一部分夹在中间，所述多个下部电极12彼此平行地排列在绝缘衬底11的前表面的一侧上，所述多个表面电极7彼此平行地排列，并在与下部电极12的纵向方向正交的方向上延伸。因此，可以适当选择一对目标表面电极7和下部电极12，并在所选电极对之间施加特定电压，从而在与所选择的表面电极7和下部电极12对之间的交叉点相对应的区域中形成强电场，实现从该区域中发射出电子。即，在包括多个下部电极12和多个表面电极7的矩阵(点阵)的多个交叉点处分别形成多个电子源元件10a，每个电子源元件10a包括下部电极12、缓冲层14、多晶硅层3、漂移层6和表面电极7。因此，通过向表面电极7和下部电极12的对应对上施加特定电压，可以从任何希望的电子源元件10a中发射电子。这样，各表面电极7就不再需要被形成为条形形状。例如，可以将表面电极形成为仅覆盖与电子源元件10a对应的区域，并利用具有低电阻的总线电极将表面电极7彼此电连接，其中上述表面电极沿与下部电极12的纵向方向正交的方向排列。
漂移层6是通过下面将要描述的纳米结晶和氧化处理来形成的。如图2所示，各漂移层6包括多个柱状多晶硅微粒(半导体晶体)51和很多纳米级的硅纳米晶体(半导体纳米晶体)63，每个柱状多晶硅微粒51从下部电极12的前表面侧平行延伸并且均具有由氧化硅薄膜52形成的表面，纳米级的硅纳米晶体63位于微粒51之间并且每个都具有由氧化硅薄膜(绝缘薄膜)64形成的表面，该氧化硅薄膜64的厚度小于半导体纳米晶体的微粒尺寸。各微粒51沿着下部电极12的厚度方向延伸(或沿着绝缘衬底11的厚度方向延伸)。
本实施例中的电子源元件10a根据例如下面的步骤发射电子。如图3所示，首先将集电极21布置在与表面电极7相对的位置。将该表面电极7和集电极21之间的空间保持在真空中。然后从驱动电源Va向表面电极7和下部电极12之间施加DC电压，从而使表面电极7的电势高于下部电极12的电势。同时，在集电极21和表面电极7之间施加DC电压Vc，从而使集电极21的电势高于表面电极7的电势。可以将该DC电压Vps设定为适当的值，从而使下部电极12发射的电子进入漂移层6并围绕该漂移层6漂移，然后穿过表面电极7射出。
上述电子源元件10a中的电子发射可能是基于下面的模式实现的。
从驱动电源Va向表面电极7和下部电极12之间施加驱动电压，从而向表面电极7提供更高的电势。通过该操作，实现从下部电极12向漂移层6发射电子e-。同时施加在漂移层6上的电场主要作用于氧化硅薄膜64上。因此，通过作用于氧化硅薄膜64上的强电场可以使电子e-加速进入漂移层6。在按照图3中的箭头方向漂移之后，电子e-穿过表面电极7并射入真空空间。在该漂移层中，从下部电极12射出的电子e-几乎不会被硅纳米晶体63散射。因此，利用施加在氧化硅薄膜64上的电场加速的电子可以漂移并穿过表面电极7射出。另外，通过微粒51可以释放漂移层6中产生的热量。因此，在电子发射期间，可以在不发生跳跃现象(hopingphenomenon)的情况下发射电子。进入漂移层6的前表面中的电子被认为是热电子。因此电子可以很容易穿过表面电极7并射入真空空间。
在根据本实施例的电子源10中，使用GS77(SaintGobain Co.生产的玻璃衬底的商标名)作为绝缘衬底11(玻璃衬底)，该GS77是一种可用于PDP的高应变点玻璃衬底。在这种情况下，绝缘衬底11的温度膨胀系数大于硅的温度膨胀系数。因此，在下部电极12和绝缘衬底11之间插入由未掺杂多晶硅层构成的抗剥离层13，以防止电子传输部分5从下部电极12上剥离。
根据本实施例所述的电子源10用于例如彩色图像显示单元中。在这种情况下，利用图4所示的驱动电路来驱动电子源10。该驱动电路30包括X控制器33，用于控制属于由多个表面电极7构成的多个X电极组中的每一个X电极组的表面电极7的电势；Y控制器34，用于控制属于由多个下部电极12构成的多个Y电极组中的每一个Y电极组的下部电极12的电势；信号处理器31，用于将输入图像信号转换为用于驱动电子源10且具有矩阵结构的驱动信号；和偏置(或驱动)信号控制器32，用于根据信号处理器31所转换出的驱动信号而向X控制器33和Y控制器34发出指令。与图20所示的传统电子源10″一样，电子源元件10a与像素一对一对应的形成，所述像素处于玻璃面板50(参见图20)中并被排列在与电子源10相对的位置上，所述像素分别由表现出R、G和B颜色的荧光材料构成。
如图5所示，在用于驱动根据本实施例电子源10的驱动电路30中，在所选择的电子源元件10a的表面电极7和下部电极12之间施加单脉冲正向偏压的电压V1。随后，在相同电子源元件10a的表面电极7和下部电极12之间施加单脉冲反向偏压的电压V2。为此，在驱动电路30中提供控制反向偏置电压的反向偏置控制器35。该反向偏置控制器35可以操作成检测流经上述电子源元件10a的反向电流。然后，反向偏置控制器35操作成控制在表面电极7和下部电极12之间施加反向偏置电压，从而使反向偏置电压属于指定范围内(例如，将其稳定为由电子源元件10a驱动开始时的反向电流值所限定的特定电流值)。
参照图6A到6D，下面将说明该电子源的制造方法。图6A到6D均示出了对应于一个电子源元件10a的垂直部分。
为了形成抗剥离层13，首先在给定处理温度(例如450℃)下通过等离子CVD处理在具有给定厚度(例如2.8mm)的绝缘衬底11的前表面上形成具有给定厚度(例如100nm)的未掺杂多晶硅层。随后，为了形成下部电极12，通过溅射处理在多晶硅层上形成具有给定厚度(例如，250nm)的金属薄膜(例如钨薄膜)。然后，在该金属薄膜商提供光致抗蚀材料以形成光致抗蚀层。随后，为了留下与下部电极12对应的金属薄膜区域，利用平板印刷技术对光致抗蚀层制作图案。然后，使用该制作图案的光致抗蚀层作为掩膜，通过反应离子蚀刻处理使金属薄膜和多晶硅层形成图案。通过上述步骤，可以形成多个下部电极12和多个抗剥离层13，其中每个下部电极12由金属薄膜的一部分构成，每个抗剥离层13由多晶硅层的一部分构成(下部电极形成步骤)。
在去除光致抗蚀层后，通过等离子CVD处理形成具有给定厚度(例如80nm)且用作缓冲层14的非晶硅层，使其覆盖该绝缘衬底11的上述一个表面或前表面的侧部上的全部面积(第一薄膜形成步骤)。随后，在给定处理温度(例如450℃)下通过等离子CVD处理在缓冲层14上形成具有给定厚度(例如1.5um)的未掺杂多晶硅层3(半导体层)(第二薄膜形成步骤)。通过上述步骤，可以获得具有如图6A所示结构的中间产品。
在形成未掺杂多晶硅层3之后，对图6A所示的中间产品进行纳米结晶处理(纳米结晶步骤)。通过该步骤，在将要形成为漂移层6的区域中形成复合纳米晶体层(下称为“第一复合纳米晶体层”)，该复合纳米晶体层由包括很多微粒51(参见图2)和很多硅纳米晶体63(参见图2)的混合物的多晶硅构成。最终，获得具有图6B所示的结构的中间产品。
纳米结晶处理是使用通过将55wt％的氟化氢溶液和酒精按照1∶1的混合比混合制备的电解液来执行的。将图6A所示的中间产品浸入该电解液中同时使用作阳极的下部电极12和用作阴极的铂电极位于多晶硅层3的两侧。然后，在给定的时间周期内(例如10秒)向阳极和阴极之间提供恒定电流(例如，具有12mA/cm2的电流强度的电流)，同时利用由500W钨灯构成的光源所发出的光照射多晶硅层3的主表面。通过该步骤，在多晶硅层3与下部电极12重叠的各区域中形成包括微粒51和硅纳米晶体63的第一复合纳米晶体层。
在完成纳米结晶处理之后，对图6B所示的中间产品进行氧化处理(绝缘薄膜形成步骤)从而将第一复合纳米晶体层4氧化。通过该步骤，在多晶硅层3与下部电极12重叠的各区域中形成漂移层6，该漂移层6由具有如图2所示结构的复合纳米晶体层(下称“第二复合纳米晶体层”)构成。因此，可以得到具有图6C所示结构的中间产品。
该氧化处理是使用通过在乙二醇(有机溶剂)中溶解0.04mol/l的硝酸钾(溶解物质)而制备的电解液来执行的。将图6C所示的中间产品浸入该电解液中，同时使用作阳极的下部电极12和用作阴极的铂电极位于第一复合纳米晶体层4的两侧。然后，向阳极和阴极之间提供恒定电流(例如，具有0.1mA/cm2的电流强度的电流)，直到阳极和阴极之间的电压增加到20V，以采样电化学的方式氧化该第一复合纳米晶体层4。通过该步骤，可以形成由第二复合纳米晶体层构成的漂移层6，该第二复合纳米晶体层包括覆盖有氧化硅薄膜52的微粒51和覆盖有氧化硅薄膜53的硅纳米晶体63。在多晶硅层3中，填充在相邻漂移层6之间的各部分作为隔离层16。
在本实施例中，通过纳米结晶处理形成的各第一复合纳米晶体层4中除了微粒51和硅纳米晶体63以外的区域被形成为由非晶硅构成的非晶区域。各漂移层6中除了具有氧化硅薄膜52的微粒51和具有氧化硅薄膜64的硅纳米晶体63以外的区域被形成为由非晶硅或部分氧化后的非晶硅构成的非晶区域65。另外，根据纳米结晶处理条件，可以将非晶区域65形成为孔隙。在这种情况下，各第一复合纳米晶体层4与多孔非晶硅层4’(见图19)具有相同的结构。
在形成漂移层6和隔离层16之后，通过蒸镀处理形成由金薄膜形成的表面电极7。通过该步骤，可以得到如图6D所示的电子源10。
该电子源10(电子源元件10a)在漂移层6和下部电极12之间插入了缓冲层14。因此，可以使漂移层6中产生的缺陷最小化，从而与传统电子源相比使施加在漂移层6上的电场实现改进的面内均匀，并且可以降低电子发射性能的面内变化。特别是，根据上述生产方法，与下部电极12上没有缓冲层14的传统电子源相比，可以降低将形成为漂移层6的未掺杂多晶硅层3中产生缺陷的危险。很自然的结果是，也可以降低漂移层6中产生缺陷的危险，从而使漂移层的性能提高。因此，与传统电子源相比，该方法可以提供电子发射性能的面内变化更小的电子源。另外，该方法可以使不同生产批次之间的电子源10的电子发射性能变化降低。
上述实施例使用例如非晶硅层的非晶层作为缓冲层14。但是，该非晶层通常比例如多晶硅层等多晶层具有更高的电阻。因此，随着缓冲层14的厚度增加，该缓冲层14的电阻也增加，从而导致电子源的性能恶化。因此，缓冲层14的厚度应当更薄一些。特别是，通过将缓冲层14的厚度设定为等于或小于将要插入到缓冲层14和漂移层6之间的多晶硅层3的厚度，可以抑制缓冲层14的电阻所造成的任何不利影响。
下面将根据电子源10的电子发射性能来说明一个特定例子(下称“例子1”)，在该电子源10中，缓冲层14的厚度为80nm，表面电极7和下部电极12的数目均为四。为了便于说明，如图7所示，假设该四个表面电极7也分别用作行选择电极X1、X2、X3和X4，而且该四个下部电极也分别用作列选择电极Y1、Y2、Y3和Y4。在如图5所示的条件下驱动该电子源元件10a，其中正向偏置电压V1为18V，脉冲宽度H1为5ms，反向偏置电压V2为-10V，脉冲宽度H2为5ms。
图8示出作为发明例子1的电子源10的电子发射性能。图9示出作为一个比较例子(下称为“比较例子1”)，不具有缓冲层4的电子源10的电子发射性能。在图8和9中，水平和垂直轴分别表示驱动电压(偏置电压)和电流强度。在图8和9中，垂直轴上具有较高值的四种标记(图形)均表示阳极电流Ips(见图3)的电流强度，垂直轴上具有较低值的四种类型标记(图形)均表示发射电流Ie(见图3)的电流强度。由标记“○”表示的线A示出与列选择电极Y1相关关的四个电子源元件10a的性能。由标记“□”表示的线B示出与列选择电极Y2相关的四个电子源元件10a的性能。由标记“△”表示的线C示出与列选择电极Y3相关的四个电子源元件10a的性能。由标记
Figure GSB00000180025600151
表示的线D示出与列选择电极Y4相关的四个电子源元件10a的性能。从图8和9可以看出，被设定为80nm的缓冲层厚度对于I-V性能没有不利影响。
图10A和10B示出荧光板的荧光材料层的亮度图案(电子发射性能)的测量结果，其中该荧光屏被布置在与电子源10相对的位置处，在与电子源10相对的荧光板的表面上形成荧光材料层。图10A示出一显示单元的亮度图案，该显示单元使用了不具有缓冲层14的比较例1的电子源。图10B示出一显示单元的亮度图案，该显示单元使用了具有缓冲层14的发明例子1的电子源10。从图10A和10B之间的比较可以看出，具有缓冲层14的发明例子1的亮度面内变化比不具有缓冲层14的比较例子1要小。该亮度取决于发射电流Ie的水平。因此，可以证明具有缓冲层14的发明例子1的发射电流Ie的面内变化比不具有缓冲层14的比较例子1更小。另外，该结果表明将缓冲层14的厚度设定为100nm可以充分提高电子发射性能的面内均匀度。因此，最好将该缓冲层14的厚度设定在100-200nm之间。
在该电子源的上述生产方法中，使用等离子CVD处理作为形成缓冲层14的步骤(第一薄膜形成步骤)中的薄膜形成处理。该等离子CVD处理还可被用作形成未掺杂多晶硅层3(第二薄膜形成步骤)的步骤中的薄膜形成处理。因此，在使用单独或公共的等离子CVD装置可以执行第一和第二薄膜形成步骤。在这种情况下，在第一薄膜形成步骤完成之后，可以在不将缓冲层14的表面暴露给外界的情况下，执行第二薄膜形成步骤。因此，可以消除需要在缓冲层14和多晶硅层3之间形成氧化薄膜或隔离层的风险，从而防止隔离层的电阻对电子发射性能造成不利影响。另外，在公共的腔室中可以连续执行第一和第二薄膜形成步骤，从而减少了处理时间。
在第一和第二薄膜形成步骤中所使用的等离子CVD处理的处理参数包括输出功率、输出压力、源气体的分压比、源气体的类型、源气体的流量、以及衬底温度。在上述实施例中，将在第一薄膜形成步骤中形成的缓冲层14为非晶硅层，将在第二薄膜形成步骤中形成的多晶半导体层为未掺杂多晶硅层3。因此，当从第一薄膜形成步骤转到第二薄膜形成步骤时，输出功率会从用于形成缓冲层14的第一条件(例如400W)变为用于形成多晶硅层3的第二条件(例如1.8kW)，从而与改变很多处理参数的技术相比简化了处理过程。
相似的，当从第一薄膜形成步骤转到第二薄膜形成步骤时，输出压力会从用于形成缓冲层14的第一条件(例如6.7Pa)变为用于形成多晶硅层3的第二条件(例如6.7Pa)，以简化需要改变很多参数的技术的处理，从而提供了与需要改变很多处理参数的技术相比更为简化的处理。当从第一薄膜形成步骤转到第二薄膜形成步骤时，作为源气体的硅烷基气体(例如SiH4气体)与H2气体的分压比会从用于形成缓冲层14的第一条件(例如SiH4∶H2＝1∶0)变为用于形成多晶硅层3的第二条件(例如SiH4∶H2＝1∶10)，以与改变多个参数的技术相比简化了处理过程，从而与需要改变很多处理参数的技术相比提供了更为简化的处理过程。当第一薄膜形成步骤转到第二薄膜形成步骤时，与同为源气体的H2气体相配合的源气体种类将从用于形成缓冲层14的第一条件(例如SiH4气体与N2气体的混合物)变为用于形成多晶硅层3的第二条件(例如SiH4气体与Ar气体的混合物)，以与改变多个参数的技术相比简化了处理过程，从而与需要改变很多处理参数的技术相比提供了更为简化的处理过程。应当理解当第一薄膜形成步骤转为第二薄膜形成步骤时，很多处理参数都会改变。
可供选择地，可以使用催化CVD处理作为第一和第二薄膜形成步骤中的薄膜形成处理。在这种情况下，当第一薄膜形成步骤转为第二薄膜形成步骤时，多个处理参数中的一个(例如分压比或源气体类型)会改变，或者很多处理参数会改变。
在第一和第二薄膜形成步骤之间，上述制造方法还包括预生长处理步骤，用于对缓冲层14的表面进行处理从而促进在第二薄膜形成步骤的初始阶段生成晶核。当在第二薄膜形成步骤中形成多晶硅层时，该方法可以促进多晶硅层3中的晶体生长，从而提高薄膜质量，进而提高电子源10的电子发射性能和寿命。可以使用对缓冲层14的表面进行等离子处理的步骤作为预生长处理步骤。另外，可以使用单独或公共的等离子CVD装置执行预生长处理步骤和第二薄膜形成步骤(或者在相同的腔室中执行)。在这种情况下，可以连续执行预生长处理步骤和第二薄膜形成步骤，从而减少处理时间。
可以使用氢等离子处理或氩等离子处理进行等离子处理。在氢等离子处理中，当在第二薄膜形成步骤中使用包括硅烷基气体和氢气的源气体时，可以通过使用氢气作为源气体中的一种来执行预生长处理步骤，可以通过用于氢气的管子将该氢气导入腔室中。这样可以不需要对用于等离子CVD处理的装置进行特别改进。
与氢等离子处理相比，氩等离子处理可以更加促进多晶硅层3中的结晶。可供选择地，该预生长处理步骤可以是在缓冲层14的表面上形成一个包括多个硅纳米晶体的层的步骤。该预生长处理可以在不需要任何等离子处理的情况下，促进多晶硅层3中的结晶。
图11和13示出作为另一特定例子(下称“发明例子2”)的通过执行预生长处理所制造的电子源10的电子发射性能的时效(aging)，图12和14示出作为另一特定例子(下称“比较例子2”)的没有经过任何执行预生长处理所制造的电子源10的电子发射性能的时效。
在图11和12中，水平和垂直轴分别表示驱动电压(偏置电压)和电流强度。在图11和12中，垂直轴上具有较高电流强度值的四种标记(图形)均表示运载电流Ips(见图3)的电流强度，而垂直轴上具有较低电流强度值的四种类型标记(图形)均表示发射电流Ie(见图3)的电流强度。由标记“○”表示的线A示出与列选择电极Y1相关的四个电子源元件10a的性能。由标记“□”表示的线B示出与列选择电极Y2相关的四个电子源元件10a的性能。由标记“△”表示的线C示出与列选择电极Y3相关的四个电子源元件10a的性能。由标记表示的线D示出与列选择电极Y4相关的四个电子源元件10a的性能。
在图13和14中，水平轴表示在连续驱动的情况下从驱动开始所经过的时间。左侧的垂直轴表示电流强度，右侧的垂直轴表示电子发射效率。在图13和14中，线α表示运载电流Ips的电流强度，线β表示发射电流Ie的电流强度，线γ表示电子发射效率。在预生长处理中进行氢等离子的时间长度为40分钟。预生长处理的其他条件为衬底温度400℃，输出压力为1.3Pa，输出功率为2kW。
从图11和12比较可知，经过预生长处理的发明例子2比没有经过预生长处理的比较例子2在I-V性能上有很大提高(发射电流Ie提高)。从图13和14的比较可知，经过预生长处理的发明例子2比没有经过预生长处理的比较例子2在发射电流Ie和电子发射效率方面有很大提高。
在上述实施例中，在下部电极12和绝缘衬底11之间插入抗剥离层。因此，与传统电子源相比，可以减小在电子源10的制造处理期间由电子传输部分5构成或被形成为电子传输部分5的层的剥离，从而提高了产量并降低了电子源10的生产成本和价格。另外，即使电子源产品中，也可以防止电子传输部分5从下部电极12上剥离，从而提高了可靠性。当使用比高应变点玻璃衬底的热膨胀系数更接近硅的热膨胀系数的玻璃衬底作为绝缘衬底11时，可以省略抗剥离层。
当使用玻璃衬底作为绝缘衬底11，并通过加热器从与该绝缘衬底的前表面或后表面相对的表面侧对其加热时，该加热器发出的红外线将加热下部电极12。因此，如图16所示，当在第二薄膜形成步骤中利用加热器从该绝缘衬底11的后表面侧加热该绝缘衬底11时，没有缓冲层的电子源的温度将根据下部电极12的间距而局部改变。在这种情况下，排列间距较宽的下部电极12所处的区域将不能被充分加热。因此，该多晶硅层3中下部电极12排列间距较宽的区域3b和3c比下部电极12排列间距较窄的区域3a的薄膜质量低。在图16中，从加热器40开始沿绝缘衬底11的厚度方向延伸的各箭头示意性示出了将由下部电极12吸收的热量的流向。该箭头水平宽度较宽表示将被吸收的热量更多。
从这点来说，在上述实施例中，缓冲层14由非晶硅形成，该非晶硅是一种可以吸收红外线的材料。因此，如图15所示，在形成缓冲层以覆盖绝缘衬底11的前表面侧上全部区域，然后在其上形成未掺杂多晶硅层3以形成漂移层6的处理中，当使用加热器40从与绝缘衬底11的前表面侧相对的表面(后表面)侧加热该绝缘衬底11时，不论下部电极12的图案如何，绝缘衬底11的前表面侧上的温度分布都会均匀，从而提高了多晶硅层3的薄膜质量的面内均匀度。因此，与仅在与下部电极12重叠的区域中形成缓冲层14的电子源相比，可以使该漂移层6的质量的面内变化最小化，从而减小电子发射性能的面内变化。
在上述实施例的电子源中，缓冲层14由非晶层或非晶硅层构成。因此，通过在相对较低温度下利用通常使用的半导体生产工艺(例如等离子CVD工艺)，可以很容易形成缓冲层14。
虽然上述实施例中的漂移层6是通过将未掺杂多晶硅层3进行纳米结晶处理，然后将所获得的纳米结晶后的层进行氧化处理而形成的，但也可以使用其它多晶半导体层来替换该多晶硅层3。另外，虽然上述实施例中绝缘薄膜由氧化硅薄膜64构成并通过氧化工艺形成，但也可使用氮化工艺或氧氮化工艺来替换该氧化工艺。如果使用氮化工艺，则氧化硅薄膜52、64都将被形成为氮化硅薄膜。如果使用氧氮化工艺，则氧化硅薄膜52、64都将被形成为氧氮化硅薄膜。
虽然上面结合特定实施例对本发明进行了说明，但是本领域技术人员很容易进行多种变化和修改。因此，本发明并不局限于所述的示例性实施例，而由其权利要求及其等效范围来限定。
工业应用
如上所述，根据本发明的电子源可有效降低电子发射性能的面内变化并提高其可靠性。因此，该电子源可以用于平板光源、平板显示设备或固体真空设备。

Claims (18)

1.一种场发射型电子源，包括绝缘衬底和在该绝缘衬底的一个表面侧形成的电子源元件，所述电子源元件具有：
下部电极；
表面电极；和
强电场漂移层，该强电场漂移层包括多晶硅并位于下部电极和表面电极之间，根据向下部电极和表面电极施加特定电压以使表面电极的电势比所述下部电极的电势更高时所产生的电场，所述强电场漂移层使电子经此穿过，所述场发射型电子源包括：
位于强电场漂移层和下部电极之间的缓冲层，该缓冲层的电阻大于多晶硅的电阻，并且该缓冲层由薄膜构成，该薄膜形成在所述绝缘衬底的所述表面侧的全部面积上，所述全部面积包括与下部电极重叠的面积和不与下部电极重叠的面积。
2.如权利要求1所述的场发射型电子源，其中所述缓冲层包括非晶体层。
3.如权利要求1所述的场发射型电子源，其中在绝缘衬底的所述表面侧形成许多电子源元件，其中
所述绝缘衬底包括允许红外线经此通过的玻璃衬底，和
所述缓冲层包括薄膜的一部分，该薄膜由能够吸收红外线的材料制成，并且在形成所述强电场漂移层之前该薄膜形成为覆盖所述绝缘衬底的所述表面侧的整个面积。
4.如权利要求2所述的场发射型电子源，其中所述非晶体层包括非晶硅层。
5.如权利要求3所述的场发射型电子源，其中所述强电场漂移层包括阳极化后的多孔多晶硅。
6.如权利要求5所述的场发射型电子源，其中所述强电场漂移层包括多个柱状半导体晶体和许多纳米级的半导体纳米晶体，每个柱状半导体晶体沿着所述下部电极的厚度方向形成，而且所述半导体纳米晶体位于所述半导体晶体之间并且每个所述半导体纳米晶体都具有由绝缘薄膜形成的表面，该绝缘薄膜的厚度小于所述半导体纳米晶体的粒度。
7.一种制造如权利要求1到6中任一项所述的场发射型电子源的方法，包括：
在所述绝缘衬底的所述表面侧形成下部电极，然后在形成强电场漂移层之前在所述下部电极上形成缓冲层。
8.一种制造如权利要求6所述的场发射型电子源的方法，包括：
在所述绝缘衬底的所述表面侧形成下部电极的下部电极形成步骤，
在所述下部电极形成步骤之后，在所述绝缘衬底的所述表面侧形成缓冲层的第一薄膜形成步骤，
在所述缓冲层的表面上形成多晶半导体层的第二薄膜形成步骤，
通过阳极化工艺使所述多晶半导体层的至少一部分纳米结晶化、以形成半导体纳米晶体的纳米结晶步骤，以及
在每个所述半导体纳米晶体的表面上形成绝缘薄膜的绝缘薄膜形成步骤。
9.如权利要求8所述的方法，其中在不使所述缓冲层的表面暴露于空气的情况下，在所述第一薄膜形成步骤之后执行所述第二薄膜形成步骤。
10.如权利要求9所述的方法，其中第一和第二薄膜形成步骤中都使用等离子CVD工艺作为薄膜形成工艺，当所述第一薄膜形成步骤转换到所述第二薄膜形成步骤时，用于所述等离子CVD工艺的输出功率从用于形成缓冲层的第一条件转变为用于形成多晶半导体层的第二条件。
11.如权利要求9所述的方法，其中在第一和第二薄膜形成步骤中都使用等离子CVD工艺作为薄膜形成工艺，当所述第一薄膜形成步骤转换到所述第二薄膜形成步骤时，等离子CVD工艺的输出压力从用于形成缓冲层的第一条件转变为用于形成多晶半导体层的第二条件。
12.如权利要求9所述的方法，其中在第一和第二薄膜形成步骤中都使用等离子CVD工艺或催化CVD工艺作为薄膜形成工艺，当所述第一薄膜形成步骤转换到所述第二薄膜形成步骤时，用于所述等离子CVD工艺或催化CVD工艺的源气体分压比从用于形成缓冲层的第一条件转变为用于形成多晶半导体层的第二条件。
13.如权利要求9所述的方法，其中在第一和第二薄膜形成步骤中都使用等离子CVD工艺或催化CVD工艺作为薄膜形成工艺，当所述第一薄膜形成步骤转换到所述第二薄膜形成步骤时，用于所述等离子CVD工艺或催化CVD工艺的源气体种类从用于形成缓冲层的第一条件转变为用于形成多晶半导体层的第二条件。
14.如权利要求8或9所述的方法，在所述第一和第二薄膜形成步骤之间包括对缓冲层的表面进行处理从而在所述第二薄膜形成步骤的初始阶段促进晶核生成的预生长处理步骤。
15.如权利要求14所述的方法，其中所述预生长处理步骤是对所述缓冲层的表面进行等离子处理的步骤。
16.如权利要求14所述的方法，其中所述预生长处理步骤是对所述缓冲层的表面进行氢等离子处理的步骤，其中所述第二薄膜形成步骤包括通过利用至少包括硅烷基气体的源气体执行等离子CVD工艺而形成作为多晶半导体层的多晶硅层。
17.如权利要求14所述的方法，其中所述预生长处理步骤是对所述缓冲层的表面进行氩等离子处理的步骤。
18.如权利要求14所述的方法，其中所述预生长处理步骤是在所述缓冲层的表面上形成一个包括多个硅纳米晶体的层的步骤。
CN2003801077246A 2002-12-27 2003-12-26 场发射型电子源及其制造方法 Expired - Fee Related CN1732551B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP381944/2002 2002-12-27
JP2002381944 2002-12-27
PCT/JP2003/016860 WO2004061891A2 (en) 2002-12-27 2003-12-26 Field emission-type electron source and method of producing the same

Publications (2)

Publication Number Publication Date
CN1732551A CN1732551A (zh) 2006-02-08
CN1732551B true CN1732551B (zh) 2012-03-28

Family

ID=32708520

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2003801077246A Expired - Fee Related CN1732551B (zh) 2002-12-27 2003-12-26 场发射型电子源及其制造方法

Country Status (8)

Country Link
US (1) US7268476B2 (zh)
EP (1) EP1576637A2 (zh)
JP (1) JP4461802B2 (zh)
KR (1) KR100750983B1 (zh)
CN (1) CN1732551B (zh)
AU (1) AU2003292557A1 (zh)
TW (1) TWI292581B (zh)
WO (1) WO2004061891A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1036735A1 (nl) 2008-04-10 2009-10-13 Asml Holding Nv Shear-layer chuck for lithographic apparatus.
WO2016009484A1 (ja) * 2014-07-14 2016-01-21 パイオニア株式会社 電子放出素子アレイ、撮像装置および電子放出素子アレイの製造方法
KR102618808B1 (ko) * 2016-10-31 2023-12-28 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법
CN107101953B (zh) * 2017-06-16 2019-06-04 中国建筑材料科学研究总院 确定影响膜系工艺漂移及均匀性的主要膜层的分析方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1215907A (zh) * 1997-10-29 1999-05-05 松下电工株式会社 场致发射型电子源及其制造方法和用途
CN1241813A (zh) * 1999-03-24 2000-01-19 北京大学 碳纳米管的组装技术及电子器件
US6211608B1 (en) * 1998-06-11 2001-04-03 Micron Technology, Inc. Field emission device with buffer layer and method of making
CN1293441A (zh) * 1999-10-18 2001-05-02 松下电工株式会社 电场发射型电子源
US6388376B1 (en) * 1998-08-10 2002-05-14 Pioneer Corporation Electron emission device with electron supply layer having reduced resistance

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2987140B2 (ja) 1997-10-29 1999-12-06 松下電工株式会社 電界放射型電子源およびその製造方法および平面発光装置およびディスプレイ装置および固体真空デバイス
TW436837B (en) 1998-11-16 2001-05-28 Matsushita Electric Works Ltd Field emission-type electron source and manufacturing method thereof and display using the electron source
JP3112456B1 (ja) 1998-11-16 2000-11-27 松下電工株式会社 電界放射型電子源およびその製造方法およびディスプレイ
US6771010B2 (en) 2001-04-30 2004-08-03 Hewlett-Packard Development Company, L.P. Silicon emitter with low porosity heavily doped contact layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1215907A (zh) * 1997-10-29 1999-05-05 松下电工株式会社 场致发射型电子源及其制造方法和用途
US6211608B1 (en) * 1998-06-11 2001-04-03 Micron Technology, Inc. Field emission device with buffer layer and method of making
US6388376B1 (en) * 1998-08-10 2002-05-14 Pioneer Corporation Electron emission device with electron supply layer having reduced resistance
CN1241813A (zh) * 1999-03-24 2000-01-19 北京大学 碳纳米管的组装技术及电子器件
CN1293441A (zh) * 1999-10-18 2001-05-02 松下电工株式会社 电场发射型电子源

Also Published As

Publication number Publication date
TW200425209A (en) 2004-11-16
KR20050088345A (ko) 2005-09-05
KR100750983B1 (ko) 2007-08-22
TWI292581B (en) 2008-01-11
US7268476B2 (en) 2007-09-11
EP1576637A2 (en) 2005-09-21
AU2003292557A8 (en) 2004-07-29
US20060049393A1 (en) 2006-03-09
JP2004221076A (ja) 2004-08-05
WO2004061891A3 (en) 2005-01-20
AU2003292557A1 (en) 2004-07-29
CN1732551A (zh) 2006-02-08
WO2004061891A2 (en) 2004-07-22
JP4461802B2 (ja) 2010-05-12

Similar Documents

Publication Publication Date Title
JP3281533B2 (ja) 冷電子放出表示装置及び半導体冷電子放出素子
US6717340B2 (en) Electron-emitting device and image-forming apparatus
KR100388184B1 (ko) 화상 형성 장치의 제조 방법
CN101556892B (zh) 电子束装置以及使用电子束装置的图像显示装置
CN100372047C (zh) 一种薄膜场发射显示器件及其场发射阴极的制备方法
US20060066199A1 (en) Electron-emitting device and manufacturing method thereof
CN1732551B (zh) 场发射型电子源及其制造方法
JPH10312742A (ja) 電子放出素子及びこれを用いた表示装置
US6707061B2 (en) Field emission type electron source
US7601043B2 (en) Method of manufacturing microholes in a cathode substrate of a field emission display using anodic oxidation
US6320324B1 (en) Thin-film electron source and display produced by using the same
US6693375B1 (en) Electron emitting device, electron source, image forming apparatus, and method for manufacturing them
CN100428396C (zh) 基于多孔氧化铝结构的薄膜阴极场发射显示器件
JPH06231678A (ja) 電子放出膜及び電子放出素子の作製方法
JP3372732B2 (ja) 画像形成装置
JPH09283061A (ja) 画像形成装置およびその製造方法
JP2003187688A (ja) 電界放射型電子源およびその製造方法
JP4498733B2 (ja) 電界放出素子の作製方法
JP2000243222A (ja) 電子放出素子、電子源、画像形成装置及びその製造方法
JPH10247452A (ja) 冷電子放出素子及びその製造方法
JPH09213211A (ja) 電子放出素子、電子源基板、電子源、表示パネル、および画像形成装置の製造方法
JP2007165172A (ja) 画像表示装置、表示パネル及びこれらに用いる薄膜型電子放出素子
JPH09245622A (ja) 電子放出素子、電子源基板、及び画像形成装置の製造方法
JPH0935637A (ja) 通気管の接続方法及びこれを用いた画像表示装置の製造方法
JPH09213210A (ja) 電子放出素子、電子源基板および表示パネルの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120328

Termination date: 20151226

EXPY Termination of patent right or utility model