CN1707482A

CN1707482A - 主机板布线延迟时间验证系统及方法

Info

Publication number: CN1707482A
Application number: CN 200410027574
Authority: CN
Inventors: 蔡鸿远; 童默颖
Original assignee: Hongfujin Precision Industry Shenzhen Co Ltd; Hon Hai Precision Industry Co Ltd
Current assignee: Hongfujin Precision Industry Shenzhen Co Ltd; Hon Hai Precision Industry Co Ltd
Priority date: 2004-06-05
Filing date: 2004-06-05
Publication date: 2005-12-14

Abstract

一种主机板布线延迟时间验证系统及方法，该系统包括：一计算机、一数据库。该计算机包括：一设置模块，用于设置一最小延迟时间、一最大延迟时间及是否计算封装壳内引线延迟时间，并选取一待验证的线；一选取模块，用于从已选取线的线段集合中选取一线段；一计算模块，用于分别计算线段的长度、线段延迟时间、封装壳内引线延迟时间及信号总延迟时间；一判断模块，用于根据上述的设置结果判断是否计算封装壳内引线延迟时间，并判断信号的总延迟时间是否在最小延迟时间与最大延迟时间之间；及一输出模块。本系统可实现准确计算信号传输的延迟时间并验证其是否符合规则，保证布线设计符合标准。

Description

主机板布线延迟时间验证系统及方法

【技术领域】

本发明涉及一种信号延迟时间验证系统及方法，尤其涉及一种主机板布线延迟时间验证系统及方法。

【背景技术】

印刷电路板(Printed Circuit Board，PCB)几乎会出现于每一种电子设备当中。如果在某件设备中有电子元件，那么它们都是镶嵌于大小各异的PCB上。PCB除了固定各种元件外，其主要功能是提供各种元件的相互电气连接。随着电子设备越来越复杂，需要的元件也越来越多，PCB上的线路与组件也越来越密集。印刷电路板本身的基板是由绝缘隔热、并不易弯曲的材质所制成。在表面可以看到的细小线路材料是铜箔，原本铜箔是覆盖于整个电路板上的，而在制造过程中部份被蚀刻处理掉，留下部份就变成网状的细小线路。这些线路被称作线，其用于提供PCB上元件的电路连接。

由于PCB设计的时间越来越短，电路板空间越来越小，元件密度越来越高，布局规则和大尺寸元件极其复杂，使得设计师的工作更加困难。而布线正是整个印刷电路板设计的关键，其设计过程复杂、技巧细、工作量大。由于主机板工作效率越来越高，必须采用分布参数模型分析信号的传输，主机板的叠层结构、布线的线长及线宽都将影响信号传输的延迟，因此延迟时间的计算及验证又是布线工作的重要一环，是布线是否合理的重要保障，如果该延迟时间过小或过大，将影响布线的质量以及不能保证信号的传输质量，从而导致主机板的质量下降。

所以，需要提供一种主机板布线延迟时间验证系统及方法，其可准确计算布线的延迟时间并判断其是否在预定的标准延迟时间范围内，并在出现异常时提示布线人员，从而保证合理的布线及信号的传输质量。

【发明内容】

本发明的主要目的在于提供一种主机板布线延迟时间验证系统及方法，其可自动计算信号传输的延迟时间，并根据要求设置延迟时间的上下界限，自动验证布线是否在设定的范围内。

为达到上述目的，本发明提供一种主机板布线延迟时间验证系统，其可准确计算出信号的延迟时间，并自动判断延迟时间是否在预定的延迟时间范围内，以验证布线是否符合设计规则。该系统包括：一计算机，包括多个软件功能模块，用于进行主机板布线过程中信号传输延迟时间的计算及验证；一数据库，用于存储主机板的布线相关信息，其中，所述信息包括线(Net)、线上所有线段(Segment)的起点与终点坐标或弧度、半径及圆心坐标、线段的类型、印刷电路板上信号传输速度、封装壳内信号传输速度、封装壳内引线长度等，其中，所述线段类型包括直线、弧线。

其中，所述的计算机包括一设置模块，用于设置一最小延迟时间、一最大延迟时间及是否计算封装壳内引线延迟时间，并选取一待验证的Net，其中，该最小延迟时间与最大延迟时间根据布线设计指南规定数据或信号时序分析所得的信号延迟时间范围设置；一选取模块，用于从已选取Net的Segment集合中选取一Segment；一计算模块，用于分别计算线段的长度、线段延迟时间、封装壳内引线延迟时间及信号总延迟时间；一判断模块，用于判断线上所有线段是否都经过验证，根据上述设置结果判断是否计算封装壳内引线延迟时间，并判断信号的总延迟时间是否在最小延迟时间与最大延迟时间之间；及一输出模块，用于输出验证结果，提示布线设计人员信号在线上传输延迟时间是否符合规范。

本发明还提供一种主机板布线延迟时间验证方法，该方法包括以下步骤：(a)验证规则设定，该规则包括一最小延迟时间、一最大延迟时间及是否计算封装壳内引线延迟时间，并选取一待验证的线；(b)从已选取线的线段集合中选取一线段；(c)根据选取的待验证线段以及该线段的类型，通过长度计算函数计算该线段的长度；(d)对线段的延迟时间求和；(e)判断线上所有线段是否都经过验证，如果还存在线段未经过验证，则返回步骤(b)；(f)如果线上的所有线段都经过验证，则根据上述设置结果判断是否计算封装壳内引线延迟时间；(g)如果需计算封装壳内引线延迟时间，则计算封装壳内引线的延迟时间；(h)对印刷电路板上线的总延迟时间及封装壳内引线延迟时间求和得到信号的总延迟时间；(i)判断信号的总延迟时间是否在最小延迟时间与最大延迟时间之间，如果信号的总延迟时间小于最小延迟时间或大于最大延迟时间，则提示一不符合设计规则检查标记，流程结束；及(j)如果信号的总延迟时间大于或等于最小延迟时间且小于或等于最大延迟时间，则流程结束。

利用本发明实现准确计算信号在线上传输的延迟时间，并验证其是否在预定的范围内，保证合理的布线，从而满足信号传输的及时性及其准确性。

【附图说明】

图1是本发明主机板布线延迟时间验证系统的硬件架构图。

图2是本发明主机板布线延迟时间验证系统的布线结构示意图。

图3是本发明所述计算机的功能模块图。

图4是本发明主机板布线延迟时间验证方法的流程图。

【具体实施方式】

如图1所示，是本发明主机板布线延迟时间验证系统的硬件架构图。该系统包括一计算机1、一数据库2。其中，计算机1通过一连接3与数据库2相连。连接3是一种数据库连接，如开放式数据库连接(OpenDatabase Connectivity，ODBC)，或者Java数据库连接(Java DatabaseConnectivity，JDBC)等。计算机1包括多个软件功能模块(如图2所示)，用于进行主机板布线过程中信号延迟时间的计算及验证。数据库3，用于存储主机板的布线相关信息。其中，所述信息包括线(Net)、线上所有线段(Segment)的起点与终点坐标或弧度、半径及圆心坐标、线段的类型、印刷电路板上信号传输速度V1、封装壳内信号传输速度V2、封装壳内引线长度等信息，其中，所述线段类型包括直线、弧线。

如图2所示，是本发明主机板布线延迟时间验证系统的布线结构示意图。主机板4由多层印刷电路板(PCB)41粘合组成。在计算主机板4布线延迟时间时一般需计算封装壳40内的引线400及PCB板41上的多条线(Net)410的延迟时间。每一条线(Net)410由多条线段(Segment)4100组成，多条线段放置于一线段集合中，其中，线与线段集合一一对应。

如图3所示，是本发明所述计算机的功能模块图。该计算机1包括一设置模块100、一选取模块101、一计算模块102、一判断模块103及一输出模块104。其中，设置模块100用于设置一最小延迟时间、一最大延迟时间及是否计算封装壳内引线延迟时间，并选取一待验证的Net 410，其中，该最小延迟时间与最大延迟时间根据布线设计指南规定数据或信号时序分析所得的信号延迟时间范围设置。选取模块101用于从已选取Net 410的Segment集合中选取一Segment 4100。计算模块102用于分别计算线段4100的长度、线段4100延迟时间、线410的总延迟时间、封装壳40内引线400的延迟时间及信号的总延迟时间。判断模块103用于判断线410上所有线段4100是否都经过验证，根据上述设置结果判断是否计算封装壳内引线延迟时间，并判断信号的总延迟时间是否在最小延迟时间与最大延迟时间之间。输出模块104用于输出验证结果，提示布线设计人员信号在线上传输的延迟时间是否符合规范。

如图4所示，是本发明主机板布线延迟时间验证方法的流程图。首先设置模块100设置一最大延迟时间、一最小延迟时间及是否计算封装壳内引线延迟时间，并选取一待验证的Net 410，其中，该最小延迟时间与最大延迟时间根据布线设计指南中的规定数据或通过信号时序分析所得的信号延迟时间范围设置(步骤S300)。接着，选取模块101从已选取Net 410的Segment集合中选取一Segment 4100(步骤S301)。计算模块102根据选取的Segment 4100以及该Segment 4100的类型，通过长度计算函数计算该segment 4100的长度，例如，当选取的待验证的Segment4100为直线线段，则根据该Segment 4100的起点坐标与终点坐标用距离计算函数Clinelength()计算该segment 4100的长度；当选取的Segment4100为圆弧线段，则根据该segment 4100的弧度、半径及圆心坐标用距离计算函数Clinelength()计算该segment 4100的长度S，其中，S为该Segment 4100的线长(步骤S302)。计算模块102根据印刷电路板41上信号传输速度及函数T＝S/V1计算得到该线段4100的延迟时间，其中，V1为印刷电路板41上信号传输速度(步骤S303)。计算模块102对线段4100的延迟时间求和(步骤S304)。判断模块103判断已选取线410上所有线段4100是否都经过验证，即待验证的线段4100是否都被选取过(步骤S305)，如果还存在线段4100未经过验证，则返回步骤S301；如果线410上的所有线段4100都经过验证，则判断模块103根据上述设置结果判断是否计算封装壳40内引线延迟时间(步骤S306)。如果无需计算封装壳40内引线延迟时间，则直接转入步骤S309；如果需计算封装壳40内引线延迟时间则计算模块102根据引线400的长度、封装壳40内信号传输速度及函数T＝S/V2计算封装壳40内引线400的延迟时间，其中，V2为封装壳40内信号传输速度(步骤S307)，并对印刷电路板41上线410的总延迟时间及封装壳40内引线400延迟时间求和得到信号的总延迟时间(步骤S308)。判断模块103判断信号的总延迟时间是否在最小延迟时间与最大延迟时间之间(步骤S309)，如果信号的总延迟时间大于或等于最小延迟时间且小于或等于最大延迟时间，则流程结束；如果该信号的总延迟时间小于最小延迟时间或大于最大延迟时间，则输出模块104提示一不符合设计规则检查标记(DesignRule Check symbol，DRC symbol)(步骤S310)，流程结束。

Claims

1.一种主机板布线延迟时间验证系统，用以计算并验证主机板上布线延迟时间，该系统包括一计算机、一数据库及一连接，其特征在于：

数据库，用于存储主机板的布线相关信息；

计算机，用于进行主机板布线过程中信号延迟时间的计算及验证，其包括：

一设置模块，用于设置一最小延迟时间、一最大延迟时间及是否计算封装壳内引线延迟时间，并选取一待验证的线；

一选取模块，用于从待验证线的线段集合中选取一线段；

一计算模块，用于计算线段的长度、线段延迟时间、线的总延迟时间、封装壳内引线延迟时间及总延迟时间；及

一判断模块，用于判断线上所有线段是否都经过验证、根据上述设置结果判断是否计算封装壳内引线延迟时间、并判断总延迟时间是否在最小延迟时间与最大延迟时间之间。

2.如权利要求1所述的主机板布线延迟时间验证系统，其特征在于，所述信息包括线、线上所有线段的起点与终点坐标或弧度、半径及圆心坐标、线段的类型、印刷电路板上信号传输速度、封装壳内信号传输速度、封装壳内引线长度。

3.如权利要求1所述的主机板布线延迟时间验证系统，其特征在于，计算机还包括一输出模块，用于输出验证结果，提示布线设计人员信号在线上传输延迟时间是否符合规范。

4.一种主机板布线延迟时间验证方法，其特征在于，该方法包括如下步骤：

验证规则设定，该规则包括一最大延迟时间、一最小延迟时间及是否计算封装壳内引线延迟时间，并选取一待验证的线；

计算已选取线的总延长时间；

根据上述设置结果判断是否计算封装壳内引线延迟时间；

如果需计算封装壳内引线延迟时间，则计算封装壳内引线的延迟时间；

对印刷电路板上线的总延迟时间及封装壳内引线延迟时间求和得到信号的总延迟时间；及

判断信号的总延迟时间是否在最小延迟时间与最大延迟时间之间，如果信号的总延迟时间小于最小延迟时间或大于最大延迟时间，则提示一不符合设计规则检查标记。

5.如权利要求4所述的主机板布线延迟时间验证方法，其特征在于，计算该已选取线的总延长时间还包括步骤：

从已选取线的线段集合中选取一线段。

6.如权利要求4所述的主机板布线延迟时间验证方法，其特征在于，计算该已选取线的总延长时间还包括步骤：

根据选取的待验证线段以及该线段的类型，通过长度计算函数计算该线段的长度。

7.如权利要求4所述的主机板布线延迟时间验证方法，其特征在于，计算该已选取线的总延长时间还包括步骤：

对印刷电路板上线段的延迟时间求和。

8.如权利要求4所述的主机板布线延迟时间验证方法，其特征在于，计算该已选取线的总延长时间还包括步骤：

判断线上所有线段是否都经过验证。

9.如权利要求8所述的主机板布线延迟时间验证方法，其特征在于，判断线上所有线段是否都经过验证还包括步骤：

如果线上还有线段没有经过验证，则返回步骤执行从已选取线的线段集合中选取一待验证的线段。

10.如权利要求4所述的主机板布线延迟时间验证方法，其特征在于，判断是否计算封装壳内引线延迟时间还包括步骤：

如果不需计算封装壳内引线延迟时间，则直接执行判断该线总延迟时间是否在最小延迟时间与最大延迟时间之间。