CN103457596A - 一种延时补偿电路及方法 - Google Patents

Abstract

本发明公开一种延时补偿电路及方法。本发明的延时补偿电路包括：采集单元、计算单元、接入单元和延时单元；采集单元用于采集多根数据线的数据延时，获取数据延时信息，并将所述数据延时信息输给所述计算单元；计算单元用于根据所述数据延时信息，计算出每根数据线需要接入延时单元的数量；匹配单元用于根据所述计算单元计算的结果，在每根数据线上接入相应数量的延时单元；延时单元用于延迟数据线中的数据传输。该延时补偿电路能够使多个数据线的延时保持一致。

Description

一种延时补偿电路及方法

技术领域

本发明涉及数据通信领域，尤其涉及到一种延时补偿电路及方法。

背景技术

在高速数据通信中，由于PCB布线长度不一，或所接负载不一致，造成数据总线的每根数据线到达设备端的延时不一致，当差别较大时，可能会造成设备数据采样错误，这样会降低通信效率，严重的，会使通信瘫痪。

通信产品在实际加工时，可能会受一些因素的限制，譬如面积、产品外观和一些实际应用的要求，导致走线差别较大，或负载差别较大，这样就对产品的兼容性提出了挑战，尤其是产品工作在时序的极端时。所以急需对数据线延时做必要的延时处理，使每根数据线中数据到达设备的时间一致。

发明内容

本发明要解决的主要技术问题是，提供一种延时补偿电路，能够消除数据线延时不一致，保证每根数据线延时一致，提高通信效率。

为解决上述技术问题，本发明提供一种延时补偿电路，其具体技术方案如下：

一种延时补偿电路,其特征在于，包括：采集单元、计算单元、匹配单元和延时单元；

所述采集单元用于采集多根数据线的数据延时信息，并将所述数据延时信息输给所述计算单元；

所述计算单元用于根据所述数据延时信息，计算出每根数据线需要接入所述延时单元的数量；

所述匹配单元用于根据所述计算单元计算的结果，在每根数据线上接入相应数量的所述延时单元；

所述延时单元用于延迟数据线中的数据传输。

进一步地，所述匹配单元包括控制电路和接入电路；

所述控制电路用于根据所述计算单元计算的结果，产生相应的控制信号传输给所述接入电路；

所述接入电路由多个所述延时单元串联组成，并用于根据所述控制信号，在每根数据线上接入相应数量的所述延时单元。

进一步地，所述采集单元包括:采样电路、同步电路以及编码器；

所述采样电路用于对多根数据线进行延时采样，获取延时采样信息；

所述同步电路用于对所述延时采样信息进行同步处理，得到延时同步信息；

所述编码器用于对所述延时同步信息进行编码，得到数据延时信息。进一步地，所述计算单元包括延时处理模块和运算模块；

所述延时处理模块用于对所述数据延时信息进行处理，并将处理后的数据延时信息传输给所述运算模块；

所述运算模块用于根据处理后的数据延时信息，计算出每根数据线需要接入延时单元的数量。

进一步地，所述延时处理模块括统计子模块和期望计算子模块；所述统计子模块用于对所述数据延时信息进行统计；所述期望计算子模块用于根据所述统计子模块统计的结果，对所述数据延时信息求期望，并将所述数据延时信息的期望值传输给所述运算模块。

进一步地，所述延时补偿电路还包括线性处理单元；

所述线性处理单元用于对所述计算单元的计算结果，进行线性处理，并将处理后的计算结果传输给所述匹配单元。

进一步地，所述延时补偿电路还包括休眠单元，所述休眠单元用于在所述匹配单元在每根数据线上接入相应数量的延时单元后，使整个延时补偿电路休眠一段时间，待休眠时间到后，重新使整个延时补偿电路正常工作。

为了解决上述的技术问题本发明还提供了一种延时补偿方法，其具体技术方案如下：

一种延时补偿方法，其特征在于，包括以下步骤：

采集多根数据线的数据延时，获取数据延时信息；

根据所述数据延时信息，计算出每根数据线需要接入延时数据传输的延时单元数量；

根据计算结果在每根数据线上接入相应数量的所述延时单元。

进一步地，所述根据计算结果在每根数据线上接入相应数量的延时单元的处理过程具体包括：

根据所述计算的结果，产生相应的控制信号；

所述控制信号控制由多个所述延时单元串联形成的电路，在每根数据线上接入相应数量的所述延时单元。

进一步地，所述采集多根数据线的数据延时，获取数据延时信息的具体过程包括以下步骤：

对多根数据线进行延时采样，获取延时采样信息；

对所述延时采样信息进行同步处理，得到延时同步信息；

对所述延时采样信息进行编码，获取数据延时信息。

进一步地，所述根据所述数据延时信息，计算出每根数据线需要接入延时数据传输的延时单元数量处理过程具体包括：

对所述数据延时信息进行处理；

根据处理后的数据延时信息计算出每根数据线需要接入延时数据传输的延时单元数量。

进一步地，所述对所述数据延时信息进行处理的具体过程包括：

对所述数据延时信息进行统计；

根据统计的结果，对所述数据延时信息求期望，得到处理后的数据延时信息；

所述根据计算结果在每根数据线上接入相应数量的所述延时单元步骤之前还包括：

对所述计算结果进行线性处理。

进一步地，所述延时补偿方法还包括：

在每根数据线上接入相应数量的延时单元后，使整个延时补偿电路休眠一段时间，待休眠时间到后，重新使整个延时补偿电路正常工作；

监控整个电路中的异常，一旦出现异常，使整个电路进入休眠状态。

本发明的有益效果是：

本发明设置采集单元采集数据线的数据延时，然后设置计算单元计算需要接入延时单元的个数，设置匹配单元接入相应数量的延时单元，使得每根数据线的数据延时一致，提高通信效率；本发明在采集单元中设置同步电路消除采集单元编码后的亚稳态风险；设置线性处理单元减小计算误差，精确延时的实际采集；设置休眠单元可以降低整个电路的功耗，节约能源；设置异常处理单元，有利于监督和控制本发明的延时补偿电路；本发明的延时补偿电路可与对各种不同的延时做到延时自适应，可以保持各个数据线延时的一致性。

附图说明

图1为本发明实施例一延时补偿电路的结构示意图；

图2为本发明实施例一采集单元的结构示意图；

图3为本发明实施例一接入电路的电路图；

图4为本发明实施例一采集单元的另一种结构示意图；

图5为本发明实施例一计算单元的结构示意图；

图6为本发明实施例一延时补偿电路的另一种结构示意图；

图7为本发明实施例一延时补偿电路的又一种结构示意图；

图8问本发明实施例二延时补偿方法的框架流程图。

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。

实施例一：

请参考图1，为本实施例延时补偿电路的结构示意图。本实施方式的延时补偿电路包括：采集单元、计算单元、匹配单元和延时单元；

采集单元用于采集多根数据线的数据延时，获取数据延时信息，并将所述数据延时信息输给所述计算单元；

计算单元用于根据数据延时信息，计算出每根数据线需要接入延时单元的数量；

匹配单元用于根据所述计算单元计算的结果，在每根数据线上接入相应数量的延时单元；

延时单元用于延迟数据线中的数据传输。

本实施例的采集单元可以采用时钟等间隔方式对数据进行采样，如对MMC卡接口线进行采样，一般MMC卡接口有8根数据线；如图2所示采集单元可以用该电路对MMC卡接口线中的8根数据线进行采样；图中Din来源于MMC卡的8根数据线，CLK为主机提供的时钟，时钟CLK上串联了一系列的延时单元200，时钟CLK形成采样时钟，采样时钟等间隔的对Din进行采样，然后通过编码器230对采集到的数据进行编码，即得到某根数据线的数据延时信息。

若要调节MMC卡数据线延时，可以用计算单元根据采集到的两根数据项的数据延时信息，计算每根数据线需要接入多少延时单元；然后在由本实施例的匹配单元在这8根数据上接入延时单元，使两根数据线的延时达到平衡。

本实施例匹配单元可以控制电路和接入电路构成；计算单元计算出每根数据需接入延时单元数量时，控制电路根据计算的结果，产生相应的控制信号；接入电路根据控制信号，接入对应数量的延时单元，接入电路可以由多个延时单元串联实现，如图3所示，接入电路由多个延时单元，在每个延时上设置一个控制信号Se l的接入线S[0]、S[1]、S[2]、S[3]....S[n]；如当计算单元计算出MMC卡接口的一根数据线要接入3个延时单元，则匹配单元中的控制电路就会产生相应的控制信号传输至S[2]，使S[2]高电平，其余接口接低电平，此时就在MMC卡接口数据线上接入了3个延时单元，从数据的输入和输出中间经历了三个延时单元即S[0]、S[1]、S[2]的延时,同样若要接入n个延时单元只需使如图3所示的接入单元的接入线S[n-1]接高电平，其余接口接低电平即可。

本实施例采用的延时单元可以为一些能延迟时间的延迟元件组合的电路，如可以由MUX与缓冲器串联构成。

为了避免采集单元对采集的数据延时直接编码，导致存在亚稳态风险；本实施例的采集单元中可以设置同步电路；如图4所示，采集单元包括:采样电路、同步电路以及编码器；

采样电路用于对多根数据线进行延时采样，获取延时采样信息，该采样电路可以为图2中的电路；同步电路用于对延时采样信息进行同步处理，得到延时同步信息；编码器用于对延时同步信息进行编码，得到数据延时信息。

同样为了更准确的得到数据延时信息和调整数据线延时，还可以在采集单元中设置一个过滤电路，在过滤电路中设置一个最大延时值，如编码后的数据延时信息中由延时超过最大延时值，则将会被滤掉。

如图5所示，本实施例的计算单元可以包括延时处理模块和运算模块；延时处理模块用于对所述数据延时信息进行处理，并将处理后的数据延时信息传输给所述运算模块；运算模块根据处理后的数据延时信息，计算出每根数据线需要接入延时单元的数量。其中延时处理模块对数据延时信息处理的过程可以是：先对每根数据延时信息进行统计，然后在根据统计的结果；对逐一地每根数据线的数据延时求期望，得到每根数据线延时的期望值。然后计算模块根据每根数据线延时的期望值，计算每根数据线需要接入延时单元的数量，上述的功能由对应的统计子模块和期望计算子模块来完成。

为了对数据线延时调整跟精确，由于一些电路因素如主机和设备的的负载不一样，会影响对数据延时信息的计算结果，所以需要对计算单元计算的结果进行线性处理。如图6所示本实施例的延时补偿电路还包括线性处理单元，线性处理单元用于对计算单元的计算结果，进行线性处理，得到确切数据线需接入延时单元的数量；并将处理后的计算结果即延时单元确切数量，传输给匹配单元；匹配单元在数据线上接入对应数量的延时单元。

为了节约能源，降低功耗，如图7所示，本实施例延时补偿电路还包括休眠单元，所述休眠单元用于在所述匹配单元在每根数据线上接入相应数量的延时单元后，使整个延时补偿电路休眠一段时间，待休眠时间到后，重新使整个延时补偿电路正常工作。

同样为了能节约能源，和有效监督电路本实施例延时补偿电路还包括异常处理单元；所述异常处理单元用于监控整个电路中的异常，一旦出现异常，产生异常中断信号传输给所述休眠单元；所述休眠单元还用于接收所述异常中断信息号，使整个电路进入休眠。异常处理主要包含检测超时异常，线间延时过大异常，未知异常。检测超时异常主要是防止数据线长时间没有跳变，导致电路一直运行，使功耗增大；线间延时过大异常主要是限制线间接入的延时单元相差较大；未知异常主要是数据线上出现了多次跳变，但延时值一直算不出来，此时会报未知异常。

实施例二：

如图8所示为本实施例延时补偿方法的基本框架流程图。本实施例延时补偿方法，包括以下步骤：

采集多根数据线的数据延时，获取数据延时信息；

根据所述数据延时信息，计算出每根数据线需要接入延时数据传输的延时单元数量；

根据计算结果在每根数据线上接入相应数量的所述延时单元。

上述根据计算结果在每根数据线上接入相应数量的所述延时单元的处理过程可以包括：

根据计算结果在在每根数据线上接入相应数量的由缓冲器和MUX串联构成的所述延时单元。

上述根据计算结果在每根数据线上接入相应数量的延时单元的处理过程具体可以包括：

根据所述计算的结果，产生相应的控制信号；

所述控制信号控制由多个所述延时单元串联形成的电路，在每根数据线上接入相应数量的所述延时单元。

上述采集多根数据线的数据延时，获取数据延时信息的具体过程可以包括以下步骤：

对多根数据线进行延时采样，获取延时采样信息；

对所述延时采样信息进行同步处理，得到延时同步信息；

对所述延时采样信息进行编码，获取数据延时信息。

上述根据所述数据延时信息，计算出每根数据线需要接入延时数据传输的延时单元数量处理过程具体包括：

对所述数据延时信息进行处理；

根据处理后的数据延时信息计算出每根数据线需要接入延时数据传输的延时单元数量。

上述对所述数据延时信息进行处理的具体过程包括：

对所述数据延时信息进行统计；

根据统计的结果，对所述数据延时信息求期望，得到处理后的数据延时信息。

本实施例延时补偿方法中根据计算结果在每根数据线上接入相应数量的所述延时单元步骤之前还包括：

对该计算结果进行线性处理。

本实施例延时补偿方法，还包括：

在每根数据线上接入相应数量的延时单元后，使整个延时补偿电路休眠一段时间，待休眠时间到后，重新使整个延时补偿电路正常工作。

本实施例延时补偿方法，还包括：

监控整个电路中的异常，一旦出现异常，使整个电路进入休眠状态。

以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (15)

1.一种延时补偿电路,其特征在于，包括：采集单元、计算单元、匹配单元和延时单元；

所述采集单元用于采集多根数据线的数据延时信息，并将所述数据延时信息输给所述计算单元；

所述计算单元用于根据所述数据延时信息，计算出每根数据线需要接入所述延时单元的数量；

所述匹配单元用于根据所述计算单元计算的结果，在每根数据线上接入相应数量的所述延时单元；

所述延时单元用于延迟数据线中的数据传输。

2.如权利要求1所述的延时补偿电路，其特征在于，所述延时单元由缓冲器和MUX串联构成。

3.如权利要求1所述的延时补偿电路，其特征在于，所述匹配单元包括控制电路和接入电路；

所述控制电路用于根据所述计算单元计算的结果，产生相应的控制信号传输给所述接入电路；

所述接入电路由多个所述延时单元串联组成，并用于根据所述控制信号，在每根数据线上接入相应数量的所述延时单元。

4.如权利要求1所述的延时补偿电路，其特征在于，所述采集单元包括:采样电路、同步电路以及编码器；

所述采样电路用于对多根数据线进行延时采样，获取延时采样信息；

所述同步电路用于对所述延时采样信息进行同步处理，得到延时同步信息；

所述编码器用于对所述延时同步信息进行编码，得到数据延时信息。

5.如权利要求1-4任一项所述的延时补偿电路，其特征在于，所述计算单元包括延时处理模块和运算模块；

所述延时处理模块用于对所述数据延时信息进行处理，并将处理后的数据延时信息传输给所述运算模块；

所述运算模块用于根据处理后的数据延时信息，计算出每根数据线需要接入延时单元的数量。

6.如权利要求5所述的延时补偿电路，其特征在于，所述延时处理模块包括统计子模块和期望计算子模块；所述统计子模块用于对所述数据延时信息进行统计；所述期望计算子模块用于根据所述统计子模块统计的结果，对所述数据延时信息求期望，并将所述数据延时信息的期望值传输给所述运算模块。

7.如权利要求5所述的延时补偿电路，其特征在于，所述延时补偿电路还包括线性处理单元；

所述线性处理单元用于对所述计算单元的计算结果，进行线性处理，并将处理后的计算结果传输给所述匹配单元。

8.如权利要求7所述的延时补偿电路，其特征在于，所述延时补偿电路还包括休眠单元，所述休眠单元用于在所述匹配单元在每根数据线上接入相应数量的延时单元后，使整个延时补偿电路休眠一段时间，待休眠时间到后，重新使整个延时补偿电路正常工作。

9.如权利要求8所述的延时补偿电路，其特征在于，所述延时补偿电路还包括异常处理单元；所述异常处理单元用于监控整个电路中的异常，一旦出现异常，产生异常中断信号传输给所述休眠单元；所述休眠单元还用于接收所述异常中断信息号，使整个电路进入休眠。

10.一种延时补偿方法，其特征在于，包括以下步骤：

采集多根数据线的数据延时，获取数据延时信息；

根据所述数据延时信息，计算出每根数据线需要接入延时数据传输的延时单元数量；

根据计算结果在每根数据线上接入相应数量的延时单元。

11.如权利要求10所述的延时补偿方法，其特征在于，所述根据计算结果在每根数据线上接入相应数量的延时单元的处理过程具体包括：

根据所述计算的结果，产生相应的控制信号；

所述控制信号控制由多个所述延时单元串联形成的电路，在每根数据线上接入相应数量的所述延时单元。

12.如权利要求10所述的延时补偿方法，其特征在于，所述采集多根数据线的数据延时，获取数据延时信息的具体过程包括以下步骤：

对多根数据线进行延时采样，获取延时采样信息；

对所述延时采样信息进行同步处理，得到延时同步信息；

对所述延时采样信息进行编码，获取数据延时信息。

13.如权利要求10-13任一项所述的延时补偿方法，其特征在于，所述根据所述数据延时信息，计算出每根数据线需要接入延时数据传输的延时单元数量处理过程具体包括：

对所述数据延时信息进行处理；

根据处理后的数据延时信息计算出每根数据线需要接入延时数据传输的延时单元数量。

14.如权利要求14所述的延时补偿方法，其特征在于，所述对所述数据延时信息进行处理的具体过程包括：

对所述数据延时信息进行统计；

根据统计的结果，对所述数据延时信息求期望，得到处理后的数据延时信息；

所述根据计算结果在每根数据线上接入相应数量的所述延时单元步骤之前还包括：

对所述计算结果进行线性处理。

15.如权利要求15所述的延时补偿方法，其特征在于，还包括：

在每根数据线上接入相应数量的延时单元后，使整个延时补偿电路休眠一段时间，待休眠时间到后，重新使整个延时补偿电路正常工作；

监控整个电路中的异常，一旦出现异常，使整个电路进入休眠状态。

Images