CN107544334A - 自动调整采样率的数据采集卡 - Google Patents

Abstract

本发明涉及一种自动调整采样率的数据采集卡，属于数据采集技术领域，该采集卡包括信号采集模块、信号调理模块、第一滤波整形单元、单片机和USB接口芯片，其中第一滤波整形单元包括第一波形整形模块和第一低通滤波模块，单片机包括单片机内核、第一定时器、第二定时器、第三定时器、第一ADC模块、第一DMA模块、第二DMA模块、存储器和FSMC接口模块，本发明所提出的采集卡可根据被采集模拟输入信号的频率自动调整采样率，实现对被采集模拟输入信号的灵活采样，从而能够有效地去掉冗余数据，减小采集的数据量，最大程度上节约采集卡采集数据所需的时间和数据存储成本。

Description

自动调整采样率的数据采集卡

技术领域

本发明涉及数据采集技术领域，特别是涉及一种自动调整采样率的数据采集卡。

背景技术

各种控制系统中都离不开数据的采集、传输和处理，其中数据的采集位于整个控制系统的最前端，因此也是系统设计中非常重要的一环。

由于高速数据采集的数据传输速率高，而大容量数据存储器的存储速度有限，且存储速度不恒定，会存在因为数据量大而导致数据丢失的现象，在被测信号频率范围变化较大的场合，使用过高的采样率采集低频的被测信号会造成数据冗余，进而增加数据存储的成本，同时也不利于数据的分析，而且对于多通道的输入信号，使用多路复用的方式，即多个通道共享一个转换器，也不利于采样率的提升，造成数据采集质量和数据采集效率均较低。

发明内容

基于此，有必要针对现有的数据采集方法存在数据采集质量和数据采集效率较低的问题，提供一种自动调整采样率的数据采集卡。

为解决上述问题，本发明采取如下的技术方案：

一种自动调整采样率的数据采集卡，包括信号采集模块、信号调理模块、第一滤波整形单元、单片机和USB接口芯片，所述第一滤波整形单元包括第一波形整形模块和第一低通滤波模块，所述单片机包括单片机内核、第一定时器、第二定时器、第三定时器、第一ADC模块、第一DMA模块、第二DMA模块、存储器和FSMC接口模块，

所述信号调理模块获取所述信号采集模块采集的模拟输入信号，并对所述模拟输入信号进行幅值调整，得到满足所述第一ADC模块输入要求的模拟信号；

所述信号调理模块将所述模拟信号分别输入至所述第一波形整形模块和所述第一低通滤波模块，所述第一波形整形模块对所述模拟信号进行整形及变换，得到第一路方波信号，并将所述第一路方波信号输入至所述第一定时器，所述第一低通滤波模块对所述模拟信号进行低通滤波，得到第一路低通模拟信号，并将所述第一路低通模拟信号输入至所述第一ADC模块；

所述单片机内核将所述第一定时器配置为计数器模式，所述第一定时器以所述第一路方波信号作为时钟信号，对所述第一路方波信号的方波上升沿进行计数；

所述单片机内核将所述第二定时器配置为定时器模式，所述第二定时器周期性地产生中断信号，所述单片机内核根据所述中断信号调用所述存储器中存储的中断程序，在所述中断程序中获取所述第一定时器计数得到的所述第一路方波信号上升沿的数量，并在每次获取后对所述第一定时器清零；

所述单片机内核根据所述第一路方波信号上升沿的数量和所述中断信号的周期确定所述模拟输入信号的频率；

所述第三定时器触发所述第一ADC模块对所述第一路低通模拟信号的模数转换，所述单片机内核将所述第三定时器配置为定时器模式，且所述第三定时器的第一上溢事件触发周期由所述单片机内核根据所述模拟输入信号的频率确定；

所述第一ADC模块在所述第三定时器的每次触发下完成对所述第一路低通模拟信号的模数转换后，向所述第一DMA模块自动发送启动DMA通道请求，并将模数转换后得到的第一量化采样数据通过所述第一DMA模块存储于所述存储器中；

所述单片机内核接收到上位机的数据请求指令后，控制所述存储器将其存储的所述第一量化采样数据通过所述第二DMA模块发送至所述FSMC接口模块中，所述FSMC接口模块通过所述USB接口芯片将所述第一量化采样数据发送至所述上位机。

上述自动调整采样率的数据采集卡基于高速模拟信号通道，利用第一波形整形模块和第一低通滤波模块分别对模拟信号进行波形整形及变换和低通滤波，并以得到的第一路方波信号和第一路低通模拟信号分别作为时钟信号和被采集模拟信号，根据第一路方波信号计算第一路低通模拟信号对应的模拟输入信号的频率，以此作为调整采样率的测量基准，并根据模拟输入信号的频率触发第一ADC模块对第一路低通模拟信号的模数转换，将模拟输入信号对应的第一量化数据发送至存储器，实现对模拟输入信号的采集，由于第一路方波信号和第一路低通模拟信号同步，因此本发明所提出的采集卡可根据被采集模拟输入信号的频率自动地调整采样率，实现对被采集模拟输入信号的灵活采样，从而能够有效地去掉冗余数据，减小采集的数据量，最大程度上节约采集卡采集数据所需的时间和数据存储成本。

附图说明

图1为本发明其中一个实施例中自动调整采样率的数据采集卡的结构示意图；

图2为自动调整采样率的数据采集卡中单片机的内部结构示意图；

图3为自动调整采样率的并行数据采集卡的结构示意图；

图4为自动调整采样率的并行数据采集卡中单片机的内部结构示意图。

具体实施方式

下面将结合附图及较佳实施例对本发明的技术方案进行详细描述。

在其中一个实施例中，如图1和图2所示，自动调整采样率的数据采集卡包括信号采集模块100、信号调理模块200、第一滤波整形单元300、单片机400和USB接口芯片500，所述第一滤波整形单元300包括第一波形整形模块301和第一低通滤波模块302，所述单片机400包括单片机内核401、第一定时器402、第二定时器403、第三定时器404、第一ADC(模数转换)模块405、第一DMA模块406、第二DMA模块407、存储器408和FSMC接口模块409。

在本实施例中，信号采集模块100用于采集被测的模拟物理量，获得模拟输入信号；信号调理模块200用于将获取的模拟输入信号的幅值调整到合适的范围，以得到满足A/D的输入要求的模拟信号；第一波形整形模块301用于对信号调理模块200调理后的模拟信号进行波形整形及变换，以将模拟信号变换为与TTL电平兼容的方波信号，供单片机400进行频率测量；第一低通滤波模块302用于对已经满足A/D输入要求的模拟信号进行低通滤波，消除高频成分，以减少采样造成的混叠；单片机400用于收发指令、指令解析、频率测量计算和控制任务等；USB接口芯片500通过USB协议的实现，用于完成单片机400与上位机之间的数据传输。

具体地，信号调理模块200获取信号采集模块100采集的模拟输入信号，并对模拟输入信号进行幅值调整，得到满足第一ADC模块405输入要求的模拟信号，其中，信号采集模块100采集被测的模拟物理量，获得模拟输入信号，并将模拟输入信号通过信号输入通道输入至信号调理模块200，在信号调理模块200中，模拟输入信号的幅值(或者信号幅度)被按一定比例地调整到合适的范围内，以获得满足第一ADC模块405输入要求的模拟信号。

信号调理模块200将模拟信号分别输入至第一波形整形模块301和第一低通滤波模块302，第一波形整形模块301对模拟信号进行整形及变换，得到第一路方波信号，并将第一路方波信号输入至第一定时器402，第一低通滤波模块302对模拟信号进行低通滤波，得到第一路低通模拟信号，并将第一路低通模拟信号输入至第一ADC模块405，其中，第一波形整形模块301对输入的模拟信号进行波形整形及变换，将模拟信号变换为第一路方波信号，该第一路方波信号与TTL电平兼容，第一波形整形模块301将第一路方波信号输入至单片机400中的第一定时器402，作为频率测量的输入信号，同时，信号调理模块200将模拟信号输入至第一低通滤波模块302，第一低通滤波模块302对模拟信号进行低通滤波，以虑除高于奈奎斯特频率的频率分量，从而避免采样造成的混叠，本实施例中的第一低通滤波模块302可使用两阶有源巴特沃斯滤波器等实现。

单片机内核401将第一定时器402配置为计数器模式，第一定时器402以第一路方波信号作为时钟信号，对第一路方波信号的方波上升沿进行计数，其中第一定时器402仅对第一路方波信号的上升沿进行计数，在第一路方波信号的下降沿关闭计数，单片机内核401用于对各个定时器进行配置、频率的测量计算以及控制等。

单片机内核401将第二定时器403配置为定时器模式，第二定时器403周期性地产生中断信号，单片机内核401根据中断信号调用存储器408中存储的中断程序，在中断程序中获取第一定时器402计数得到的第一路方波信号上升沿的数量，并在每次获取后对第一定时器402清零。整形后的第一路方波信号输入至第一定时器402，驱动第一定时器402进行上升沿计数，同时，另设一个第二定时器403作为定时中断源，其周期性地产生中断信号，单片机内核401在中断信号作用下调用存储器408中预先存储的中断程序并进入中断程序，在中断程序中获取第一定时器402(即计数器)计数得到的第一路方波信号上升沿的数量，并且在每次获取第一路方波信号上升沿的数量后对第一定时器402清零，使第一定时器402在下一个中断信号周期内重新开始对第一路方波信号的上升沿进行计数。

单片机内核401根据第一路方波信号上升沿的数量和中断信号的周期确定模拟输入信号的频率。由于第一定时器402统计的是一个中断信号的周期内，第一路方波信号的上升沿的数量，因此，根据第一路方波信号上升沿的数量和中断信号的周期可以计算出第一路方波信号的频率，进而根据第一路方波信号的频率确定模拟输入信号的频率。

第三定时器404触发第一ADC模块405对第一路低通模拟信号的模数转换，单片机内核401将第三定时器404配置为定时器模式，且第三定时器404的第一上溢事件触发周期由单片机内核401根据模拟输入信号的频率确定，根据采样定理可知，第一上溢事件触发周期是关于被测的模拟物理量或者模拟输入信号的频率的函数。

第一ADC模块405在第三定时器404的每次触发下完成对第一路低通模拟信号的模数转换后，向第一DMA模块406自动发送启动DMA通道请求，并将模数转换后得到的第一量化采样数据通过第一DMA模块406存储于存储器408中，第一ADC模块405为单次转换模式，模数转换后得到的第一量化采样数据不经过单片机内核而是直接通过DMA专用通道进入存储器408中进行缓冲，等待上位机的数据请求。

单片机内核401接收到上位机如计算机等的数据请求指令后，控制存储器408将其存储的第一量化采样数据通过第二DMA模块407发送至FSMC接口模块409中，FSMC接口模块409通过USB接口芯片500将第一量化采样数据发送至上位机，供上位机进行分析和处理，即上位机的数据请求到来后，单片机内核401将缓存在存储器408中的第一量化采样数据通过第二DMA模块发送到单片机400的FSMC接口模块409，再由FSMC接口模块409经USB接口芯片500发送至上位机，其中的FSMC接口模块409是USB接口芯片500与单片机400的接口。

本实施例所提出的自动调整采样率的数据采集卡基于高速模拟信号通道，利用第一波形整形模块和第一低通滤波模块分别对模拟信号进行波形整形及变换和低通滤波，并以得到的第一路方波信号和第一路低通模拟信号分别作为时钟信号和被采集模拟信号，根据第一路方波信号计算第一路低通模拟信号对应的模拟输入信号的频率，最终根据模拟输入信号的频率触发第一ADC模块对第一路低通模拟信号的模数转换，将模拟输入信号对应的第一量化数据发送至存储器，实现对模拟输入信号的采集，由于第一路方波信号和第一路低通模拟信号同步，因此本实施例所提出的采集卡可根据被采集模拟输入信号的频率自动地调整采样率，实现对被采集模拟输入信号的灵活采样，从而能够有效地去掉冗余数据，减小采集的数据量，最大程度上节约采集卡采集数据所需的时间和数据存储成本。

作为一种具体的实施方式，自动调整采样率的数据采集卡还包括第二滤波整形单元600，且第二滤波整形单元600与第一滤波整形单元300的结构相同，第二滤波整形单元600包括第二波形整形模块601和第二低通滤波模块602，第二波形整形模块601与第一波形整形模块301相同，第二低通滤波模块602与第一低通滤波模块302相同，信号采集模块100为双通道信号采集模块，信号调理模块200为双通道信号调理模块，模拟输入信号为双路并行模拟输入信号，单片机400还包括第二ADC模块410、第三DMA模块411和第四定时器412。本实施方式所提出的自动调整采样率的数据采集卡实际上是用于对并行数据进行采集，因此属于一种自动调整采样率的并行数据采集卡。

具体地，信号调理模块200获取信号采集模块100采集的双路并行模拟输入信号，并对双路并行模拟输入信号进行幅值调整，得到满足第一ADC模块405和第二ADC模块410输入要求的双路模拟信号。本实施方式中，信号采集模块100和信号调理模块200均为双通道，可同时对并行双路数据分别进行采集和幅值调整，得到满足第一ADC模块405输入要求和第二ADC模块410输入要求的双路模拟信号。

信号调理模块200将双路模拟信号中的第一路模拟信号分别输入至第一波形整形模块301和第一低通滤波模块302，并将双路模拟信号中的第二路模拟信号分别输入至第二波形整形模块601和第二低通滤波模块602。双路模拟信号包括满足第一ADC模块405输入要求的第一路模拟信号和满足第二ADC模块410输入要求的第二路模拟信号，其中的第一路模拟信号输入至第一滤波整形单元300，第二路模拟信号则输入至第二滤波整形单元600，其中输入至第一滤波整形单元300的第一路模拟信号与上述实施例中所述的模拟信号的采集处理过程相同，由于第一滤波整形单元300和第二滤波整形单元600的结构相同，因此输入至第二滤波整形单元600的第二路模拟信号也与上述实施例中所述的模拟信号的处理过程相类似。

第二波形整形模块601对第二路模拟信号进行整形及变换，得到第二路方波信号，并将第二路方波信号输入至第四定时器412，第二低通滤波模块602对第二路模拟信号进行低通滤波，得到第二路低通模拟信号，并将第二路低通模拟信号输入至第二ADC模块410，其中第二波形整形模块601对输入的第二路模拟信号进行波形整形及变换，将第二路模拟信号变换为第二路方波信号，该第二路方波信号与TTL电平兼容，第二波形整形模块601将第二路方波信号输入至单片机400中的第四定时器412，作为频率测量的输入信号，同时，信号调理模块200将第二路模拟信号输入至第二低通滤波模块602，第二低通滤波模块602对第二路模拟信号进行低通滤波，以虑除高于奈奎斯特频率的频率分量，从而避免采样造成的混叠，本实施方式中的第二低通滤波模块602也可使用两阶有源巴特沃斯滤波器等实现。

单片机内核401将第四定时器412配置为计数器模式，第四定时器412以第二路方波信号作为时钟信号，对第二路方波信号的方波上升沿进行计数，其中第四定时器412仅对第二路方波信号的上升沿进行计数，在第二路方波信号的下降沿关闭计数。

单片机内核401在中断程序中获取第四定时器412计数得到的第二路方波信号上升沿的数量，并在每次获取后对第四定时器412清零。整形后的第二路方波信号输入至第四定时器412，驱动第四定时器412进行上升沿计数，同时，第二定时器403作为定时中断源，其周期性地产生中断信号，单片机内核401在中断信号作用下调用存储器408中预先存储的中断程序并进入中断程序，在中断程序中获取第四定时器412(即计数器)计数得到的第二路方波信号上升沿的数量，并且在每次获取第二路方波信号上升沿的数量后对第四定时器412清零，使第四定时器412在下一个中断信号周期内重新开始对第二路方波信号的上升沿进行计数。

单片机内核401根据第二路方波信号上升沿的数量和中断信号的周期确定第二路模拟信号对应的第二路模拟输入信号的频率。由于第四定时器412统计的是一个中断信号的周期内，第二路方波信号的上升沿的数量，因此，根据第二路方波信号上升沿的数量和中断信号的周期可以计算出第二路方波信号的频率，进而根据第二路方波信号的频率确定第二路模拟输入信号的频率。

第三定时器404触发第二ADC模块410对第二路低通模拟信号的模数转换，第三定时器404的第二上溢事件触发周期由单片机内核401根据第二路模拟输入信号的频率确定，根据采样定理可知，第二上溢事件触发周期是关于被测的并行模拟物理量其中的一路模拟物理量或者第二路模拟输入信号的频率的函数。在本实施方式中，单片机400中的每一个A/D转换器(即第一ADC模块405和第二ADC模块410)分别转换一个模拟通道，而不是多个通道共享一个转换器。

第二ADC模块410在第三定时器404的每次触发下完成对第二路低通模拟信号的模数转换后，向第三DMA模块411自动发送启动DMA通道请求，并将模数转换后得到的第二量化采样数据通过第三DMA模块411存储于存储器408中，第二ADC模块410为单次转换模式，模数转换后得到的第二量化采样数据不经过单片机内核而是直接通过DMA专用通道进入存储器408中进行缓冲，等待上位机的数据请求。

单片机内核401接收到上位机的数据请求指令后，控制存储器408将其存储的第二量化采样数据通过第二DMA模块407发送至FSMC接口模块409中，FSMC接口模块409通过USB接口芯片500将第二量化采样数据发送至上位机，即上位机的数据请求到来后，单片机内核401将缓存在存储器408中的第二量化采样数据通过第二DMA模块发送到单片机400的FSMC接口模块409，再由FSMC接口模块409经USB接口芯片500发送至上位机，其中的FSMC接口模块409是USB接口芯片500与单片机400的接口。

本实施方式提供了一种可对并行数据进行采集且可自动调整采样率的数据采集卡，该数据采集卡具备两个高速模拟输入信号通道，两个通道分别使用各自的ADC模块进行采样，两个相互独立的ADC模块在同一定时器的不同触发信号下分别对相应的模拟输入信号进行模数转换，互不干扰，可根据并行数据中每一路模拟输入数据的频率分别调整采样率并进行相应的采样，实现灵活采样，提高采样效率，能够有效地去掉冗余数据，减小采集的数据量，进一步地节约采集卡采集数据所需的时间和数据存储成本。

作为一种具体的实施方式，单片机内核401根据第一路方波信号上升沿的数量对模拟输入信号的频率进行计算，并对计算的频率值设置两个门限频率进行滞回比较，若频率值大于门限频率中的高门限频率，则单片机内核401根据直接测频法将第一路方波信号的频率作为模拟输入信号的频率，并将当前比较门限频率切换为低门限频率；若频率值小于门限频率中的低门限频率，则单片机内核401根据测周期法计算第一路方波信号在一个中断信号周期内的持续时间，并根据时间计算出模拟输入信号的频率。

具体地，在本实施方式中，单片机内核401根据第一路方波信号上升沿的数量和中断信号的周期确定模拟输入信号的频率时，具体采用以下方法：单片机内核401根据第一路方波信号上升沿的数量对模拟输入信号的频率进行计算，并对计算的频率值设置两个门限频率进行滞回比较，两个频率门限中较高的门限频率为高门限频率f₁，较低的门限频率为低门限频率f₂，并且根据滞回比较的比较结果切换当前比较门限频率，以达到减少在门限频率附近反复切换测频算法。

如果计算的频率值大于高门限频率f₁，单片机内核401判定第一路方波信号为高频信号，此时单片机内核401采用直接测频法确定模拟输入信号的频率，即对第一路方波信号在一定时间T(N个基准信号f₀)内计数，假设计数值为M，那么第一路方波信号的频率为亦即在一定的时间(即中断信号周期)内计数第一路方波信号上升沿的数量，可以计算得到第一路方波信号的频率，并将第一路方波信号的频率作为模拟输入信号的频率，并将当前比较门限频率切换为低门限频率。

如果计算的频率值小于低门限频率f₂，单片机内核401判定第一路方波信号为非高频信号，此时单片机内核401采用测周期法确定模拟输入信号的频率，即对第一路方波信号在一个周期(即中断信号周期)内对基准信号f₀计数，假设计数值为M，那么第一路方波信号的频率为亦即计算第一路方波信号在一个中断信号周期内的持续时间，并根据时间计算出模拟输入信号的频率。

单片机内核401将所测得的频率数据输出并存储于单片机400的缓冲区内，由DMA自动缓冲区中读取数据，并发送到USB接口芯片500中。

本实施方式根据第一路方波信号的频率结合滞回比较的方法，可采用两种测频方法确定模拟输入信号的频率，减少了在门限频率附近反复切换测频算法而导致的测频可靠性低，提高了自动调整采样率的数据采集卡的数据采集可靠性和稳定性。

与上述确定模拟输入信号的频率的方式相类似地，当模拟输入信号为双路并行模拟输入信号时，第二路模拟输入信号的频率的确定也可根据第二路方波信号的频率结合滞回比较的方法实现，此处不再赘述。

作为一种具体的实施方式，第三定时器404的第一上溢事件触发周期对应的触发频率为模拟输入信号的频率的预设倍数，且预设倍数大于或者等于2，在本实施方式中，根据采样定理可知，第三定时器404的第一上溢事件触发周期对应的触发频率至少为模拟输入信号的频率的2倍，同时，根据采样精度的要求，第三定时器404的第一上溢事件触发周期对应的触发频率可以为模拟输入信号的频率的预设倍数，且该预设倍数大于或者等于2，从而保证采样精度，实现根据测量要求减小传输的数据量，消除冗余数据点。与第一上溢事件触发周期相似地，当模拟输入信号为双路并行模拟输入信号时，第三定时器404的第二上溢事件触发周期对应的触发频率为第二路模拟输入信号的频率的预设倍数，且预设倍数大于或者等于2。

作为一种具体的实施方式，信号调理模块200采用无源衰减网络对模拟输入信号进行幅值调整。无源衰减网络为串联电阻网络，每个电阻均并联一个适当容值的电容进行补偿，再以此衰减后的信号为输入信号，输入到同相比例放大器中，对信号的幅度进行平移、缩小和阻抗变换，使输入信号由双极性变为单一极性，由幅度较大的信号变为幅度适当的信号，由高输入阻抗的信号变为低输入阻抗的信号，以满足A/D的输入要求。

作为一种具体的实施方式，第一波形整形模块301为基于单电源正反馈的迟滞比较器的整形模块。在基于单电源正反馈的迟滞比较器的整形模块中，模拟信号输入比较器电路的一端，参考电平加到比较器电路的另一端，当模拟信号由低于参考电压上升到高于内部比较电压时，比较器电路输出高电平，并在正反馈的作用下自动降低内部比较电压；类似地，当模拟信号由高电压下降到低于内部比较电压时，比较器电路输出低电压，并在正反馈的作用下将内部的比较电压设置为一个较高的电压，这样，在模拟信号穿越阈值电压时内部比较电压通过动态改变其大小使其总是远离模拟信号，避免了输出电压的抖动，从而将任意形状的周期信号变换为与TTL电平兼容的方波信号，第一波形整形模块301将整形后的第一路方波信号输入到单片机400中，作为频率测量的输入信号。与第一波形整形模块301相似地，当模拟输入信号为双路并行模拟输入信号时，第二波形整形模块601也可以基于单电源正反馈的迟滞比较器实现。

作为一种具体的实施方式，USB接口芯片500被配置为SLAVE FIFO模式，被动接收来自单片机400的数据，并在USB接口芯片500的缓冲区中缓冲。

作为一种具体的实施方式，USB接口芯片500采用同步传输方式，按照预设的数据传输速率通过USB总线均匀地向上位机发送第一量化采样数据，当模拟输入信号为双路并行模拟输入信号时，USB接口芯片500还采用同步传输方式，按照预设的数据传输速率通过USB总线均匀地向上位机发送第二量化采样数据。本实施方式中USB接口芯片采用同步传输，在每个指定的时间间隔内传输要求数量的数据，按照预设的数据传输速率通过USB总线均匀地向上位机发送缓冲的量化采样数据(包括第一量化采样数据和第二量化采样数据)，进一步保持量化采样数据的时间属性，而不是突发的传输方式。

作为一种具体的实施方式，本发明中的单片机内核401为Cortex-M3内核，单片机400为基于Cortex-M3内核的单片机，有利于提高数据采集卡的性能。

作为一种具体的实施方式，自动调整采样率的数据采集卡还包括接线端子，接线端子用于连接模拟通道的探头。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种自动调整采样率的数据采集卡，其特征在于，包括信号采集模块(100)、信号调理模块(200)、第一滤波整形单元(300)、单片机(400)和USB接口芯片(500)，所述第一滤波整形单元(300)包括第一波形整形模块(301)和第一低通滤波模块(302)，所述单片机(400)包括单片机内核(401)、第一定时器(402)、第二定时器(403)、第三定时器(404)、第一ADC模块(405)、第一DMA模块(406)、第二DMA模块(407)、存储器(408)和FSMC接口模块(409)，

所述信号调理模块(200)获取所述信号采集模块(100)采集的模拟输入信号，并对所述模拟输入信号进行幅值调整，得到满足所述第一ADC模块(405)输入要求的模拟信号；

所述信号调理模块(200)将所述模拟信号分别输入至所述第一波形整形模块(301)和所述第一低通滤波模块(302)，所述第一波形整形模块(301)对所述模拟信号进行整形及变换，得到第一路方波信号，并将所述第一路方波信号输入至所述第一定时器(402)，所述第一低通滤波模块(302)对所述模拟信号进行低通滤波，得到第一路低通模拟信号，并将所述第一路低通模拟信号输入至所述第一ADC模块(405)；

所述单片机内核(401)将所述第一定时器(402)配置为计数器模式，所述第一定时器(402)以所述第一路方波信号作为时钟信号，对所述第一路方波信号的方波上升沿进行计数；

所述单片机内核(401)将所述第二定时器(403)配置为定时器模式，所述第二定时器(403)周期性地产生中断信号，所述单片机内核(401)根据所述中断信号调用所述存储器(408)中存储的中断程序，在所述中断程序中获取所述第一定时器(402)计数得到的所述第一路方波信号上升沿的数量，并在每次获取后对所述第一定时器(402)清零；

所述单片机内核(401)根据所述第一路方波信号上升沿的数量和所述中断信号的周期确定所述模拟输入信号的频率；

所述第三定时器(404)触发所述第一ADC模块(405)对所述第一路低通模拟信号的模数转换，所述单片机内核(401)将所述第三定时器(404)配置为定时器模式，且所述第三定时器(404)的第一上溢事件触发周期由所述单片机内核(401)根据所述模拟输入信号的频率确定；

所述第一ADC模块(405)在所述第三定时器(404)的每次触发下完成对所述第一路低通模拟信号的模数转换后，向所述第一DMA模块(406)自动发送启动DMA通道请求，并将模数转换后得到的第一量化采样数据通过所述第一DMA模块(406)存储于所述存储器(408)中；

所述单片机内核(401)接收到上位机的数据请求指令后，控制所述存储器(408)将其存储的所述第一量化采样数据通过所述第二DMA模块(407)发送至所述FSMC接口模块(409)中，所述FSMC接口模块(409)通过所述USB接口芯片(500)将所述第一量化采样数据发送至所述上位机。

2.根据权利要求1所述的自动调整采样率的数据采集卡，其特征在于，还包括与所述第一滤波整形单元(300)结构相同的第二滤波整形单元(600)，所述第二滤波整形单元(600)包括第二波形整形模块(601)和第二低通滤波模块(602)，所述信号采集模块(100)为双通道信号采集模块，所述信号调理模块(200)为双通道信号调理模块，所述模拟输入信号为双路并行模拟输入信号，所述单片机(400)还包括第二ADC模块(410)、第三DMA模块(411)和第四定时器(412)，

所述信号调理模块(200)获取所述信号采集模块(100)采集的所述双路并行模拟输入信号，并对所述双路并行模拟输入信号进行幅值调整，得到满足所述第一ADC模块(405)和所述第二ADC模块(410)输入要求的双路模拟信号；

所述信号调理模块(200)将所述双路模拟信号中的第一路模拟信号分别输入至所述第一波形整形模块(301)和所述第一低通滤波模块(302)，并将所述双路模拟信号中的第二路模拟信号分别输入至所述第二波形整形模块(601)和所述第二低通滤波模块(602)；

所述第二波形整形模块(601)对所述第二路模拟信号进行整形及变换，得到第二路方波信号，并将所述第二路方波信号输入至所述第四定时器(412)，所述第二低通滤波模块(602)对所述第二路模拟信号进行低通滤波，得到第二路低通模拟信号，并将所述第二路低通模拟信号输入至所述第二ADC模块(410)；

所述单片机内核(401)将所述第四定时器(412)配置为计数器模式，所述第四定时器(412)以所述第二路方波信号作为时钟信号，对所述第二路方波信号的方波上升沿进行计数；

所述单片机内核(401)在所述中断程序中获取所述第四定时器(412)计数得到的所述第二路方波信号上升沿的数量，并在每次获取后对所述第四定时器(412)清零；

所述单片机内核(401)根据所述第二路方波信号上升沿的数量和所述中断信号的周期确定所述第二路模拟信号对应的第二路模拟输入信号的频率；

所述第三定时器(404)触发所述第二ADC模块(410)对所述第二路低通模拟信号的模数转换，所述第三定时器(404)的第二上溢事件触发周期由所述单片机内核(401)根据所述第二路模拟输入信号的频率确定；

所述第二ADC模块(410)在所述第三定时器(404)的每次触发下完成对所述第二路低通模拟信号的模数转换后，向所述第三DMA模块(411)自动发送启动DMA通道请求，并将模数转换后得到的第二量化采样数据通过所述第三DMA模块(411)存储于所述存储器(408)中；

所述单片机内核(401)接收到上位机的数据请求指令后，控制所述存储器(408)将其存储的所述第二量化采样数据通过所述第二DMA模块(407)发送至所述FSMC接口模块(409)中，所述FSMC接口模块(409)通过所述USB接口芯片(500)将所述第二量化采样数据发送至所述上位机。

3.根据权利要求1所述的自动调整采样率的数据采集卡，其特征在于，

所述单片机内核(401)根据所述第一路方波信号上升沿的数量对所述模拟输入信号的频率进行计算，并对计算的频率值设置两个门限频率进行滞回比较，若所述频率值大于所述门限频率中的高门限频率，则所述单片机内核(401)根据直接测频法将所述第一路方波信号的频率作为所述模拟输入信号的频率，并将当前比较门限频率切换为低门限频率；若所述频率值小于所述门限频率中的低门限频率，则所述单片机内核(401)根据测周期法计算所述第一路方波信号在一个中断信号周期内的持续时间，并根据所述时间计算出所述模拟输入信号的频率。

4.根据权利要求1至3任意一项所述的自动调整采样率的数据采集卡，其特征在于，

所述第三定时器(404)的第一上溢事件触发周期对应的触发频率为所述模拟输入信号的频率的预设倍数，且所述预设倍数大于或者等于2。

5.根据权利要求1至3任意一项所述的自动调整采样率的数据采集卡，其特征在于，

所述信号调理模块(200)采用无源衰减网络对所述模拟输入信号进行幅值调整。

6.根据权利要求1至3任意一项所述的自动调整采样率的数据采集卡，其特征在于，

所述第一波形整形模块(301)为基于单电源正反馈的迟滞比较器的整形模块。

7.根据权利要求1至3任意一项所述的自动调整采样率的数据采集卡，其特征在于，

所述USB接口芯片(500)被配置为SLAVE FIFO模式。

8.根据权利要求1至3任意一项所述的自动调整采样率的数据采集卡，其特征在于，

所述USB接口芯片(500)采用同步传输方式，按照预设的数据传输速率通过USB总线均匀地向所述上位机发送所述第一量化采样数据。

9.根据权利要求1至3任意一项所述的自动调整采样率的数据采集卡，其特征在于，

所述单片机(400)为基于Cortex-M3内核的单片机。

10.根据权利要求1至3任意一项所述的自动调整采样率的数据采集卡，其特征在于，还包括接线端子，

所述接线端子用于连接模拟通道的探头。