CN104583790A - 用于验证堆叠式半导体装置的测试装置 - Google Patents

用于验证堆叠式半导体装置的测试装置 Download PDF

Info

Publication number
CN104583790A
CN104583790A CN201380044968.8A CN201380044968A CN104583790A CN 104583790 A CN104583790 A CN 104583790A CN 201380044968 A CN201380044968 A CN 201380044968A CN 104583790 A CN104583790 A CN 104583790A
Authority
CN
China
Prior art keywords
test board
semiconductor device
testing tool
hdi
systems
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380044968.8A
Other languages
English (en)
Other versions
CN104583790B (zh
Inventor
T.D.韦格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104583790A publication Critical patent/CN104583790A/zh
Application granted granted Critical
Publication of CN104583790B publication Critical patent/CN104583790B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures

Abstract

本发明的实施例描述用于利用具有从高密度互连(HDI)多层基板形成的电互连的测试仪器的设备、系统和方法。可在HDI基板上安装的装置之间通过在其多层内形成的传导性互连来路由电信号。传导性互连一般包括金属互连和通孔，其中每个通孔在层之间穿过以将来自一层的金属互连耦合到来自另一层的金属互连。通过利用HDI基板，本发明的实施例实现“取出”多层(可能是封装通道的路由层的两倍或三倍)上的信号针；但是，可选择传输线的几何因素和其它因素以确保诸如阻抗和串扰之类的通道参数接近仿真最后的装置封装。

Description

用于验证堆叠式半导体装置的测试装置
技术领域
本发明的实施例一般涉及计算装置，并且更具体地涉及验证堆叠式半导体装置。
背景技术
当验证半导体装置时，理想的是在接近类似其目标应用的条件下测试该装置(即，被测装置(DUT))。诸如存储器模块之类的一些装置具有利用短小、快速数据传送通道的“堆叠式”设计，这些通道不可能在当前测试环境中进行仿真。需要一种当在这样的装置的组装封装中包括且利用这样的装置时，能够对其通道性能进行仿真的测试解决方案。这些测试装置将在组件的组装之前更好地验证组件以及使组件合格，并且允许在DUT上执行更加实际的性能测试。
附图说明
下面的描述包括对附图的讨论，附图具有通过本发明的实施例的实现的示例给出的说明。应理解附图作为示例而非作为限制。如本文中所使用的，要将对一个或多个“实施例”的引用理解为描述在本发明的至少一个实现中包括的具体特征、结构或特性。因此，本文中出现的诸如“在一个实施例中”或“在备选实施例中”之类的短语描述本发明的各种实施例和实现，并且不一定都指的是相同的实施例。但是，它们也不一定相互排斥。
图1是按照本发明的一个实施例的装置测试系统环境的框图。
图2是按照本发明的实施例要由测试装置验证的多芯片封装装置的框图。
图3A-图3B是按照本发明的一个实施例从HDI基板形成的测试板的说明。
图4是按照本发明的一个实施例从HDI基板形成并且包括多个装置插口的测试板的框图。
下面是某些细节和实现的描述，包括可描绘下面描述的一些或全部实施例的附图的描述，以及讨论本文呈现的发明构思的其它潜在实施例或实现。下面提供本发明的实施例的概览，接下来是参考附图更详细的描述。
具体实施方式
本发明的实施例描述用于利用具有从高密度互连(HDI)基板形成的电互连的测试仪器的设备、系统和方法。HDI技术一般跨过常规印刷电路板(PCB)技术和封装基板技术之间的技术鸿沟。HDI基板是用于安装和互连集成电路装置的多层基板。电信号可通过在基板的多层内形成的传导性互连在HDI基板上安装的装置之间进行路由。传导性互连一般包括金属互连和通孔，其中每个通孔在层之间穿过以将来自一层的金属互连耦合到来自另一层的金属互连。
如下所述，通过利用HDI基板，本发明的实施例实现“取出(breaking out)”多层(可能是封装通道的路由层的两倍或三倍)上的信号针；但是，可选择传输线的几何因素和其它因素以确保诸如阻抗和串扰之类的通道参数接近仿真最后的装置封装。
在下面的描述中，陈述了多个具体细节以提供实施例的全面理解。但是，本领域的技术人员会认识到，本文中描述的技术能够无需所述具体细节中的一个或多个来实施，或者利用其它方法、组件、材料等来实施。在其它实例中，为了避免模糊某些方面，没有详细示出或描述公知的结构、材料或操作。
该说明书通篇对“一个实施例”或“实施例”的提及意味着结合该实施例描述的具体特征、结构或特性被包括在本发明的至少一个实施例中。因此，在该说明书的通篇的各种位置出现的短语“在一个实施例中”或“在实施例中”不一定都指的是相同的实施例。另外，具体特征、结构或特性可以在一个或多个实施例中以任意适合的方式组合。
图1是按照本发明的一个实施例的装置测试系统环境的框图。在该实施例中，系统100包括测试板102，所述测试板102用于可通信地将被测装置(DUT)104耦合到装置控制器112、电源114和测试仪器110。
当测试诸如存储器模块之类的装置时，期望创建一种允许测试仪器110与装置的输入/输出(I/O)直接接口的测试固定装置。实现该测试的所述测试平台可称作工作台电验证板(Bench Electrical Validation Board)。这些测试板被设计成最小化诸如阻抗不匹配、介电损耗和铜损耗、寄生电感/电容和串扰之类的通道缺陷，以在仪器和半导体之间提供最直接的电接入。针对这些测试板的现有技术解决方案当测试多芯片封装(MCP)装置(诸如如下所述的图2的装置275)时，没有充当系统性能的有效预测器。
本发明的实施例在测试板102中利用HDI技术，以模仿用于DUT 104的目标CPU或主机封装，使得工作台验证能够仿真组装封装的通道性能。该HDI“顺应性板”允许测试仪在组装之前更好地验证组件且使组件合格，并且允许工作台上的更加实际的性能余量测试。
图2是按照本发明的实施例要由测试装置验证的多芯片封装装置的框图。图2示出与在分开的封装中容纳的装置(例如，一个或多个存储器组件)耦合的一个封装中的主机(例如，处理器)。为了测试所述装置的性能和功能性，可利用图1的测试环境来模拟这个环境(即，模拟DUT和主机之间的通信通道)。图2的示例包括堆叠式动态随机存取存储器(DRAM)装置；但是，也能够由本发明的实施例测试其它类型的堆叠式装置。
在图2的示例中，仅为了示范和说明的目的，将主机200和装置275示为被分开封装。例如，封装可以是可在另一个封装上或在另一个封装内组装的球栅阵列(BGA)封装或晶圆级封装。由于附加的封装，这些装置可遭受增加的串扰。在其它实施例中，装置275可直接安装在MCP基板上，所述MCP基板还安装其相配的CPU或主机装置。在这些实施例中，装置275设计用于高速(例如，以8GT/s单端而无均衡)操作的非常短的通道。
在一个实施例中，主机200和装置275之间的接口包括可调谐源端接的接收器、数据/命令的数据总线倒置(DBI)编码、读出放大器接收器和/或差分转发时钟(以克服时钟噪声和接收器训练)。主机200示出包括通过封装接口(例如，BGA)和线路220与装置275耦合的传送器215和接收器210。装置封装230包括与线路220耦合的对方接收器245和传送器240。
在一个实施例中，传送器240和接收器245通过封装接口235与线路220耦合。封装接口235在封装230和逻辑缓冲器250之间提供接口。因此，需要在测试环境中模拟该附加的封装和接口。如下所述，本发明的实施例为此目的利用HDI基板。
要理解，在类似高速应用(例如，快速路径互联(QPI)、外围部件互连快线(PCIe))中，甚至当无源通道被良好地建模时，单独的模拟也可能不是链路性能的充分的预测器。这主要是由于硅行为的不精确预测，硅行为的性能参数通常在第一硅之后被改进。
通过利用HDI基板，本发明的实施例允许在基于HDI的固定装置中构建无源“顺应性通道”的可能性，所述基于HDI的固定装置复制用于DUT(即，MCP)的目标主机装置的通道。
图3A-图3B是按照本发明的实施例从HDI基板形成的测试板的说明。测试环境300示出包括经由测试板310可通信地耦合的DUT端口304(用于接纳DUT 320)和测试仪器端口302(用于接纳测试仪器接口330)。在该实施例中，测试板310包括从HDI基板形成的电互连306。
虽然具有最小电通道的传统测试固定装置是有用的缺陷(这样的验证板)，但是本发明的实施例还能够仿真目标应用的系统中特性(例如，如上面参考图2所讨论的)。因此，本发明的实施例利用HDI基板，使得通过设计互连306来仿真目标系统的电特性，更好地预测系统中性能，减少对于DUT 320的最后目标封装的性能问题的风险。
图3B示出用于测试板310的互连306的示例互连设计。如互连306所示，测试板310的HDI基板包括电互连的多层。多层可包括在HDI基板中使用的常规层，包括但不限于核心层、半固化片层和介电层。所述多层可使用诸如常规介电材料、树脂、玻璃纤维增强环氧树脂和非增强环氧树脂之类的绝缘材料形成。
金属互连306可使用各种金属形成，包括但不限于铜(例如，铜箔或用铜金属电镀的铜箔)或铝。在一些实施例中，金属互连306的直径或厚度是相对小的，并且可称作金属迹线。
测试板310的HDI基板包括用于电耦合从HDI基板的多层形成的互连306的多个通孔314。在一些实施例中，通孔314每个可包括微通孔。例如，可从诸如铜或钨之类的金属形成通孔314。还可使用本领域公知的用于通孔的备选金属。另外，通孔314可包括中空的通孔、填充的通孔(例如，用铜、环氧树脂等填充)，或者两者的组合。
如图3A中所示，金属互连306和通孔310的组合可用于将装置互连(或装置自身)的BGA组装件312电耦合到测试仪器或控制仪器，从而使两个装置能够使用在测试板310的HDI基板内部路由的电信号来通信。
如上所述，当诸如堆叠式DRAM存储器模块275之类的装置直接安装在MCP基板(所述MCP基板还安装其相配的CPU或主机装置)上时，现有技术测试装置难以模拟和验证两个装置之间的I/O性能。这是因为两个装置可能借助回流焊和粘合环氧树脂底层填料被严密附连到封装基板，并且不可能直接观测。
如上所述，通过利用HDI基板，本发明的实施例实现“取出”多层(可能是封装通道的路由层的两倍或三倍)上的信号针；但是，可选择传输线的几何因素和其它因素以确保诸如阻抗和串扰之类的通道参数接近仿真最后的装置封装。
图4是按照本发明的一个实施例从HDI基板形成并且包括多个装置插口的测试板的框图。装置测试板400包括装置插口402，用于接纳诸如MCP半导体装置之类的半导体装置408。在一些实施例中，装置插口402包括用于接纳BGA装置互连的电极；在其它实施例中，装置插口402包括用于接纳针栅阵列(PGA)装置互连或任意其它功能等同的装置互连的电极。
板400示出还包括用于测试仪器耦合器(未示出)的测试仪器插口406、用于接收半导体装置的控制信号的控制插口404、以及用于从电源接收电力以便(经由非HDI电互连部件414，诸如在具有较宽电源面的层上)向半导体装置供电的电源端口412。其它实施例可包括多个测试插口和控制插口，或者允许将多个测试仪器和控制器耦合到DUT。
在该实施例中，板400包括从HDI基板形成的电互连410。所述电互连可包括(或填充、或未填充、或者两者组合的)一个或多个通孔。虽然在该实施例中，HDI电互连410示出可通信地将控制插口404和测试仪器插口406耦合到装置408，但是在其它实施例中，仅将所述测试仪器插口经由HDI电互连耦合到DUT。HDI电互连410可设计成仿真用于半导体装置408的预期的主机平台互连(例如，处理器互连)。
换言之，所述电互连可设计成补偿插口和其它固定几何约束的效果，以在其预期的平台环境中更好地匹配MCP的通道性能。
本文中描述的上面称作过程、服务器或工具的各种组件可以是用于执行所描述的功能的部件。本文描述的每个组件包括软件或硬件、或者这些的组合。每一个组件可实现为软件模块、硬件模块、专门用途的硬件(例如，专用硬件、ASIC、DSP等)、嵌入式控制器、硬布线的电路、硬件逻辑等。软件内容(例如，数据、指令、配置)可经由制造产品来提供，所述制造产品包括非暂时的、有形的计算机或机器可读存储介质，其提供表示能够被执行的指令的内容。内容可导致计算机执行本文描述的各种功能/操作。
计算机可读非暂时存储介质包括以可由计算机(例如，计算装置、电子系统等)访问的形式来提供(即，存储和/或传送)信息的任何机制，诸如可记录/不可记录介质(例如，只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储介质、光存储介质、闪存装置等)。内容可以是(“对象”或“可执行”形式)直接可执行代码、源代码或差异代码(“delta”或“patch”代码)。计算机可读非暂时存储介质还可包括能够从其中下载内容的存储装置或数据库。所述计算机可读介质还可包括在销售或交付时具有存储于其上的内容的装置或产品。因此，交付具有存储的内容的装置、或者提供用于经由通信介质下载的内容可理解为提供具有本文所述的这样的内容的制造产品。

Claims (19)

1. 一种设备，包括：
装置端口，所述装置端口用于接纳半导体装置；
测试仪器插口，所述测试仪器插口用于测试仪器互连；以及
测试板，所述测试板将所述装置端口和所述测试仪器插口经由电互连来互连，以便使计算装置可通信地耦合到所述半导体装置，所述电互连从高密度互连(HDI)基板形成并且至少部分基于互连参数而形成。
2. 如权利要求1所述的测试装置，其中，所述装置端口包括用于接纳球栅阵列(BGA)装置互连的电极。
3. 如权利要求1所述的测试装置，其中，所述装置端口包括用于接纳针栅阵列(PGA)装置互连的电极。
4. 如权利要求1所述的测试装置，其中，所述装置端口配置成接纳多芯片封装半导体装置。
5. 如权利要求1所述的测试装置，其中，从HDI基板形成的所述电互连是基于用于所述半导体装置的主机处理器互连而形成的。
6. 如权利要求1所述的测试装置，还包括：
用于接纳多个测试仪器的多个测试仪器插口。
7. 如权利要求1所述的测试装置，其中，所述电互连经由所述HDI基板中形成的一个或多个通孔进行电耦合。
8. 如权利要求7所述的测试装置，其中，所述一个或多个通孔包括填充的通孔。
9. 如权利要求1所述的测试装置，还包括：
用于从电源接收电力以便向所述半导体装置供电的电源端口。
10. 如权利要求1所述的测试装置，还包括：
用于接收所述半导体装置的控制信号的控制插口。
11. 一种系统，包括：
测试板，所述测试板包括：
　　装置端口，所述装置端口用于接纳半导体装置；
　　测试仪器插口，所述测试仪器插口用于接纳测试仪器互连；以及
电互连，所述电互连从高密度互连(HDI)基板形成，以便将所述装置端口和所述测试仪器插口可通信地耦合；
信号发生器，所述信号发生器可通信地耦合到所述测试板，以便将控制信号发送到所述半导体装置；以及
电源，所述电源可通信地耦合所述测试板，以便向所述半导体装置供电。
12. 如权利要求11所述的系统，其中，所述测试板的所述装置端口包括用于接纳球栅阵列(BGA)装置互连的电极。
13. 如权利要求11所述的系统，其中，所述测试板的所述装置端口包括用于接纳针栅阵列(PGA)装置互连的电极。
14. 如权利要求11所述的系统，其中，所述测试板的所述装置端口配置成接纳多芯片封装半导体装置。
15. 如权利要求11所述的系统，其中，从HDI基板形成的所述测试板的所述电互连是基于用于所述半导体装置的主机处理器互连而形成的。
16. 如权利要求11所述的系统，其中，所述测试板还包括：
用于接纳多个测试仪器的多个测试仪器插口。
17. 如权利要求11所述的系统，其中，所述测试板的所述电互连经由所述HDI基板中形成的一个或多个通孔进行电耦合。
18. 如权利要求17所述的系统，其中，所述一个或多个通孔包括填充的通孔。
19. 如权利要求11所述的系统，其中，所述测试板还包括：
用于接收所述半导体装置的控制信号的控制插口。
CN201380044968.8A 2012-09-27 2013-06-10 用于验证堆叠式半导体装置的测试装置 Expired - Fee Related CN104583790B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/629273 2012-09-27
US13/629,273 US9599661B2 (en) 2012-09-27 2012-09-27 Testing device for validating stacked semiconductor devices
PCT/US2013/045035 WO2014051726A1 (en) 2012-09-27 2013-06-10 Testing device for validating stacked semiconductor devices

Publications (2)

Publication Number Publication Date
CN104583790A true CN104583790A (zh) 2015-04-29
CN104583790B CN104583790B (zh) 2018-03-30

Family

ID=50338239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380044968.8A Expired - Fee Related CN104583790B (zh) 2012-09-27 2013-06-10 用于验证堆叠式半导体装置的测试装置

Country Status (4)

Country Link
US (1) US9599661B2 (zh)
KR (2) KR101993740B1 (zh)
CN (1) CN104583790B (zh)
WO (1) WO2014051726A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109073706A (zh) * 2016-03-28 2018-12-21 东京毅力科创株式会社 基片检测装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9230682B2 (en) * 2012-12-26 2016-01-05 Broadcom Corporation Method and system for automated device testing
US9501376B2 (en) 2014-05-06 2016-11-22 Intel Corporation Testing I/O timing defects for high pin count, non-contact interfaces
US11728001B2 (en) * 2020-11-16 2023-08-15 Micron Technology, Inc. Apparatuses for characterizing system channels and associated methods and systems
KR20230065005A (ko) * 2021-11-04 2023-05-11 주식회사 유엑스팩토리 Asic 칩 테스트용 소켓보드

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150083A (ja) * 1988-05-16 1998-06-02 Glenn J Leedy 集積回路の製作および試験方法
US6087845A (en) * 1990-08-29 2000-07-11 Micron Technology, Inc. Universal wafer carrier for wafer level die burn-in
US6462570B1 (en) * 2001-06-06 2002-10-08 Sun Microsystems, Inc. Breakout board using blind vias to eliminate stubs
US20040017216A1 (en) * 2002-06-25 2004-01-29 Xilinx, Inc. Multi-socket board for open/short tester
CN1556928A (zh) * 2002-10-31 2004-12-22 ��ʽ���簮������� 连接单元、被测量组件搭载板、探针卡以及组件接口部

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866508A (en) 1986-09-26 1989-09-12 General Electric Company Integrated circuit packaging configuration for rapid customized design and unique test capability
KR100390093B1 (ko) 2001-02-01 2003-07-04 (주)세미뱅크 반도체 메모리 테스트 장치
US7271581B2 (en) * 2003-04-02 2007-09-18 Micron Technology, Inc. Integrated circuit characterization printed circuit board, test equipment including same, method of fabrication thereof and method of characterizing an integrated circuit device
US7342969B2 (en) 2003-07-28 2008-03-11 Intel Corporation Signaling with multiple clocks
US7501586B2 (en) 2004-10-29 2009-03-10 Intel Corporation Apparatus and method for improving printed circuit board signal layer transitions
KR20070093450A (ko) 2005-02-08 2007-09-18 나노넥서스, 인코포레이티드 Ｉｃ 패키지용 고밀도 상호접속 시스템 및 상호접속 조립체
US20080093726A1 (en) * 2006-10-23 2008-04-24 Francesco Preda Continuously Referencing Signals over Multiple Layers in Laminate Packages
US7605671B2 (en) 2007-09-26 2009-10-20 Intel Corporation Component-less termination for electromagnetic couplers used in high speed/frequency differential signaling
KR101094200B1 (ko) 2010-01-08 2011-12-14 (주)에이젯 메모리 모듈 테스트를 위한 메모리 모듈 테스터 장치 및 테스트 방법
KR20120024099A (ko) 2010-09-06 2012-03-14 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
CN103988140B (zh) 2011-12-22 2017-08-11 英特尔公司 利用封装上的输入/输出接口互连在封装中封装的芯片与晶片

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150083A (ja) * 1988-05-16 1998-06-02 Glenn J Leedy 集積回路の製作および試験方法
US6087845A (en) * 1990-08-29 2000-07-11 Micron Technology, Inc. Universal wafer carrier for wafer level die burn-in
US6462570B1 (en) * 2001-06-06 2002-10-08 Sun Microsystems, Inc. Breakout board using blind vias to eliminate stubs
US20040017216A1 (en) * 2002-06-25 2004-01-29 Xilinx, Inc. Multi-socket board for open/short tester
CN1556928A (zh) * 2002-10-31 2004-12-22 ��ʽ���簮������� 连接单元、被测量组件搭载板、探针卡以及组件接口部

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109073706A (zh) * 2016-03-28 2018-12-21 东京毅力科创株式会社 基片检测装置

Also Published As

Publication number Publication date
WO2014051726A1 (en) 2014-04-03
US20140084954A1 (en) 2014-03-27
KR101993740B1 (ko) 2019-06-28
CN104583790B (zh) 2018-03-30
KR20160106783A (ko) 2016-09-12
US9599661B2 (en) 2017-03-21
KR20150028315A (ko) 2015-03-13

Similar Documents

Publication Publication Date Title
US9768536B2 (en) Socket with routed contacts
CN104583790A (zh) 用于验证堆叠式半导体装置的测试装置
US20140071646A1 (en) Routing design for high speed input/output links
JP7018015B2 (ja) 回路基板構造体と装置インターフェースボード
US9806474B2 (en) Printed circuit board having high-speed or high-frequency signal connector
KR20140127156A (ko) 전기 시스템 및 그 코어 모듈
US10691866B2 (en) Die interface enabling 2.5D device-level static timing analysis
US20140111239A1 (en) Localized printed circuit board layer extender apparatus for relieving layer congestion near high pin-count devices
US8861215B2 (en) Semiconductor device
Braunisch et al. High-speed flex-circuit chip-to-chip interconnects
US6992255B2 (en) Via and via landing structures for smoothing transitions in multi-layer substrates
TWI448707B (zh) 半導體測試裝置
CN108255652B (zh) 一种信号测试装置
CN103293457A (zh) 用于老化测试设备的测试板
Brizoux et al. Industrial PCB development using embedded passive & active discrete chips focused on process and DfR1
US20140151842A1 (en) Semiconductor apparatus
CN110416177B (zh) 一种内存模组
US9514076B2 (en) Optimized two-socket/four-socket server architecture
US10665515B1 (en) Selective per die performance binning
Braunisch et al. Flex-circuit chip-to-chip interconnects
Paladhi et al. SI model to hardware correlation on a 44 Gb/s HLGA socket connector
Thaker et al. A cost-effective solution for testing high-performance integrated circuits
CN108232495A (zh) 具有集成阻抗匹配网络的多层ic插座
CN220629352U (zh) 一种基于vpx平台架构的高密度高速互联通道测试装置
US20150230342A1 (en) Novel structure achieving fine through hole pitch for integrated circuit substrates

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180330

Termination date: 20210610

CF01 Termination of patent right due to non-payment of annual fee