CN1705078A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN1705078A CN1705078A CNA2005100711292A CN200510071129A CN1705078A CN 1705078 A CN1705078 A CN 1705078A CN A2005100711292 A CNA2005100711292 A CN A2005100711292A CN 200510071129 A CN200510071129 A CN 200510071129A CN 1705078 A CN1705078 A CN 1705078A
- Authority
- CN
- China
- Prior art keywords
- silicon
- layer
- semiconductor structure
- germanium layer
- germanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 113
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 110
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 85
- 239000010703 silicon Substances 0.000 claims abstract description 85
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 65
- 238000010438 heat treatment Methods 0.000 claims abstract description 47
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 44
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 39
- 238000001816 cooling Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 150000003376 silicon Chemical class 0.000 claims description 20
- 238000013532 laser treatment Methods 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 239000000155 melt Substances 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000010276 construction Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- 238000005224 laser annealing Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 241000931526 Acer campestre Species 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000010415 tropism Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明涉及一种半导体结构及其形成方法,所述半导体结构,由上而下包括应变单晶硅层、松弛硅-锗层及硅基板层共三层,其中松弛硅-锗层厚度小于500埃。其形成方法包含外延形成硅-锗层及外延形成单晶硅层,其中硅-锗层于形成时受应力,且于硅-锗层上形成单晶硅层后,利用快速热退火或激光热处理程序选择性地熔化硅-锗层,但不熔化单晶硅层,大部分硅-锗层在熔化时释放出压缩应力;最后经一冷却步骤后形成一松弛硅-锗层及一应变单晶硅层。本发明所述半导体结构及其形成方法可降低硅-锗的厚度,除了可降低错位的浓度及降低成本外,还可提供较佳的热传导、降低接面电容、减少接面泄漏。
Description
技术领域
本发明是有关于一种半导体制程,且特别有关于一种在半导体元件中形成具应变异质接面(strained heterojunctions)的多层结构的制造方法。
背景技术
应变半导体异质结构广泛地应用在许多元件,其缩小的能带间隙可以改善元件效能。包含异质接面的多层半导体结构有助于制造许多不同的电子及光电元件,而双载流子晶体管(bipolartransistors)是其中最重要的电子元件之一。应变异质接面半导体元件的另一有利的用途是作为PMOS或NMOS金属氧化物半导体场效应晶体管(metal oxide semiconductor field effecttransistors;MOSFET’s)的沟道区或源极/漏极区。例如,在异质接面MOSFET元件中,应变沟道区会改善沟道区内的载流子迁移率。在应变硅沟道区内,通常是在一具有较硅的晶格常数为大的基板层上形成应变硅层,而由于松弛硅-锗层与硅制程的兼容性高,所以适合作为此类硅基板层,就此而言,在一松弛硅-锗层上形成一应变硅层是特别有益的。
已知制造应变硅沟道层的方法包括在一刚长成的松弛或未应变硅-锗层长一硅层。松弛硅-锗层的形成方式是先在一硅基板上长一厚度约1.5微米的Si1-xGex渐变层,其中x由0%递增30%;然后长一层厚度约0.03微米的薄Si1-xGex层于其上,其中x由30%递减至0%;最上层再长一厚度为1微米的Si0.7Ge0.3层。此方法有几个缺点,包含:因为大约耗费6~8小时生长不同层,导致外延膜成本过高;且因为此厚外延层而导致高错位浓度。
因此,业界亟需制造具备应变硅层形成于松弛层上的多层异质接面元件及降低缺陷的方法,而利用较薄的外延层更益于达到上述目的。
发明内容
为解决上述问题,本发明的方法可降低硅-锗的厚度,除了可降低错位的浓度及降低成本外,还可提供较佳的热传导、降低接面电容(junction capacitance)、减少接面泄漏(junctionleakage)。
为达上述与其它目的,本发明的方法主要是提供一种半导体结构的制造方法。包括提供一具备硅表面的基板,外延形成一应变硅-锗层于硅表面上及外延形成一硅层于硅-锗层上。此方法更包含热处理,因而将受应力硅-锗层转变为松弛硅-锗层,并且于硅层中形成应变。
本发明所述的半导体结构的形成方法,该热处理包含熔化该硅-锗层,但不熔化该硅层,然后冷却使得该硅-锗层固化。
本发明所述的半导体结构的形成方法,该热处理的位置具有选择性。
本发明所述的半导体结构的形成方法,该热处理包含快速加热退火及激光处理其中之一。
本发明所述的半导体结构的形成方法,该热处理包含该激光处理且能量密度介于0.1至1.0W/cm2。
本发明所述的半导体结构的形成方法,该热处理包含连续波激光处理及脉冲波激光处理其中之一。
本发明所述的半导体结构的形成方法,该热处理包含该激光处理且波长小于11000埃。
本发明所述的半导体结构的形成方法,该热处理是属单一加热操作,随后以一冷却操作将该受应力硅-锗层转换成松弛硅-锗层,并且同时于该硅层内形成应变。
本发明所述的半导体结构的形成方法,该外延形成一受应力硅-锗层包含形成厚度小于500埃的该受应力硅-锗层。
本发明所述的半导体结构的形成方法,该外延形成一硅层包含外延形成一单晶硅层。
本发明所述的半导体结构的形成方法,该外延形成一硅层包含外延形成厚度介于100至200埃的该单晶硅层。
本发明所述的半导体结构的形成方法,该外延形成一受应力硅-锗层及该外延形成一硅层包含化学气相沉积法外延和分子束外延之一。
本发明所述的半导体结构的形成方法,该硅层大体上连续地与该硅-锗层连接,且该热处理包括一冷却步骤使得该硅层膨胀以致于大体上达到与该硅-锗层相同的晶格常数并于该硅层产生应变。
本发明所述的半导体结构的形成方法,更包含在该热处理前至少对该硅层及该硅-锗层进行图案化。
本发明所述半导体结构的形成方法包括下列主要步骤:提供一硅层于基板上,利用外延生成的方式形成一松弛硅-锗层于硅层上且形成一应变单晶硅层于硅-锗层上。
本发明所述的半导体结构的形成方法,该形成一松弛硅-锗层且形成一应变单晶硅层包含:外延形成一初始受应力硅-锗层于该硅层上;外延形成一单晶硅层于该硅-锗层上;以及以热处理和冷却,使得该初始受应力硅-锗层转变为该松弛硅-锗层,且使得该单晶硅层变成应变单晶硅层。
本发明所述的半导体结构的形成方法,该热处理使得该硅-锗层熔化,但不熔化该单晶硅层,经冷却后使得该硅-锗层固化。
本发明所述的半导体结构的形成方法,该热处理的对象和位置具有选择性。
本发明所述的半导体结构,包含一块材硅基板层并于其上设置一厚度小于500埃的松弛硅-锗层,最后于松弛硅-锗层上设置一应变单晶硅层。
本发明所述的半导体结构,包括一硅层并于其上设置一硅-锗层及一单晶硅层设置于硅-锗层上。至少有一部分的硅-锗层实质上被熔化并且由硅层延伸至单晶硅层。
本发明所述的半导体结构,包括一硅-锗层形成于一硅基板及一单晶硅层形成于该硅-锗层上。在一加热操作中对硅-锗层及单晶硅层实施加热处理,使得硅-锗层展现松弛性质及单晶硅层展现应变性质。
本发明所述的半导体结构,该硅-锗层及该单晶硅层的热处理是属同一操作。
附图说明
图1显示一最佳实施例的硅/硅-锗/硅异质结构,并包含进行热处理的激光。
图2显示一多层结构在热处理前的原子晶格;多层结构是单晶硅层形成于硅-锗层上,而硅-锗层形成于硅基板层上。
图3显示一单晶硅层/硅-锗层/硅基板层结构经热处理及冷却后的原子晶格。
具体实施方式
为让本发明的上述和其它目的、特征和优点能更明显易懂,下文特举出较佳实施例,并配合所附图式,作详细说明如下:
本发明提供一个在半导体元件内形成具备应变异质接面的多层结构的方法。异质接面是一层介于主要组成不相同的两种材料间的电子接面(electric junction)。在半导体制造的领域,此类应变半导体异质结构在许多的元件应用上是相当有帮助的,特别是在改善载流子迁移率方面。本发明不限于任何特定的应用或结构,且也许可以应用于众多的光电元件和电子元件。例如,本发明的应变异质接面半导体元件也可应用于双载流子晶体管或MOSFET’s,特别是MOSFET’s的源极/漏极区且/或沟道区。本发明提供一较佳的多层Si/Si1-xGex/Si异质接面三明治结构,且至少其中的硅-锗层和上层的硅层是借由外延生长所形成。
图1表示本发明的一较佳实施例的结构剖面图,图2表示本发明的一较佳实施例的结构于形成时但未经热处理前的原子晶格。此外,图1亦表示如本发明一较佳实施例的热处理方法。根据图1及图2所示,硅-锗层4形成于硅底层2上,而硅底层2可以是块材硅基板或SOI(silicon-on-insulator;SOI)基板的硅层。在另一实施例中,硅底层2是在一基底上形成另一硅层,硅-锗层4是利用外延生成法,如化学气相沉积法(Chemicalvapor deposition;CVD)或分子束外延法(Molecular beam;MBE)所形成,但是其它许多外延沉积法也可用来形成硅-锗薄膜4。在一较佳实施例中,CVD法的外延成长温度介于800-1100℃,而MBE法则较低。硅-锗层4的厚度8约数百埃;在一较佳实施例中,厚度8小于1200埃;在另一较佳实施例中则小于500埃;但是其它实施例也可使用不同厚度。如图2所示,硅-锗层4于形成时大体上无错位存在且受到压应力。其中压应力的程度可能随着硅-锗薄膜4的厚度8而变化。硅-锗薄膜4中的锗浓度以Si1-xGex表示,并随x值变化,其中x值介于0与1之间。在硅-锗薄膜4中,锗浓度x可以维持一个常数;或是有梯度变化。
然后利用外延成长制程于硅-锗薄膜4上形成顶硅层6,而许多传统的外延成长制程如CVD法或MB E法皆可使用。在一较佳实施例中,顶硅层6的厚度10可能介于100至200埃;在一较佳实施例中,可能介于100至500埃;但是其它较佳实施例也许使用不同厚度。在一较佳实施例中,顶硅层6是一单晶硅薄膜,且于其形成期间,硅-锗层4仍维持受压应力的状态。在许多半导体元件的各类应用上,顶硅层6可以作为硅沟道。
例如,在热处理前可以使用传统方法在Si/Si1-xGex/Si的三明治结构上选择性地进行图案化制程以定义主动区域(activeareas)。在一较佳实施例中,只有底硅层2被图案化;在另一较佳实施例中,底硅层2及硅-锗层4被图案化;又在另一较佳实施例中,三层2、4、6全部被图案化。
接着,利用Si1-xGex层的熔点比单晶硅层低的原理,对Si/Si1-xGex/Si的三明治结构进行热处理以选择性地将Si1-xGex层熔化。在一较佳实施例中,单晶硅层的熔点约1400℃而硅-锗层约900℃,但是Si1-xGex的熔点会随着锗浓即x值变化,当x值增加时Si1-xGex的熔点亦随之上升。在一较佳实施例中,使用快速加热退火(RTA)法进行热处理;在另一较佳实施例中,使用激光退火法进行热处理,其中可以采用脉冲波激光或是连续波激光。如图1所示,箭头14代表激光,其直接指向多层结构的表面12。除此之外,亦可使用XeCl激光或其它准分子激光。可以调整激光能量以选择性地只熔化硅-锗层,却不熔化顶硅层6。另外,可依据硅-锗层4中锗的浓度而使用不同的激光能量。对脉冲波激光而言,激光能量更取决于使用的脉冲波数目及/或频率,而且功率密度和能量的选择是与硅-锗层4的厚度8有关联的。在一较佳实施例中,激光功率密度介于0.1至1.0W/cm2可以熔化硅-锗层约1000埃的厚度;但是在其它较佳实施例中,则使用其它的功率密度。在激光波长的选择上,通常是选取可以被硅吸收的波段;在一较佳实施例中,使用小于11000埃的波长。热处理程序使得大部分或全部的硅-锗层4熔化,但顶硅层6仍保持是单晶硅物质的固体状态。而在冷却步骤之前,经热处理后的硅-锗层4从其与底硅层2的边界至其与顶硅层6的边界之间的部分,会处于大部分或完全熔融的状态。
根据激光退火热处理的实施例,热处理的范围可以涵盖整个基板或只选择特定的部分。根据实施例,上述后者的方式只有硅-锗层4的指定部分会大致上被激光熔化,其余部分则不会。例如,只有选择的区域如NMOS晶体管区进行激光退火。在一实施例中,使用一狭窄激光束直接指向基板的特定部分;在另一较佳实施例中,如图1所示的掩膜板16是用来反射且/或吸收激光14,并避免多层结构位于其下方的部分受到激光退火处理。
上述所提及的单一连续式热处理操作使硅-锗层4变得松弛。经过热处理操作后,可采用被动式或主动式冷却技术使整个结构冷却且让硅-锗层4固化。硅-锗层4在冷却且固化时,松弛层会迫使与其紧紧相邻的顶硅层6扩张并产生应变,因此应变顶硅层最好具有与相邻的松弛硅-锗层4相同的晶格常数。如上所述,在一连串的热处理及一连串的冷却操作后,此多层异质结构如图3所示,包括应变顶硅层6配置于松弛且固化的硅-锗层4上,而硅-锗层4配置于底硅层2上。又如图3所示,在热处理程序其间及之后,可能会产生错位20促使硅-锗层4上维持松弛薄膜状态。
以上所述仅说明本发明的原则,本领域技术人员当可在不脱离本发明的精神和范围内,作不同的组合与更动以实施本发明的原则。而且,所有揭露于此的例子及条件文字很明显地仅为帮助读者方便了解本发明的概念而非限定在前述特定实例与条件。另外,所有揭露本发明的原则、外观、及实施例的叙述,亦包含其结构上及功能上的等效置换物;此外,前述的等效置换物是指现在已知的及将来发展的,且不论结构是否相同但只要具有相同功能皆包含在内。
前述实施例的叙述是为配合相关图例作为说明。其中,叙述中的相关措辞如“下部的”、“上部的”、“水平的”、“垂直的”、“在…之上”、“在…之下”、“在上面”、“在下面”、“顶部”、“底部”及其衍生词(例如:“水平地”、“向下地”、“向上地”等等)是方便于描述图例中结构的相关位置,结构本身并无特定方向性,视讨论时所引用的图例的情况而作不同解释。
以上所述仅为本发明较佳实施例,然其并非用以限定本发明的范围,任何熟悉本项技术的人员,在不脱离本发明的精神和范围内,可在此基础上做进一步的改进和变化,因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下:
2:底硅层
2a:热处理前的底硅层晶格
2b:热处理后的底硅层晶格
4:硅-锗层
4a:热处理前的硅-锗层晶格
4b:热处理后的硅-锗层晶格
6:顶硅层
6a:热处理前的顶硅层晶格
6b:热处理后的顶硅层晶格
8:硅-锗层厚度
10:顶硅层厚度
12:表面
14:激光
16:掩膜板
20:错位
Claims (22)
1、一种半导体结构的形成方法,所述半导体结构的形成方法包含:
提供一具有硅表面的基板;
外延形成一受应力硅-锗层于该硅表面上;
外延形成一硅层于该硅-锗外延层上;以及
以热处理将该受应力硅-锗层转变成松弛硅-锗层,且在该硅层内形成应变。
2、根据权利要求1所述的半导体结构的形成方法,其特征在于:该热处理包含熔化该硅-锗层,但不熔化该硅层,然后冷却使得该硅-锗层固化。
3、根据权利要求1所述的半导体结构的形成方法,其特征在于:该热处理的位置具有选择性。
4、根据权利要求1所述的半导体结构的形成方法,其特征在于:该热处理包含快速加热退火及激光处理其中之一。
5、根据权利要求4所述的半导体结构的形成方法,其特征在于:该热处理包含该激光处理且能量密度介于0.1至1.0W/cm2。
6、根据权利要求4所述的半导体结构的形成方法,其特征在于:该热处理包含连续波激光处理及脉冲波激光处理其中之一。
7、根据权利要求4所述的半导体结构的形成方法,其特征在于:该热处理包含该激光处理且波长小于11000埃。
8、根据权利要求1所述的半导体结构的形成方法,其特征在于:该热处理是属单一加热操作,随后以一冷却操作将该受应力硅-锗层转换成松弛硅-锗层,并且同时于该硅层内形成应变。
9、根据权利要求1所述的半导体结构的形成方法,其特征在于:该外延形成一受应力硅-锗层包含形成厚度小于500埃的该受应力硅-锗层。
10、根据权利要求1所述的半导体结构的形成方法,其特征在于:该外延形成一硅层包含外延形成一单晶硅层。
11、根据权利要求10所述的半导体结构的形成方法,其特征在于:该外延形成一硅层包含外延形成厚度介于100至200埃的该单晶硅层。
12、根据权利要求1所述的半导体结构的形成方法,其特征在于:该外延形成一受应力硅-锗层及该外延形成一硅层包含化学气相沉积法外延和分子束外延之一。
13、根据权利要求1所述的半导体结构的形成方法,其特征在于:该硅层连续地与该硅-锗层连接,且该热处理包括一冷却步骤使得该硅层膨胀以致于达到与该硅-锗层相同的晶格常数并于该硅层产生应变。
14、根据权利要求1所述的半导体结构的形成方法,其特征在于:更包含在该热处理前至少对该硅层及该硅-锗层进行图案化。
15、一种半导体结构的形成方法,所述半导体结构的形成方法包含:
提供一硅层于一基板上;
形成一松弛硅-锗层于该硅层上;并且
使用外延生成法形成一应变单晶硅层于该硅-锗层上。
16、根据权利要求15所述的半导体结构的形成方法,其特征在于该形成一松弛硅-锗层且形成一应变单晶硅层包含:
外延形成一初始受应力硅-锗层于该硅层上;
外延形成一单晶硅层于该硅-锗层上;以及
以热处理和冷却,使得该初始受应力硅-锗层转变为该松弛硅-锗层,且使得该单晶硅层变成应变单晶硅层。
17、根据权利要求16所述的半导体结构的形成方法,其特征在于:该热处理使得该硅-锗层熔化,但不熔化该单晶硅层,经冷却后使得该硅-锗层固化。
18、根据权利要求16所述的半导体结构的形成方法,其特征在于:该热处理的对象和位置具有选择性。
19、一种半导体结构,包含一块材硅基板层、一形成于该块材硅基板层上且厚度小于500埃的松弛硅-锗层、一配置于该硅-锗层上的应变单晶硅层。
20、一种半导体结构,包含一硅层、一配置于该硅层上的硅-锗层、一配置于该硅-锗层上的单晶硅层;至少有一部分硅-锗层实质上被熔化且由该硅层延伸至该单晶硅层。
21、一种半导体结构,包含一硅-锗层形成于该硅层上,且经热处理而展现松弛性质;及一单晶硅层形成于该硅-锗层上,且经热处理而展现应变性质。
22、根据权利要求21所述的半导体结构,其特征在于:该硅-锗层及该单晶硅层的热处理是属同一操作。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/860,165 US7202145B2 (en) | 2004-06-03 | 2004-06-03 | Strained Si formed by anneal |
US10/860,165 | 2004-06-03 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1705078A true CN1705078A (zh) | 2005-12-07 |
Family
ID=35449529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2005100711292A Pending CN1705078A (zh) | 2004-06-03 | 2005-05-20 | 半导体结构及其形成方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7202145B2 (zh) |
CN (1) | CN1705078A (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7642205B2 (en) | 2005-04-08 | 2010-01-05 | Mattson Technology, Inc. | Rapid thermal processing using energy transfer layers |
DE602006019940D1 (de) * | 2006-03-06 | 2011-03-17 | St Microelectronics Crolles 2 | Herstellung eines flachen leitenden Kanals aus SiGe |
US8445364B2 (en) * | 2008-06-02 | 2013-05-21 | Corning Incorporated | Methods of treating semiconducting materials including melting and cooling |
DE102008032171B4 (de) * | 2008-07-08 | 2014-12-18 | Infineon Technologies Austria Ag | Verfahren zum Herstellen einer einkristallinen Schicht |
DE102008035846A1 (de) * | 2008-08-01 | 2010-02-04 | Forschungszentrum Dresden - Rossendorf E.V. | Verfahren zur Herstellung von Halbleiterstrukturen auf Silizium-Germanium-Basis mit erhöhter Effizienz |
US8138066B2 (en) * | 2008-10-01 | 2012-03-20 | International Business Machines Corporation | Dislocation engineering using a scanned laser |
US8692310B2 (en) | 2009-02-09 | 2014-04-08 | Spansion Llc | Gate fringing effect based channel formation for semiconductor device |
US9443728B2 (en) * | 2013-08-16 | 2016-09-13 | Applied Materials, Inc. | Accelerated relaxation of strain-relaxed epitaxial buffers by use of integrated or stand-alone thermal processing |
TW201528379A (zh) * | 2013-12-20 | 2015-07-16 | Applied Materials Inc | 雙波長退火方法與設備 |
US9698266B1 (en) * | 2016-03-09 | 2017-07-04 | International Business Machines Corporation | Semiconductor device strain relaxation buffer layer |
FR3120738B1 (fr) * | 2021-03-15 | 2023-11-24 | Commissariat Energie Atomique | Procede de modification d’un etat de contrainte d’au moins une couche semi-conductrice |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3993533A (en) * | 1975-04-09 | 1976-11-23 | Carnegie-Mellon University | Method for making semiconductors for solar cells |
US5273930A (en) | 1992-09-03 | 1993-12-28 | Motorola, Inc. | Method of forming a non-selective silicon-germanium epitaxial film |
US5461243A (en) * | 1993-10-29 | 1995-10-24 | International Business Machines Corporation | Substrate for tensilely strained semiconductor |
US5891769A (en) | 1997-04-07 | 1999-04-06 | Motorola, Inc. | Method for forming a semiconductor device having a heteroepitaxial layer |
US5906951A (en) * | 1997-04-30 | 1999-05-25 | International Business Machines Corporation | Strained Si/SiGe layers on insulator |
US6723621B1 (en) * | 1997-06-30 | 2004-04-20 | International Business Machines Corporation | Abrupt delta-like doping in Si and SiGe films by UHV-CVD |
DE19859429A1 (de) | 1998-12-22 | 2000-06-29 | Daimler Chrysler Ag | Verfahren zur Herstellung epitaktischer Silizium-Germaniumschichten |
US6369438B1 (en) * | 1998-12-24 | 2002-04-09 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
US6500732B1 (en) * | 1999-08-10 | 2002-12-31 | Silicon Genesis Corporation | Cleaving process to fabricate multilayered substrates using low implantation doses |
US6326667B1 (en) * | 1999-09-09 | 2001-12-04 | Kabushiki Kaisha Toshiba | Semiconductor devices and methods for producing semiconductor devices |
US6690043B1 (en) * | 1999-11-26 | 2004-02-10 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
JP2003158075A (ja) * | 2001-08-23 | 2003-05-30 | Sumitomo Mitsubishi Silicon Corp | 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ |
JP2002093735A (ja) * | 2000-09-13 | 2002-03-29 | Sony Corp | 半導体装置の製造方法 |
JP4511092B2 (ja) * | 2000-12-11 | 2010-07-28 | セイコーエプソン株式会社 | 半導体素子の製造方法 |
JP4136939B2 (ja) * | 2002-01-09 | 2008-08-20 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
JP3873012B2 (ja) * | 2002-07-29 | 2007-01-24 | 株式会社東芝 | 半導体装置の製造方法 |
US6878610B1 (en) * | 2002-08-27 | 2005-04-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Relaxed silicon germanium substrate with low defect density |
US8187377B2 (en) * | 2002-10-04 | 2012-05-29 | Silicon Genesis Corporation | Non-contact etch annealing of strained layers |
EP1439570A1 (en) * | 2003-01-14 | 2004-07-21 | Interuniversitair Microelektronica Centrum ( Imec) | SiGe strain relaxed buffer for high mobility devices and a method of fabricating it |
DE10318283A1 (de) * | 2003-04-22 | 2004-11-25 | Forschungszentrum Jülich GmbH | Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur |
CN100536167C (zh) * | 2003-08-05 | 2009-09-02 | 富士通微电子株式会社 | 半导体装置及其制造方法 |
US6906360B2 (en) * | 2003-09-10 | 2005-06-14 | International Business Machines Corporation | Structure and method of making strained channel CMOS transistors having lattice-mismatched epitaxial extension and source and drain regions |
-
2004
- 2004-06-03 US US10/860,165 patent/US7202145B2/en active Active
-
2005
- 2005-05-20 CN CNA2005100711292A patent/CN1705078A/zh active Pending
-
2007
- 2007-03-06 US US11/714,442 patent/US7944023B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20050272229A1 (en) | 2005-12-08 |
US7944023B2 (en) | 2011-05-17 |
US20070284579A1 (en) | 2007-12-13 |
US7202145B2 (en) | 2007-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1705078A (zh) | 半导体结构及其形成方法 | |
Iyer et al. | Light emission from silicon | |
US7442657B2 (en) | Producing stress-relaxed crystalline layer on a substrate | |
CN1210763C (zh) | 半导体器件及其生产工艺 | |
CN1153300C (zh) | 半导体装置 | |
JP2669368B2 (ja) | Si基板上化合物半導体積層構造の製造方法 | |
CN1285101C (zh) | 生产松弛SiGe衬底的方法 | |
EP1509949B1 (en) | Formation of lattice-tuning semiconductor substrates | |
CN1237575C (zh) | 在硅基片上制造Si1-xGex膜的方法 | |
US8048693B2 (en) | Methods and structures for relaxation of strained layers | |
CN1723545A (zh) | 用于高迁移率器件的SiGe应变弛豫缓冲层及其制造方法 | |
CN1711625A (zh) | 通过离子注入和热退火获得的在Si或绝缘体上硅衬底上的弛豫SiGe层 | |
JPH0794420A (ja) | 化合物半導体結晶基板の製造方法 | |
CN1692499A (zh) | 基于氮化镓的装置和制造方法 | |
EP0291346B1 (en) | A laminated structure of compound semiconductors | |
CN1349662A (zh) | 半导体器件和半导体衬底 | |
US20090280625A1 (en) | Method for separating semiconductor layer from substrate | |
CN1127754C (zh) | 半导体材料 | |
CN1879197A (zh) | 形成晶格调制半导体基片 | |
CN1110068C (zh) | 半导体杂质的激活方法以及激活装置 | |
CN1012405B (zh) | 薄固体膜片组成的层状结构的局部混合 | |
CN1491299A (zh) | 半导体晶体成长方法和半导体发光元件 | |
JP2001185495A (ja) | 半導体基板の製造方法 | |
CN1894775A (zh) | 在MOSFET结构中形成应变Si-沟道的方法 | |
CN107910401B (zh) | 一种二类超晶格红外探测器件材料的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |