CN1702842A - 使用超临界流体修正多孔性有机材料表面的方法及产物 - Google Patents

使用超临界流体修正多孔性有机材料表面的方法及产物 Download PDF

Info

Publication number
CN1702842A
CN1702842A CNA2005100728202A CN200510072820A CN1702842A CN 1702842 A CN1702842 A CN 1702842A CN A2005100728202 A CNA2005100728202 A CN A2005100728202A CN 200510072820 A CN200510072820 A CN 200510072820A CN 1702842 A CN1702842 A CN 1702842A
Authority
CN
China
Prior art keywords
solvent
supercritical fluid
hole
film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100728202A
Other languages
English (en)
Other versions
CN100378926C (zh
Inventor
王静亚
庄平
巫尚霖
林俞良
涂宏荣
周梅生
罗冠腾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1702842A publication Critical patent/CN1702842A/zh
Application granted granted Critical
Publication of CN100378926C publication Critical patent/CN100378926C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249987—With nonvoid component of specified composition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种例如用于集成电路的多孔性低介电常数(K)介电材质层的有机层，其表面具有具开口的孔洞。为了封闭这些孔洞，有机层会与一超临界流体接触，而且超临界流体是一种适用于有机层的溶剂。在小量的表面及孔洞的壁面被溶解后，被溶解的有机材料的相转变会在表面发生，产生一相对致密、平坦且无孔的薄膜覆盖表面，而封闭具开口的孔洞。由此，使得其表面平坦或无孔，且使得基体或薄膜的机械强度更佳。

Description

使用超临界流体修正多孔性有机材料表面的方法及产物
技术领域
本发明涉及通过使用超临界流体(Supercritical Fluid)而达到一多孔性有机材料(porous organic material)的表面改性(surface modification)的方法，且特别涉及在一由多孔性材料所形成或包含多孔性材料的基体(body)或薄膜(film)的一自由表面(free surface)上形成一非常薄而致密的薄层(layer)的方法，以使得其表面平坦或无孔(non-porous)，且使得基体或薄膜的机械强度更佳，以及由上述方法所制造的产物。
背景技术
多孔性有机材质结构，例如一基体或薄膜，或含有多孔性有机材料的结构，具有相当多的工业上的用途。在结构上，具有孔洞的结构相比不具有孔洞的结构而言通常强度较弱。另外，这些结构的孔洞经常横切(intersect)它们的自由表面，而使得表面粗糙、不均匀或凹凸不平。这些多孔性结构的一些潜在用途会要求多孔性结构具有较高的机械强度以及/或者使这些结构的自由表面变得平坦且非凹凸不平。这些要求的其中一种用途是在集成电路(integrated circuit，IC)中，以这些多孔性结构作为一介电层(dielectric layer)之用。
非常多的努力是致力于增加在单一基材(substrate)上集成电路的密度。电路密度的增加会要求缩小集成电路特征(features)的尺寸到低纳米(nano-meter)尺寸的范围。为了达到在集成电路特征的尺寸上明显的缩小，必需要有新的或改良的、高纯度、低介电常数(K)的介电材料，以用于处理跟电容有关的问题，例如电力消耗的增加、信号传送的延迟、以及电路的导体和内连线(interconnects)之间的交互干扰(crosstalk)。
低K介电材料的可预期的种类(class)包括多孔性有机材料结构或含有有机材料的结构，这些结构已经具有高密度的纳米孔洞(nanopores)。一般而言，这些结构包含薄的层或薄膜，这些层或薄膜具有大数量的小孔或空隙，而这些孔洞或空隙可能是具开口的或封闭的，其中后者较佳。多孔性层或薄膜被沉积或以其它方式产生在基材上以承载后来形成于层或薄膜之中或之上且为基材所支撑的集成电路的导体(或线路)、垫以及内连线。这些孔洞降低了层或薄膜的介电常数(K，dielectric constant or relative permittivity)。不管层或薄膜的孔洞是敞开的或封闭的，一般而言一些孔洞会被横剖而在层或薄膜的自由表面形成具有开口的孔洞。
典型来说，集成电路的金属导体是由在低介电常数有机层或薄膜的自由表面上的金属图案所形成。自由表面可以是形成的材料层的表面或经蚀刻材料层后才开始曝光的表面。这些金属图案是通过沉积工艺而产生的，例如将一金属层电镀到金属的种晶层之上。一般而言，种晶层是通过金属的物理气相沉积(physical vapor deposition，PVD)沉积到一先前沉积的阻挡层(barrierlayer)上而形成的。阻挡层是用于避免形成种晶层或导体的金属的原子或离子与有机层的材料发生不利的反应。自由表面一般来说可以是层或薄膜表面的平坦部分，但更典型地是包含一包含导体的沟渠的底部和侧壁，其中沟渠通过蚀刻形成在有机层中。由于阻挡层不足以覆盖孔洞的壁面(walls)，金属种晶层和被沉积的金属可进入且接触具有开口的孔洞的壁面，其中这些孔洞位于有机层的自由表面。这可能造成非预期中的金属层反应的发生。目前已经发现金属存在于孔洞中对集成电路的运作会具有不良的影响，特别是在多个导体之间的交互干扰和随之而来的电力浪费的领域。另外，不管阻挡层是否完全地覆盖具开口的孔洞的壁面，种晶层可能无法完全地进入一些孔洞。如果这种情况发生的话，在电镀工艺时，导体中的空隙将发生在种晶层不连续之处。这样的空隙可增加导体的电阻到令人无法接受的程度，或者，若一个或多个空隙迁移和/或合并，会使得导体开路(也即断路)。
低介电常数的薄膜在ICs的设计上需要一定的机械强度，特别是包含和约束在沟渠内的金属导体具有多种不同的热膨胀系数(diverse thermalcoefficients of expansion)。如前面所提到的，孔洞的存在会弱化介电薄膜的机械强度。此外，在介电薄膜中的孔洞可能对薄膜的热膨胀系数有不利的或无法预测的效应。在薄膜的自由表面具开口的孔洞可能增加薄膜的湿气吸收力(moisture uptake)，且降低薄膜的纯度以及薄膜对其所在位置下方表面的附着性。
鉴于前面关于在IC制造中多孔性介电薄膜的使用，虽然多孔性能赋予介电薄膜令人满意的低介电常数，但多孔性也能对薄膜和/或导体的质量及/或形成在薄膜之中或之上的导体具有不利的效应。
超临界流体，例如超临界的二氧化碳(supercritical carbon dioxide，SCCO2)，在此技术领域中已被适当、清楚、完整地介绍。当一溶液的温度和压力高于其临界的温度和压力时，超临界流体或溶液生成。在此状态中，在液体相和气相之间没有区别，流体如同一致密的气体而其饱和的蒸气(saturated vapor)和饱和的液体状态是相同的。由于它们的高密度、低黏性(viscosity)和可忽略的表面张力，超临界流体具有优越的溶合(solvating)性质。
超临界流体(SCF)已为人所知超过两百年了。目前超临界流体被用来清洁极端小的东西，在薄膜工艺中以及在其它应用中作为显影液化学助剂(developer reagents)或萃取溶剂(extraction solvent)。美国专利申请号5185296和5304515叙述了一种方法，在其中超临界流体被用来从沉积在基材上的薄膜上去除不想要的有机溶剂和杂质。美国专利申请号5665527叙述了一种高分辨率微影方法，在其中一超临界流体被用来选择性地溶解源于一基材的一聚合材料(一光阻)的一可溶的未曝光的部分(soluble unexposed portion)，由此形成一图案化的影像。认识到超临界流体的优越的溶合性质，美国专利申请号5710187叙述了一种方法，用以从高度交联的(cross-linked)多孔性有机聚合物去除杂质。超临界溶剂的一项关键功能是有效地穿过有纳米孔洞的结构，以去除有机溶剂和未反应的单体(monomer)的所有痕迹。
在IC领域中，封闭、关闭或去除横切于有机层的自由表面的具开口的孔洞的需求，早已被公认多时了。为了达到这个目的而且不会削减薄膜与集成电路制造有关的性质的有效工艺，是此领域中持续进行的工作主题。为此，本发明旨在提出一种有效的工艺。
发明内容
本发明提供一种在结构的自由表面之上产生非常薄、致密、无孔洞的一层的方法。该结构可能是一基体(body)、薄膜或层，包含或由一多孔性有机材料所构成。在具体特定的实施例中，该结构是IC的低介电常数的介电有机层。一些典型地非常小的(纳米孔洞)孔洞位于该结构之中，其可以是具开口的或是封闭的，且高密度地存在于此结构中。一些具开口的孔洞横切在此结构的自由表面。
本发明的方法考虑到用一超临界流体接触结构的自由表面，其中超临界流体包括一适用于有机材料的溶剂，溶剂在适当的条件下足以溶合表面和位于自由表面、具开口的孔洞的壁面(walls)上。然后施加一条件使溶合有机材料可在自由表面上进行相变化，以在自由表面上及具开口的孔洞上方形成一非常薄、致密的有机材料层，以使得表面平坦。此结构为IC中的一介电层，而致密的有机材料层非常的薄而不会明显增加薄膜的介电常数。
在一些实施例中，超临界流体本身是溶剂。在其它实施例中，超临界流体和溶剂是分别不同的实体。溶合有机材料的相转变是通过降低超临界流体的温度或通过加入适用于有机材料的一非溶剂(non-solvent)到超临界流体而产生的。在超临界流体和溶剂是分别不同的实体的例子中，超临界流体和溶剂可实质上同时地接触表面和位于自由表面具开口的孔洞的壁面，另外，也可在超临界流体先接触该表面和位于自由表面具开口的孔洞的壁面之后，才使溶剂接触表面和位于自由表面具开口的孔洞的壁面。
本发明也包括由前述方法所制造的产物。
附图说明
以下的附图都不是根据实际尺寸进行绘示的，且被强调及规格化，以更清楚地示出本发明的原理。
图1是一有机的、多孔性材料结构的放大的、规格化的剖面示意图。
图2A至2C是包括图1结构的一部分的三个放大的、规格化的部分剖面示意图，其中该结构作为在一IC中的一介电层，且绘示出由于缺陷对IC造成不利的影响，不利的影响是因这些孔洞横切层的表面并使表面不平坦造成的。
图3A至3C包括三个图解的代表图，示出了依据本发明的工艺，其中使图1和2的结构的不平坦表面变成平坦。
图4是图1和2的有机结构的一个放大的、规格化的剖面示意图，其中在图3A至3C中所描绘的工艺已使得这些有机结构的表面变平坦，以至于适合在一IC中使用。
其中，附图标记说明如下：
10：结构       12：孔洞          14：孔洞   16：自由表面
10’：结构     18：有机层        20：线路   22：沟渠的底部
23：侧壁       24：顶部          26：阻挡层 28：种晶层
30：铜微粒     40：空隙          42：位置   44：空隙
50：超临界流体 52：溶剂或助溶剂  54：箭头   56：云状物
58：虚线的轮廓 59：箭头          60：薄膜   62：自由表面
具体实施方式
图1描绘了一结构10，结构10包含一具有小的孔洞12并散布于其中的固体的有机材料。结构10可为一相当大的且自我支撑的有机材料基体(body)或是沉积于或应用于一基材之上的有机材料的一薄层(未显示)。结构10也可以包含一自我支撑的基体或是由基材所支撑的一薄层，其中这两者都可能包括有机材料和其它有机或无机的物质。
这些孔洞12被描绘成是封闭的，也就是相互之间没有连通，但是相互之间有连通的具开口的孔洞是被考虑在内的。一些孔洞14横切结构的一自由表面16，而使得表面16不平坦、粗糙或凹凸不平。这些具开口的孔洞14可能发生在已形成的结构10中，或者可能由蚀刻或以其它方式处理表面16所造成。就结构10的一些提议的用途而言，会期望自由表面16是平坦的且非凹凸不平的，也就是不含有孔洞横切自由表面16。
多孔性结构，例如含有孔洞12的结构10，在机械强度上比不上由没有孔洞的相同材料所形成的结构。机械强度(mechanical strength)一般来说跟结构10内的孔洞12的密度成反比。就结构10的某些被考虑到的用途而言，期望能增加结构10的机械强度，且实质上不会改变结构10的其它性质。
许多有机材料是好的电性绝缘体，且具有低的介电常数。小的孔洞12的存在能进一步降低材料的介电常数。因此，本发明考虑到用于结构10的特定用途是在集成电路(IC)中作为绝缘的、低介电常数的介电质。随着ICs尺寸的缩小，对具有低介电常数的好的电性绝缘体的需求增加。应用于或沉积于ICs的多种不同材料层上的多孔性结构10已被发现适用于作为ICs的多个导体(线路和垫)之间的绝缘层和/或介电层以及降低这些导体之间的电容(如先前所讨论的)。这样的用途已绘示于图2A之中。
在图2A中，一理想的结构10’包含一薄的、多孔性有机层18，其存在于一IC或其它基材(未显示)的一较低的材料层上。结构10’之所以被称为是理想化结构是因为其显示出孔洞12横切有机层18的自由表面16。当使用作为ICs中的绝缘体和介电层时，孔洞12相当的小，其尺寸在纳米的范围，故经常被称为纳米孔洞(nano-pores)。
IC的一线路20或其它导体，例如一垫或电极，被有机层18所支撑。一般而言，线路20存在于蚀刻而成的沟渠中，而沟渠的底部22的自由表面以及侧壁23的部分显示在图2A中。沟渠实体上约束线路20在其侧壁23之间。如果在制造IC中遵循镶嵌(damascene)规则，线路20是铜，其被沉积在结构10上通过过填满(overfilling)沟渠，然后通过化学机械研磨(CMP)以平坦化满溢的部分，直到线路20的顶部24跟有机层18的自由表面16共平面。
线路20的工艺步骤是先沉积一含钽(tantalum)的阻挡层26在沟渠的底部22和侧壁23上以及在有机层18的自由表面16上。阻挡层26避免来自线路20的铜原子或离子扩散进入有机层18。铜扩散进入有机层18会减弱和降低其绝缘和介电的性质。举例来说，铜扩散进入有机层18已被发现会使有机层18的介电常数下降。非铜的金属可以不需要阻挡层26。阻挡层26是以任何传统的方式被沉积的。
然后铜种晶层28通过物理气相沉积(PVD)或其它传统的方法沉积到阻挡层26上，沟渠的底部22和侧壁23之上，以及有机层18的为阻挡层所覆盖的表面16之上。之后，铜线路20电沉积到种晶层28之上，以过填满沟渠且以铜覆盖表面16。后续的平坦化步骤将铜的过填满部分、铜种晶层28以及阻挡层26从表面16、22以及23移除。
事实上，图1中的结构10以及图2B和2C的有机层18的一些纳米孔洞14横切结构10的自由表面16以及蚀刻进有机层18而形成的沟渠的侧壁23和底部22。这些纳米孔洞14对这些表面的横切可能损害结构10，且特别是有机层18的绝缘和介电性质量，而且有机层18存在于IC中会妨碍IC的正常操作。
具体来说，参照图2B的左侧部分，其描绘了一种情况，在此情况中因为孔洞14(横切沟渠的底部22或侧壁23且在底部22或侧壁23的表面是具开口的孔洞)具有小的尺寸，阻挡层26并没有完全覆盖具开口的孔洞14的壁面。然而，PVD种晶层28已经覆盖了这些壁面。所以，当电沉积形成线路20的铜材料时，这些孔洞14会被铜材料填充。如以上所述，有机层18和形成种晶层28或线路20的铜材料之间的直接接触会对有机层18的绝缘和介电性质造成不利地影响。另外，即使没有铜扩散进入有机层18中，在一孔洞14中铜的粗糙表面会比设计上的更接近其它导体，且其电容性效应可能在IC中产生交互干扰或其它不利的结果。
如图2B的右侧部分所示，存在一相关的情况，在具开口的孔洞14中的种晶层28是不连续的，但是在PVD工艺期间铜微粒30已被沉积在孔洞14的壁面上。如前所述的两种铜污染以及以下所讨论的空隙40，均可能会发生。
如图2C的左侧部分所示，具开口的孔洞14的小的尺寸已造成阻挡层26和种晶层28未能覆盖孔洞14的壁面。电镀所形成的铜材料因未能填充孔洞14而在孔洞14中线路20的下方产生小的空隙40。已发现空隙40可能迁移进入线路20而增加线路20的电阻或造成机械强度的削弱。空隙的形成和迁移会因线路20沉积后的退火而加速。因为铜和有机层18的热膨胀系数不同，且因为沟渠的底部22和侧壁23约束线路20，IC的退火以及一般在IC运作期间发生的热的循环处理(thermal cycling)可能折断或撕裂线路20。
如图2C中左侧的标号42所示，标号42标示出一位置，在此位置阻挡层26稍微进入孔洞14，以电沉积形成的铜沉积在阻挡层26上且很靠近或接触孔洞14的壁面。因为铜扩散进入有机层18而使有机层18劣质化的可能性增加。
如图2C的右侧部分所示，阻挡层26已覆盖孔洞14的壁面，但是种晶层28只有部分地覆盖孔洞14的壁面。虽然有机层18被铜的污染可以被有效地避免，造成的空隙44仍可能导致如上所述的IC的损坏故障。
尽管线路具有不同的热膨胀系数，如果有机层18的有机材料不具有孔洞12与14，则其相对较高的机械强度足以使沟渠能适当地约束线路20。孔洞12与14足以降低这种约束能力，而无法避免线路20的弯曲，因此产生IC损坏故障的可能性。
本发明提供除去这些具开口的孔洞14的方法，因此消除以上所叙述的低介电常数有机层18的绝缘和介电性质的劣质化，其中这些孔洞14位于有机层18的表面16、22以及23上。此外，本发明可加强多孔性有机层18的机械强度，并且不会明显地增加有机层18的介电常数。
现在请参照图3A-3C，图3A-3C绘示了本发明的方法。孔洞14的开口位于有机层18的表面16、22或23，而且按固定的传统方式绘示本方法及其效应。
有机层18，或者任何其它是多孔性有机基体的结构10，被一超临界流体50所接触，其中超临界流体50以传统方式适当地压缩且维持在一合适的温度以确保超临界性(supercriticality)。超临界流体50本身可以是适用于有机层18的一溶剂，以及/或者可能添加到超临界流体50中适用于有机层18的一溶剂或助溶剂(co-solvent)52。溶剂或助溶剂52较佳地是在开始达到超临界性的时候被加到超临界流体50中，但是可以在液体50的超临界性被起始之后才添加到超临界流体50中。
如同大家所熟知的，超临界流体有低的(至零)表面张力、近似于其液态状态的密度、以及较接近于其气体状态的黏性(viscosity)和扩散性(diffusivity)。超临界流体已被用来清洁微米和纳米机构，这是因为这些超临界流体有能力穿过小的空间(由于低黏性和高的扩散性)以及或通过动量移转(momentum transfer)(由于高密度)来溶解或移除杂质和不想要的粒子。
单独超临界流体50(如果仅为适用于有机层18的溶剂)或超临界流体50加上一溶剂或助溶剂52(不论超临界流体50本身是否为用于有机层18的一溶剂)进入小孔洞14。超临界溶剂50或50+52(即，超临界流体50加上溶剂或助溶剂52)开始溶合有机层18的表面16、22或23和孔洞14的壁面。在溶合期间，有机层18的分子自表面16、22或23以及孔洞14的壁面被移除，如箭头54所示，而且表面16、22或23和孔洞14的壁面会向内缩。最终地，如图3B所示，这些被溶解或溶解的分子的“云状物”56存在于接近表面16、22或23的位置以及在具开口的孔洞14的开口中。虚线的轮廓58代表原来的表面16、22或23以及孔洞14的原来的壁面。
另外，大家熟知的是，一液体的超临界状态对温度和压力都非常的敏感，且不同的液体可能有极大地不同的温度和压力的超临界转换点。据此，在经过根据有机层18的特定材料以及溶剂50或50+52的成分而定的一定时间之后，降低温度或压力或温度和压力，或者加入足够量的适用于有机层18的非溶剂(non-solvent)到溶剂，来终止溶剂50或50+52的超临界状态。在此所使用的词汇“非溶剂”的意思是一液体，其跟溶剂50或50+52相比具有不同的超临界点(supercriticality point)。
溶剂50或50+52的超临界状态的突然终止引起了在表面16、22或23的云状物56中分子的相转变(phase transition)，如箭头59所示。随即，如图3C所示，由有机材料所构成的一薄的、致密的且无孔的薄膜60形成在表面16、22或23的顶面上，以及在孔洞14的入口(entry)上。关于相转变和薄膜60的形成，见第二版薄膜技术的基本原理( Basic Principles of Membrane Technology 2 nd  Edition)，作者为Marcel Mulder，1996年10月，出版者为Kluwer Acedemic Publishers，ISBN为0792342488，在此参照的文献内容均为本发明所引用。
薄膜60比剩余的有机层18具有更高的密度。薄膜60和致密度较低且有孔的有机层18剩余部分间的分界线，主要是由两者间的密度转变(densitytransition)所定义，虽然在图3C和4中分界线为表面16、22或23。薄膜60封闭了在表面16、22以及23是具开口的孔洞14，且增加了有机层18的机械强度。薄膜60非常的薄，以致于不会明显地增加低介电常数有机层18的介电常数。薄膜60的自由表面62是平坦的，且适合作为形成阻挡层26、种晶层28以及线路20或其它导体于其上的表面，而并不会发生如先前技术的沉积线路20的缺点。
一般而言，较佳的溶剂50将是超临界的CO2，因为它为人所知是适用于许多材料的溶剂。例如见上面所引用的专利以及“用于去除有机溶剂和减少有害废物的、借助超临界的二氧化碳所进行的精确清洁处理(PrecisionCleaning with Supercritical Carbon Dioxide for the elimination of OrganicSolvents and Reduction ofHazardous Waste)”，其作者为Spall等人，且发表于Proceedings of the 1995 Summer National Meeting of the AlChe。在使用溶剂50+52处，通常倾向选择使用连同CO2的助溶剂。
适用于图1的结构10或图2-4的有机层18的有机材料的一个范例为包含小孔洞12和14的聚四氟乙烯(polytetrafluoroethylene，PTFE)或杜邦公司的铁氟龙(Teflon)。超临界的CO2溶合PTFE。因此，CO2溶剂50被变成超临界的且接触有机层18的表面16、22或23，直到PTFE分子的云状物56存在。PTFE分子云状物56的相转变可通过将CO2加入超临界的CO2或以低于超临界的温度的额外的CO2冲洗超临界的CO2而引起。相转变也可通过加水到超临界的CO2中而引起。对处于超临界的温度和压力的CO2而言，水是PTFE的非溶剂。
另一种选择是，结构10或有机层18是由PTFE所构成，超临界流体溶剂50可以是含氟的物质，例如氟化氢(HF)。相转变可通过加低于HF的超临界温度的HF到超临界的HF溶剂50中而引起。
有机材料的另一例子为芳香碳氢化合物(aromatic hydrocarbon)，例如SiLK(Dow)。芳香族碳氢化合物可以使用一溶剂50+52来溶解，其中溶剂50+52包含超临界的CO2溶剂50，及含苯(benzene)的助溶剂52已被加到超临界的CO2溶剂50中。另外，形成薄膜60的相转变通过加低于CO2的超临界温度的一定量的CO2到溶剂50+52中而引起。
视结构10的有机材料(例如具有约100nm厚度的有机层18)以及溶剂50或50+52的组成选用的溶合的时间(solvation time)，为表面16或22以及孔洞14的壁面的约5-10nm的厚度被溶解所需的时间，然后进行相转变以产生具有约5nm的厚度的薄膜60。可控制溶合的时间以及工艺的温度和压力以产生一致密的且无孔的薄膜60，其中薄膜60有足够的连续性以覆盖具开口的孔洞14以及增加足够的机械强度，而不会对原有结构10或有机层18所需的性质，例如有机层18的介电常数，产生不利的影响。
如在此被使用的，词汇“有机材料(organic material)”意指上面所讨论的材料以及跟这些材料相关的材料，以及任何多孔性聚合物、基于聚合物的材料或非含聚合物的材料，其中这些材料可以通过超临界溶剂50或50+52溶合，以产生分子的云状物56，且云状物56能够经历依温度和/或压力而定的或非溶剂所驱动的(non-solvent-driven)相转变，形成薄膜60。这样的有机材料的额外范例是PTFE；SiLK、P SiLK、D SiLK以及J SiLK；聚乙烯(polyethylene)；聚丙烯(polypropylene)；芳香族碳氢化合物材料；多环芳香族碳氢化合物(polynuclear aromatic hydrocarbon)材料；Flare 2.0TM(AlliedSignal)；Orion(Trikon)；LKD 5109(JSR)；XPX(Asahi)；以及HSQ或HSSQ(Hydrogen silesquioxane)以及MSQ或MSSQ(Methyl silesquioxane)，两者都为硅酮基底的聚合物。另外的聚合物和其它材料可被本技术领域中的技术人员根据现有技术进行选定。溶剂50和50+52的范例包括CO2、水、酸(acids)、氮、氩、氙(xenon)、丙烷(propane)、氨、异丙醇(isopropanol)、甲醇(methanol)、醇(alcohol)、醚(ethers)、胺(amines)、DMSO(dimethylsulfoxide)、NMP(N-methyl-2-pyrrolidone)以及IPA[N-(3-methyl-2-butenyl)adenosine]。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，本领域的技术人员，在不脱离本发明的精神和范围内，可作各种更动与润饰，因此本发明的保护范围应以所附的权利要求书的范围为准。

Claims (10)

1.一种在有孔结构表面上产生一致密的薄膜的方法，包含：
提供一结构表面具有具开口的一个或多个孔洞；
以一超临界流体接触该表面，其中该超临界流体包括一溶剂，以溶合该表面和所述孔洞的壁面而形成一溶合有机材料；以及
相转变该溶合有机材料，以在该表面上形成一致密薄膜，由此覆盖所述孔洞。
2.如权利要求1所述的方法，其中该超临界流体是该溶剂。
3.如权利要求1所述的方法，其中该超临界流体和该溶剂是分别不同的实体。
4.如权利要求3所述的方法，其中该超临界流体和该溶剂实质上同时地接触该表面。
5.如权利要求3所述的方法，其中该超临界流体首先接触该表面之后，该溶剂才接触该表面。
6.如权利要求1所述的方法，其中相转变该溶合有机材料是通过降低该超临界流体的温度或/和压力而被引起的。
7.如权利要求1所述的方法，其中相转变该溶合有机材料是通过加入适用于该材料的一非溶剂到该超临界流体而被引起。
8.一种由权利要求1所述的方法所制造成的产物。
9.如权利要求8所述的产物，其中该产物还包含一传导层，该传导层位于该致密薄膜上。
10.如权利要求9所述的产物，其中该产物是一集成电路的一部分，而该传导层是该产物的一线路、垫或电极。
CNB2005100728202A 2004-05-24 2005-05-23 使用超临界流体修正多孔性有机材料表面的方法及产物 Expired - Fee Related CN100378926C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/852,381 US7354623B2 (en) 2004-05-24 2004-05-24 Surface modification of a porous organic material through the use of a supercritical fluid
US10/852,381 2004-05-24

Publications (2)

Publication Number Publication Date
CN1702842A true CN1702842A (zh) 2005-11-30
CN100378926C CN100378926C (zh) 2008-04-02

Family

ID=35375493

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100728202A Expired - Fee Related CN100378926C (zh) 2004-05-24 2005-05-23 使用超临界流体修正多孔性有机材料表面的方法及产物

Country Status (4)

Country Link
US (1) US7354623B2 (zh)
CN (1) CN100378926C (zh)
SG (1) SG117511A1 (zh)
TW (1) TWI278900B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560819B1 (ko) * 2004-08-02 2006-03-13 삼성전자주식회사 피모스를 구비하는 반도체 소자의 형성 방법
US7807219B2 (en) * 2006-06-27 2010-10-05 Lam Research Corporation Repairing and restoring strength of etch-damaged low-k dielectric materials
JP5377303B2 (ja) * 2007-06-18 2013-12-25 英夫 吉田 導電性高分子の被膜製造方法
US9777437B2 (en) * 2014-09-30 2017-10-03 Spectra Systems Corporation Systems and methods for reversing banknote limpness

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4594311A (en) * 1984-10-29 1986-06-10 Kollmorgen Technologies Corporation Process for the photoselective metallization on non-conductive plastic base materials
US5185296A (en) 1988-07-26 1993-02-09 Matsushita Electric Industrial Co., Ltd. Method for forming a dielectric thin film or its pattern of high accuracy on a substrate
JPH07273840A (ja) * 1994-03-25 1995-10-20 Nec Corp 音声帯域制御機能を有する移動電話機
US5702503A (en) * 1994-06-03 1997-12-30 Uop Composite gas separation membranes and making thereof
JP3277114B2 (ja) * 1995-02-17 2002-04-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 陰画調レジスト像の作製方法
US5629353A (en) * 1995-05-22 1997-05-13 The Regents Of The University Of California Highly cross-linked nanoporous polymers
US5789027A (en) * 1996-11-12 1998-08-04 University Of Massachusetts Method of chemically depositing material onto a substrate
WO1999010167A1 (fr) * 1997-08-27 1999-03-04 Kabushiki Kaisha Toyota Chuo Kenkyusho Objet enrobe et procede de fabrication de cet objet
US6329017B1 (en) * 1998-12-23 2001-12-11 Battelle Memorial Institute Mesoporous silica film from a solution containing a surfactant and methods of making same
GB2345912B (en) * 1999-01-19 2002-09-18 Gr Advanced Materials Ltd Heat-sensitive stencils
KR100845541B1 (ko) * 1999-11-02 2008-07-10 유니버시티 오브 매사츄세츠 패턴 기판 및 무패턴 기판 상에 금속 및 금속 합금 필름형성용 화학적 유체 석출
US6304515B1 (en) * 1999-12-02 2001-10-16 John Louis Spiesberger Matched-lag filter for detection and communication
US6444715B1 (en) * 2000-06-06 2002-09-03 Honeywell International Inc. Low dielectric materials and methods of producing same
US6989172B2 (en) * 2003-01-27 2006-01-24 Micell Technologies, Inc. Method of coating microelectronic substrates
US6875709B2 (en) * 2003-03-07 2005-04-05 Taiwan Semiconductor Manufacturing Comapny, Ltd. Application of a supercritical CO2 system for curing low k dielectric materials

Also Published As

Publication number Publication date
TW200539241A (en) 2005-12-01
US7354623B2 (en) 2008-04-08
CN100378926C (zh) 2008-04-02
TWI278900B (en) 2007-04-11
US20050260402A1 (en) 2005-11-24
SG117511A1 (en) 2005-12-29

Similar Documents

Publication Publication Date Title
US6777325B2 (en) Semiconductor manufacturing method for low-k insulating film
KR100572345B1 (ko) 반도체 장치 및 그 제조 방법
US7329601B2 (en) Method of manufacturing semiconductor device
CN1295777C (zh) 光刻支撑空桥结构和制造一组互连结构的方法
JP4763600B2 (ja) エッチング・パターンを形成する方法及びデュアル・ダマシン相互接続構造体を形成する方法
US6444557B1 (en) Method of forming a damascene structure using a sacrificial conductive layer
US6486078B1 (en) Super critical drying of low k materials
US20050233572A1 (en) Dual damascene structure formed of low-k dielectric materials
US6333258B1 (en) Method of manufacturing a semiconductor device
KR20010073102A (ko) 반도체 장치의 제조 방법
CN100378926C (zh) 使用超临界流体修正多孔性有机材料表面的方法及产物
KR19990088513A (ko) 저유전율막의열화를감소시킬수있는반도체장치및그제조방법
CN101123243A (zh) 双镶嵌结构的制造方法
JP2004165635A (ja) マイクロエレクトロニク方法および構造
US20070042589A1 (en) Composite inter-level dielectric structure for an integrated circuit
KR100448592B1 (ko) 반도체 소자의 구리배선 형성 방법
KR940005723B1 (ko) 반도체 장치
CN100485920C (zh) 具有双层硅碳化合物阻挡层的集成电路
CN1420530A (zh) 一种氧掺杂硅碳化合物蚀刻停止层
KR100645422B1 (ko) 반도체 소자의 제조 방법
CN1448995A (zh) 在具有金属图案的半导体基底形成堆叠式介电层的方法
CN1855418A (zh) 应用大马士革工艺制造集成电路的方法
KR20070049345A (ko) 반도체 소자의 제조방법
KR100468694B1 (ko) 반도체장치의콘택형성방법
JP2000114375A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080402