CN1701514A - 分组处理设备与方法 - Google Patents

分组处理设备与方法 Download PDF

Info

Publication number
CN1701514A
CN1701514A CNA2004800010633A CN200480001063A CN1701514A CN 1701514 A CN1701514 A CN 1701514A CN A2004800010633 A CNA2004800010633 A CN A2004800010633A CN 200480001063 A CN200480001063 A CN 200480001063A CN 1701514 A CN1701514 A CN 1701514A
Authority
CN
China
Prior art keywords
data
buffer
beginning
information
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800010633A
Other languages
English (en)
Other versions
CN100463369C (zh
Inventor
林茂雄
渡边栄児
尾関英克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1701514A publication Critical patent/CN1701514A/zh
Application granted granted Critical
Publication of CN100463369C publication Critical patent/CN100463369C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/238Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
    • H04N21/2389Multiplex stream processing, e.g. multiplex stream encrypting
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/438Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving MPEG packets from an IP network
    • H04N21/4385Multiplex stream processing, e.g. multiplex stream decrypting

Abstract

提出一种分组处理设备,当译码被分割为分组的可变长数据时,通过提供识别该数据开始位置的信息,减轻了译码器的处理负荷。首部分析部(11)判断存储在分组里的数据是含开始信息的开始数据还是其它数据,数据提取部12从分组里提取数据并把它存入缓冲器(13),缓冲器控制部(14)令开始位置存储器(15)和开始数值计数器(16)保持开始数据存储在缓冲器(13)中的地址位置与数值,译码部(20)则引用开始位置存储器(15)和开始数值计数器(16)对存储在缓冲器(13)中的数据作译码处理。

Description

分组处理设备与方法
                    技术领域
本发明涉及分组处理设备与方法,尤其涉及从可变长数据被分割贮存的分组里译码压缩编码的图像数据、音频数据等的分组处理设备与方法。
                    技术背景
近年在数字广播与基于CS和BS的领域中,一般采用MPEG(活动图像专家组)技术作为压缩图像数据、音频数据等的编码技术,因此数字广播等的接收设备和录制/再现设备要包括一种对经过MPEG技术压缩编码的数据位流译码的设备。
现在简单描述一下主要用于数字广播的MPEG2技术。在MPEG2技术中,压缩编码的图像数据、音频数据等位流称为基本流(ES)。作为运送这一基本流的分组结构,已定义了PES(分组化基本流),图15是示出了PES分组的详细结构的图形。另在MPEG2技术中,PES分组被分成一预定单位存入传输流分组(下称TS分组)并被播送。图16是示出TS分组的详细结构的图形,图17描述了TS分组与PES数据的关系。
为此,按MPEG2技术处理位流的设备要作分组处理,即从多个TS分组中提取PES数据并对它译码。以后再描述该分组处理。
图18是执行常规分组处理的MPEG译码设备一示例结构的框图。图18中,常规MPEG译码设备101包括TS首部分析部111、PES提取部112、PES缓冲器113、PES缓冲器控制部114和MPEG译码部120;TS首部分析部111、PES提取部112、PES缓冲器113和PES缓冲器控制部114一起构成传输流译码部110。
对TS首部分析部111和PES提取部112依次输入属于MPEG2技术的TS分组。每次输入TS分组的,TS首部分析部111分析该TS分组的TS首部。PES提取部112参照TS首部分析部111对TS首部的分析结果,从输入的TS分组中提取必要的TES数据,然后把提取的PES数据输出给PES缓冲器113,而后者暂时存贮PES提取部112里提取的该PES数据。PES缓冲器控制部114向PES缓冲器113输出一控制信号,对PES缓冲器113作地址控制、累计数据控制等。
MPEG译码部120从PES缓冲器113中以任一时间读出PES数据,执行译码处理,并输出译码的音像。此时,为分析MPEG译码处理所需的PES首部,PES数据的开始位置即限定PES数据(包括PES首部)的信息是必需的。因此,MPEG译码部120通常通过检测存贮在PES缓冲器113里的PES数据中PES首部所拥有的分组开始码,来识别该PES数据的开始位置。如在日本公开专利公报No.2001-16547(6~8页,图1)中,已描述了识别PES数据中开始位置的技术。
                    发明内容
但在MPEG译码部120通过检测从TS分组里提取的PES数据中的分组开始码而识别PES数据开始位置的情况下,如前述的常规MPEG译码设备101一样,存在以下诸问题。
首先,PES的长度可变,因而要识别PES数据的开始位置,必须对存贮在PES缓冲器113里的所有PES数据执行分组开始码检测处理。注意,PES首部包含的PES分组长度可能取“0”值;即使这样,PES分组的实际长度并非为“0”,因此要识别起始位置就必须检测分组开始码。另在修正字段和PES首部内,可能出现与分组开始码相同的称为伪开始码的模式。因此,为识别PES数据正确的开始位置并排除伪开始码,必须作大量处理。
这样,存在MPEG译码部120的处理负荷加重的问题,因而降低了MPEG译码处理速度,增大了与PES数据开始位置识别操作关联的电力耗用。这些问题不只限于属于MPEG2技术的TS分组,还涉及可变长数据分成等尺寸分组的所有分组传输。
因此,本发明的一个目的是提供一种分组处理设备与方法,在译码可变长数据被分割存贮的分组数据时,通过生成识别数据开始位置的信息并把它供给译码器,来实现减小译码器的处理负荷,提高译码处理速度和降低电力耗用。
本发明针对处理可变长数据被分散存贮的分组的分组处理设备。为实现上述目的,本发明的分组处理设备包括首部分析部、数据提取部、缓冲器、缓冲器控制部和开始数据识别部。
首部分析部分析输入分组的首部,判断贮存储在有效负载里的数据是含开始信息的开始数据还是其它数据。数据提取部参照首部分析部得出的分析结果,从分组的有效负载里提取数据。缓冲器存贮数据提取部提取的数据。缓冲器控制部控制缓冲器里数据的存贮位置和累计数据量。开始数据识别部根据首部分析部的分析结果,在缓冲器控制部控制下产生识别缓冲器中开始数据的信息。
典型的开始数据识别部由保持存贮在缓冲器开始数据的被存位置信息的开始位置存贮器和统计存贮在缓冲器里开始数据数值的开始数值计数器组成。开始位置存储器可以是一种保持被存位置信息的寄存器。被存位置信息可以是存贮开始数据或代表开始数据相对于存贮在缓冲器中第一数据的位置的信息的缓冲器写地址。
另外,本发明的分组处理设备还包括一译码部,它以预定的时间读出缓冲器里的数据,从开始数据识别部里得到被存位置信息与计数,把包含在根据被存位置信息与计数读出的数据里的开始数据分离为开始信息与数据,并对根据开始信息读出的数据作译码处理。
在这方面,较佳的是缓冲器控制部将累计的数据量与一预定的阈值作一比较,当累计的数据量变成等于或大于阈值量时,输出一预定的通知信号。在检测这一预定的通知信号时,较佳的是开始数值计数器显示对应于阈值量的数据量中所含的开始数据数值。在包括译码部的情况下,以接收通知信号的时间从缓冲器中读出对应于阈值量的数据量。
或者,较佳的是缓冲器控制部将开始数值计数器里的数与预定的阈数相比较,当该数值变得等于或大于阈数值时,就输出预定的通知信号。该阈数值只是开始位置存储器中能保持被存位置信息的区号。在包括译码部的情况下,以接收通知信号的时间从缓冲器中读出数据。
具体地说,输入按MPEG技术存贮可变长PES数据的传送流分组。此时,首部分析部分析输入的传送流里TS分组的首部,判断存贮在有效负荷里的数据是否是含PES首部的开始PES数据还是其它PES数据;分组数据提取部参照来自首部分析部的分析结果,从TS分组的有效负荷中提取PES数据;缓冲器存贮分组数据提取部提取的PES数据;缓冲器控制部控制缓冲器中PES数据的存贮位置和累计数据量;而开始数据识别部根据首部分析部的分析结果并在缓冲器控制部控制下,产生识别缓冲器中开始PES数据的信息。
可将上述分组处理设备各组成部分所执行的每一处理当作规定一系列处理步骤的分组处理法与译码处理法。换言之,这是一种分组处理法,用于分析输入分组的首部,判断存贮在有效负荷里的数据是含开始信息的开始数据还是其它数据,参照分析结果以从分组的有效负荷中提取数据,把提取的数据存贮到缓冲器,控制缓冲器中数据的存贮位置与累计数据量,并根据分析结果在控制下产生识别缓冲器中开始数据的信息。另外,这也是一种译码处理法,能以预定的时间从缓冲器中读出数据,根据识别开始数据的信息把包含在读出数据里的开始数据分为开始信息与数据,并根据开始信息对读出数据作译码处理。
构成上述分组处理设备的诸功能块,可实现为LSI(集成电路)。而分组处理法可以取执行一系列处理步骤的计算机程序的形式。该程序可以记录在可被计算机读出的记录媒体上的形式导入计算机。
如上所述,按照本发明,当为了译码而读出存贮在缓冲器里的数据时,可得到识别开始数据的信息,因而无须在译码侧检测开始位置,减少了译码处理负荷,提高了译码处理速度,并可降低电力耗用。另通过保证译码一侧只在收到缓冲器中累计的数据量已达到阈值量的通知信号时才执行数据读处理,能减轻译码处理。再者,通过确保译码一侧在预定数值的开始数据已被存贮到缓冲器时自动地读出数据,故即使例如由于连续输入短长度数据而可能将大量开始数据存入缓冲器,也能防止增大开始位置存储器的电路规模。
附图简介
图1是本发明一实施例的分组处理设备1的构成框图。
图2是数据处理部10执行的示例基本数据处理步骤的流程图。
图3是示出输入分组处理设备1的示例分组的图形。
图4A~4F是按图3的分组描绘出缓冲器13、开始位置存储器15和开始数值计数器16的状态的图形。
图5A是译码部20对数据作示例读处理步骤(第一技术)的流程图。
图5B是图5A步骤的示例处理顺序图。
图6A是译码部20执行的数据读处理一示例步骤(第二技术)的流程图。
图6B是图6A步骤一示例处理顺序图。
图7A是译码部执行数据读处理一示例步骤(第三技术)的流程图。
图7B是图7A步骤一示例处理顺序图。
图8A是译码部20执行数据读处理一示例步骤(第四技术)的流程图。
图8B是图8A步骤一示例处理顺序图。
图9A是译码部20执行数据读处理一示例步骤(第五技术)的流程图。
图9B是图9A步骤一示例处理顺序图。
图10A是译码部20执行数据读处理一示例步骤(第六技术)的流程图。
图10B是图10A步骤一示例处理顺序图。
图11是示出要输入分组处理设备1的示例TS分组的图形。
图12A~12F是按图11的TS分组描绘缓冲器13、开始位置存储器15和开始数据计数器16的状态的图形。
图13是示出在对缓冲器13只存贮数据时开始位置存储器15的一示例结构的图形。
图14A示出在应用图7A(第三技术)与图9A(第五技术)二者时的示例处理顺序图。
图14B示出在应用图8A(第四技术)与图10A(第六技术)二者时的示例处理顺序图。
图15是示出PES分组的详细结构的图形。
图16是示出TS分组的详细结构的图形。
图17示出TS分组与PES数据的关系。
图18是常规MPEG译码设备101的构成框图。
                 实施发明的较佳方式
下面以输入可变长数据被分割存贮的分组的示例情况为例,描述本发明的分组处理设备。
图1是本发明一实施例的分组处理设备1的构成框图。图1中,分组处理设备1包括首部分析部11、数据提取部12、缓冲器13、缓冲器控制部14、开始数据识别部17和译码部20。首部分析部11、数据提取部12、缓冲器13、缓冲器控制部14和开始数据识别部17构成数据处理部10。开始数据识别部17一般由开始位置存储器15和开始数值计数器16组成。注意,本实施例示出把译码部20结合在分组处理设备1中的结构,但译码部20可独立于分组设备1构成。
对首部分析部11和数据提取部12顺序地输入可变长数据被分散存贮的分组。每次输入分组时,首部分析部11分析该分组的首部,判断存贮在有效负荷中的数据是含开始信息的开始数据还是其它数据(非开始数据)。这里的开始信息是首部信息和写有译码处理所必需的时间信息等的信息。数据提取部12引用来自首部分析部11的首部分析结果,从输入分组的有效负荷中提取必要的数据。然后,数据提取部12向缓冲器13输出提取的数据,若已输出开始数据,就通知缓冲器控制部14。缓冲器13按缓冲器控制部14的存贮位置控制,把数据提取部12输出的数据存贮在预定的位置。
缓冲器控制部14对缓冲器13实行存贮位置控制与累计数据控制。该存贮位置控制意味着控制写数据提取部12所提取数据的位置(写地址),通常用写指针(wp)执行。累计数据控制意味着进行控制,使数据提取部12提取的数据存贮到缓冲器13而不溢出,通常是管理存贮在缓冲器13里的数据的累计数据量。另在数据提取部12通知开始数据被存入缓冲器13时,缓冲器控制部14就向开始位置存储器15通知存贮的位置信息,并向开始数值计数器16通知该存贮。
开始位置存贮器15把缓冲器13上受缓冲器控制部14通知的开始数据的写地址保留为开始数据的存储位置信息。该开始位置存储器15是内含多个寄存区的寄存器、内含多个存贮区的存储器等;若是存储器,则容易改变要存贮的数值。注意,存储器要独立于缓冲器13构制。开始数值计数器16统计已写入缓冲器13的开始数据数值。具体而言,当开始数据被存入缓冲器13时,即当被缓冲器控制部14通知时,开始数值计数器16里的计数值就递增。注意,当译码部20从缓冲器13中读出对应于计数值的开始数据时,即当开始位置存储器15被引用时,开始数值计数器16中的该计数值便复位。
下面参照图2详述数据处理部10执行的处理。图2是数据处理部10执行的示例基本数据处理步骤的流程图。
数据提取部12的数据存储在缓冲器13中由写指针指定的地址位置(步骤S21、S22)。若被存数据不是开始数据(步骤S23,否),缓冲器控制部14就将缓冲器13内的写指针移到下一地址位置(步骤S26)。反之,若被存数据是开始数据(步骤S23,是),缓冲器控制部14则对开始位置存储器15保留存贮开始数据的位置的地址(步骤S24),还递增开始数值计数器16中的计数值(步骤S25)。之后,缓冲器控制部14将缓冲器13的写指针移到下一地址位置(步骤S26)。
对输入每个分组都作以上处理(步骤S27),这样数据处理部10就会使开始位置存储器15和开始数值计数器16分别存贮写入缓冲器13中的开始数据的存贮位置信息及其数值。
下面参照图3和图4A~4F,具体描述存储在缓冲器13中的数据、保持在开始位置存储器15里的存储位置信息与开始数值计数器16里的计数值之间的关系。图3是示出输入分组处理设备1的示例分组的图形。图4A~4F是按图3的分组描绘缓冲器13,开始位置存储器15和开始数值计数器16的状态的图形。这里将描述当缓冲器13、开始位置存储器15和开始数值计数器16为图4A所示状态时输入图3所示分组的情况。
首先提取的数据(1)存到缓冲器13的写指针指定的地址“0001”,因它不是开始数据,故写指针只移到地址“0002”(图4B的状态)。
下一次提取的数据(2)存储在缓冲器13的写指针指定的地址“0002”,因它是开始数据,故地址“0002”保留在开始位置存储器15中,开始数值计数器16的计数值由“0”更新为“1”。之后,写指针移至地址“0003”的位置(图4C的状态)。
同样地,不是开始数据的下次提取的数据(3)和(4),按缓冲器13的写指针分别存入地址“0003”与“0004”。写指针通过这一处理移至地址“0005”的位置(图4D的状态)。
另外,下次提取的数据(5)是开始数据,存入缓冲器13的写指针指定的地址“0005”,于是地址“0005”再被保留在开始位置存储器15中,而开始数值计数器16的计数值由“1”更新为“2”。之后,写指针移至地址“0006”的位置(图4E的状态)。
按照缓冲器13的写指针,下次提取的数据(6)不是开始数据,被存入地址“0006”。写指针移至地址“0007”的位置(图4F的状态)。
下面描述译码部20的操作。译码部20按预定的时间参照开始位置存储器15和开始数值计数器16,从缓冲器13中读出数据,然后对读出的数据作译码处理并输出音像。在译码部20中,可用下面六种技术作数据读处理。
1.第一技术(图5A、5B)
第一种技术是译码部20在该技术中以任一时间作译码处理的技术。首先在处理时间到来时,译码部20参照开始数值计数器16的计数值(步骤S51。S52),然后判断计数值是否等于或大于“1”(步骤S53)。若计数值等于或大于“1”,译码部20就得到一存储在开始位置存储器15中的地址的数值,它等于计数值(步骤S54)。
如在图4F的状态下作译码处理时,译码部20引用开始数值计数器16的计数值“2”,然后从开始存储器15中得到最新信息之前的两个地址,即“0002”与“0005”。
接着,译码部20从例如读指针指定的一地址位置依次读出存储在缓冲器13里的数据(步骤S55)。对于从对应于由开始位置存储器15得到的存贮位置信息的地址位置读出的开始数据,译码部20把它分成首部与数据,根据该首部对数据作译码处理。可利用各种时间信息执行该处理,这些信息包含在首部,是译码处理必需的。
通过反复执行以上步骤直至译码处理结束(步骤S56),译码部20可对从缓冲器13读出的数据作译码处理而不必再对数据作开始位置检测。注意,图5B是示出图5A中步骤的一示例处理顺序的图形。
2.第二技术(图6A、6B)
第二种技术相对其步骤是第一技术人变型。在第二技术中,当处理的序列来时,译码部20首先从例如读指针指定的地址位置依次读出存储在缓冲器13里的数据(步骤S51、S55)。然后当完成数据读出时,引用开始数值计数器16中的计数值,确定并获得存储在开始位置存储器15中的地址(步骤S52~S54)。
通过反复执行以上步骤直至译码处理结束(步骤S56),译码部20可对从缓冲器13里读出的数据作译码处理而不必再对数据作开始位置检测。注意,图6B是示出图6A中步骤的示例处理顺序的图形。
3.第三技术(图7A、7B)
在第三种技术中,译码部20按来自数据处理部10的通知信号作译码处理。在该技术中,缓冲器13中累计数据量预定的阈值量预先保持在缓冲器控制部14里,该阈值量置成等于或小于缓冲器13中最大的累计数据量(如最大累计数据量的80%)。于是让缓冲器控制部14随时监视缓冲器13,当断定累计数据量达到阈值量时,就向开始位置存储器15和开始数值计数器16输出通知信号。开始位置存储器15接到通知信号时,就将该时点保持的地址定义为准备供给译码部20的存贮位置信息。另当收到通知信号时,开始数值计数器16把该时点的计数值,即包含在数据量内对应于阈值量的开始数据的数值定义为准备供给译码部20的数值信息。此外,该通知信号还通过开始位置存储器15或开始数值计数器16输出给译码部20。
首先,当收到累计数据量达到阈值量的通知信号时,译码部20就引用开始数值计数器16规定的计数值(步骤S71、S72),于是判断计数值是否等于或大于“1”(步骤S73)。若计数值等于或小于“1”,译码部20就得到开始位置存储器15规定的对应于计数值的存贮位置信息量(步骤S74)。这对于在上述通知信号之后存储在缓冲器13里的开始数据而言,将不向译码部20提供信息。然后,译码部20依次从例如读指针指定的地址位置读出存储在缓冲器13里的数据(步骤S75)。对于从对应于自开始位置存储器15得到的存贮位置信息的该地址位置读出的开始数据,译码部20把它分成首部与数据,根据首部对数据作译码处理。
注意,在译码部20读出了开始位置存储器15中的存贮位置信息时,开始数值计数器16使已规定的计数值复位,并显示存储在缓冲器13里的开始数据在该时间点的计数值。
通过重复上述这些步骤直到译码处理结束(步骤S76),译码部20可对从缓冲器13中读出的数据作译码处理而不必再对数据作开始位置检测。再者,在收到缓冲器13内累计的数据量达到阈值量的通知信号时,译码部20只要作读数据处理,因而能减轻译码处理。注意,图7B是按图7A中步骤的示例处理顺序的图形。
4.第四技术(图8A、8B)
第四种技术相对其步骤是第三技术的变型。在第四技术中,当处理时间到来时,译码部20首先从例如读指针指定的地址位置依次读出存储在缓冲器13里的数据(步骤S71、S75)。然后在完成数据读出时,引用开始数值计数器16的计数值,确定和获取存储在开始位置存储器15里的地址(步骤S72~S74)。
通过重复上述步骤直至译码处理结束(步骤S76),译码部20可对从缓冲器13读出的数据作译码处理而不必再检测数据的开始位置。注意,图8B示出图8A步骤的示例处理顺序。
5.第五技术(图9A、9B)
第五种技术也是一种译码部20按来自数据处理部10的通知信号作译码处理的技术。在该技术中,对应于可保持在开始位置存储器15里的存贮位置信息数值的预定阈数值,预先保留在开始数值计数器16中。换言之,该阈数值按开始位置存储器15包括的存贮区编号设定。然后,当开始数值计数器16确定计数值已达到阈数值时,就通知译码部20。
首先在接收计数值达到阈数值的通知信号时,译码部20引用开始数值计数器16的计数值(步骤S91、92),然后获取存储在开始位置存储器15里对应于该计数值的存贮位置信息量(步骤S93),再从例如读指针指定的地址位置依次读出存储在缓冲器13里的数据(步骤S94)。对于从该地址位置即对应于得自开始位置存储器15的存贮位置信息读出的开始数据,译码器20把它分成首部与数据,根据首部对数据作译码处理。
通过重复上述步骤直至译码处理结束(步骤S95),译码部20能对读自缓冲器13的数据作译码处理而不必再检测数据的开始位置。另因译码部20在预定数值的开始数据存入缓冲器13时自动读出数据,故即使在例如因连续输入短长度的数据而存储在开始数据数值被存入缓冲器13的可能性的情况下,也可防止增大开始位置存储器15的电路规模。注意,图9B是示出按图9A的示例处理顺序的图形。
6.第六技术(图10A、10B)
第六种技术相对其步骤是第五技术的变型。在第六技术中,当处理时间到来时,译码部20首先从例如读指针指定的地址位置依次读出存储在缓冲器13中的数据(步骤S91、S94),然后在数据读出完成时,引用开始数值计数器16的计数值,获取存储在开始位置存储器15里的地址(步骤S92、S93)。
通过重复上述步骤直至译码处理结束(步骤S95),译码部20能对读自缓冲器13的数据作译码处理而不必再检测数据的开始位置。注意,图10B是示出图10A步骤的示例处理顺序的图形。
如上所述,通过本发明一实施例的分组处理设备与方法,当译码部20读出存储在缓冲器13里的数据时,能得到开始数据的存贮位置与数值的信息而与数据读出无关,因而不必在译码部20一侧检测开始位置,减少了译码处理负荷,提高了译码处理速度,还可降低电力耗用。
MPEG2技术对TS分组的示例应用
下面描述一示例实施例,其中对属于MPEG2技术的TS分组译码处理应用了本发明的分组处理设备1。假定通过检测TS首部中的同步字节(参照图16)等,已建立了输入数据处理部10的TS分组的同步。
向首部分析部11和数据提取部12依次输入属于MPEG2技术的TS分组,每次输入TS分组时,首部分析部11分析首部信息,即该TS分组的TS首部,此时若有效负荷单位开始指示符(参照图16)为“1”,首部分析部11就断定含PES首部的PES数据(下称开始PES数据)被存入输入TS分组的有效负荷里。数据提取部12引用首部分析部11对该TS首部的分析结果,从输入TS分组里提取必需的PES数据,然后把提取的PES数据输出给缓冲器13,若输出开始PES数据,则通知缓冲器控制部14。缓冲器13按照缓冲器控制部14的存贮位置控制,把数据提取部12输出的PES数据存到预定位置。
开始位置存储器15把缓冲器控制部14通知的开始数据的写地址作为该开始数据的存贮位置信息保留在缓冲器13上,开始数值计数器16统计已写入缓冲器13的开始PES数据的数值。具体地说,当开始PES数据存入缓冲器13时,即被缓冲器控制部14通知时,就递增开始数值计数器16里的计数值。注意,当译码部20已从缓冲器13中读出对应于该计数值的开始PES数据时,即当引用开始位置存储器15时,开始数值计数器16的计数值便复位。
图11是表示要输入分组处理设备1的示例TS分组的图形。图12A~12F是按图11的TS分组描述缓冲器13、开始位置存储器15和开始数值计数器16的状态的图形。这里描述这样一种情况,即在缓冲器13、开始位置存储器15和开始数值计数器16的状态如图12A所示时,输入图11中所示的TS分组。
第一次提取的PES数据(1)存到缓冲器13中写指针指定的地址“0001”,因它不是开始PES数据,故写指针仅移到地址“0002”(图12B的状态)。注意,PES数据的基本流在图中标为ES。
接着提取的PES数据(2)存到缓冲器13中写指针指定的地址“0002”,因它是开始PES数据,故地址“0002”保留在开始位置存储器15中,开始数值计数器16的计数值由0更新为1。之后写指针移到地址“0003”的位置(图12C的状态)。注意,PES数据里的PES首部在图中示为H。
同样地,不是开始PES数据的下次提取的PES数据(3)与(4),按缓冲器13里的写指针分别存入地址“0003”与“0004”,写指针通过这一处理移到地址“0005”的位置(图12D的状态)。
另外,是开始PES数据的下次提取的PES数据(5)存入缓冲器13中写指针指定的地址“0005”,于是地址“0005”再被保留在开始位置存储器15中,开始数值计数器16的计数值由1更新为2.之后写指针移到地址“0006”的位置(图12E的状态)。
接着,不是开始PES数据的下一提取的PES数据(6)按缓冲器13中写指针存入地址“0006”,写指针移到地址“0007”的位置(图12F的状态)。
译码部20的操作与前述第一到第六技术的一样。注意,基本流基于从开始PES数据分离出来的PES首部的译码处理,可应用MPEG译码处理必需的各种信息(参照图15),诸如PES首部所含的时间信息(PTS:显现记时印记和DTS:译码记时印记)等来进行。
如上所述,本发明的分组处理设备与方法可应用于属于MPEG2技术的TS分组。
注意,上述实施例描述的情况中,缓冲器13存贮开始数据的地址位置被用作存贮位置信息,但也可使用代表开始数据与存入缓冲器中第一数据的相对位置的信息(字节数等)。
再者,在上述实施例描述的情况中,缓冲器13中存贮开始数据的位置用开始数据识别部17识别,而开始数据识别部17由开始位置存储器15和开始数值计数器16组成。然而,本发明并不限于使用存储器与计数器的结构,只要是一种能识别缓冲器13中开始数据存贮位置的结构,任何其它结构的开始数据识别部都可使用。
而且,上述实施例描述了首部与数据都存入缓冲器13的情况,但可能只存贮数据。在MPEG2技术中,ES是数据,但此时要将通常包含在首部里且为译码处理必需的时间信息(记时印记T1、T2......)存入开始位置存储器15,例如与开始数据联系起来。图13示出的一实例中,该技术应用于图12F的状态。
另外,上述实施例的译码部20被示成使用第三(第四)技术或第五(第六)技术,但也可同时使用这两种技术。图14A与14B是示出两种步骤的示例处理顺序的图形。
注意,在本发明分组处理设备的诸功能块当中,一般把首部分析部11、数据提取部12、缓冲器控制部14和开始数据识别部17实现为集成电路LSI(按集成度称为IC、系统LSI、超LSI或极LSI等)。每个功能块以芯片形式独立构成,全部或部分功能块可构成一块芯片形式。
而且集成方法不限于LSI,还可用专用电路或通用处理器实现。而且,可以使用能在制造后编程的LSI即FPGA(场可编程门阵列)或LSI中诸电路单元的连接与设定可重新配置的可重配处理器。
另在因半导体技术改进或从中派生出另一种技术而可用另一种集成技术代替LSI的情况下,可用这种新的集成技术集成诸功能块,例如可对上述集成应用生物技术。
还得注意,本发明的分组处理法可用解释并执行程序数据的CPU实现,程序数据能让CPU执行上述存储在存贮设备(如ROM、RAM或硬盘)里的处理步骤。此时,程序数据可从CD-ROM或软盘等记录媒体引入存贮设备,或由记录媒体直接执行。
                    工业适用性
本发明的分组处理设备与方法可用于对可变长数据被分割存贮等的分组数据作译码,尤其是,它们在要实现减轻译码器的处理负荷,提高译码处理速度,并降低电力耗用的情况下是有效的。

Claims (22)

1.一种处理可变长数据被分割存贮的分组的分组处理设备,其特征在于,所述分组处理设备包括:
首部分析部,用于分析输入分组的首部,判断存储在有效负荷里的数据是含开始信息的开始数据还是其它数据;
数据提取部,用于引用来自首部分析部的分析结果,从分组有效负荷中提取数据;
缓冲器,用于存贮数据提取部提取的数据;
缓冲器控制部,用于控制缓冲器中数据的存贮位置和累计数据量;和
开始数据识别部,用于根据来自首部分析部的分析结果并在缓冲器控制部控制下,产生识别缓冲器中开始数据的信息。
2.根据权利要求1所述的分组处理设备,其特征在于,所述开始数据识别部包括:
开始位置存储器,用于保持存储在缓冲器中的开始数据的存贮位置信息;和
开始数值计数器,用于统计存储在缓冲器的开始数据数值。
3.根据权利要求2所述的分组处理设备,其特征在于,所述开始位置存储器是保持存贮位置信息的寄存器。
4.根据权利要求2所述的分组处理设备,其特征在于,所述开始位置存储器是独立于缓冲器构成的存储器,用来保持存贮位置信息。
5.根据权利要求2所述的分组处理设备,其特征在于,所述存贮位置信息是缓冲器中存贮开始数据的写地址。
6.根据权利要求2所述的分组处理设备,其特征在于,存贮位置信息是代表开始数据相对于存储在缓冲器中的第一数据的位置的信息。
7.根据权利要求2~6中所述的任一项分组处理设备,其特征在于,所述缓冲器控制部将累计数据量与预定的阈值量作比较,当前者变得等于或大于后者时,输出预定的通知信号。
8.根据权利要求7所述的分组处理设备,其特征在于,在检测预定的通知信号时,开始数值计数器显示包含在对应于阈值量的数据量里的开始数据数值。
9.根据权利要求2~6中所述的任一项分组处理设备,其特征在于,所述缓冲器控制部将开始数值计数器的数值与预定的阈数值作比较,当所述数值变成等于或大于阈值时,输出预定的通知信号。
10.根据权利要求7所述的分组处理设备,其特征在于,阈值是开始位置存储器中能保持存贮位置信息的区号。
11.根据权利要求2~10中所述的任一项分组处理设备,其特征在于,所述分组处理设备还包括:
译码部,用于以预定的时间从缓冲器里读出数据,从开始数据识别部获取存贮位置信息与计数值,把基于存贮位置信息与计数值读出的数据中所含的开始数据分成开始信息与数据,并对按开始信息读出的数据作译码处理。
12.根据权利要求11所述的分组处理设备,其特征在于,所述缓冲器控制部将累计数据量与预定的阈值量作比较,当前者并得等于或大于后者时,输出预定的通知信号,
其中,在检测预定的通知信号时,开始数值计数器显示包含在对应于阈值量的数据量里的开始数据数值,以及
译码部在接收通知信号的时间从缓冲器中读出对应于阈值量的数据量。
13.根据权利要求11所述的分组处理设备,其特征在于,所述缓冲器控制部将开始数值计数器的数值与预定的阈数值量作比较,当所述数值变成等于或大于阈数值时,输出预定的通知信号,以及
其中,译码部在接收通知信号的时间从缓冲器里读出数据。
14.根据权利要求1所述的分组处理设备,其特征在于,当输入属于存贮可变长PES数据的MPEG技术的传送流分组时,
首部分析部分析输入传送流里TS分组的首部,判断存储在有效负荷里的数据是含PES首部的开始PES数据还是其它PES数据,
数据提取部引用首部分析部得出的分析结果,从TS分组有效负荷中提取PES数据。
缓冲器存贮数据提取部提取的PES数据,
缓冲器控制部控制PES数据在缓冲器里的存贮位置和累计数据量,以及
开始数据识别部根据首部分析部得出的分析结果并在缓冲器控制部控制下,产生识别缓冲器中开始PES数据的信息。
15.一种处理可变长数据被分割存贮的分组的分组处理法,其特征在于,所述分组处理法包括以下步骤;
分析步骤,分析输入分组的首部,判断存储在有效负荷里的数据是含开始信息的开始数据还是其它数据;
提取步骤,引用分析步骤得出的分析结果,从分组有效负荷里提取数据;
把提取步骤提取的数据存贮到缓冲器的步骤;
控制步骤,控制数据在缓冲器的存贮位置与累计数据量;和
识别步骤,根据分析步骤的分析结果和控制步骤的控制,产生识别在缓冲器中开始数据的信息。
16.一种利用识别包含在缓冲器中存贮的数据里的含开始信息的开始数据的信息进行译码缓冲器中存贮的数据的译码处理法,其特征在于,所述处理法包括:
以预定时间读出缓冲器中数据的读出步骤;
根据识别开始数据的信息把读出数据所含的开始数据分成开始信息与数据的分离步骤;和
按开始信息对读出数据作译码处理的译码步骤。
17.一种供计算机执行分组处理法以处理可变长数据被分割存贮的分组的计算机可读程序,其特征在于,所述程序令计算机执行:
分析步骤:分析输入分组的首部,判断存储在有效负荷里的数据是含开始信息的开始数据还是其它数据;
提取步骤:引用分析步骤得出的分析结果,从分组有效负荷里提取数据;
把提取步骤提取的数据存到缓冲器的步骤;
控制步骤:控制数据在缓冲器中的存贮位置和累计数据量;和
识别步骤:根据分析步骤得出的分析结果和控制步骤的控制,产生识别在缓冲器中开始数据的信息。
18.一种供计算机执行译码处理法以使用识别包括在缓冲器中存贮的数据里的含开始信息的开始数据的信息进行译码存储在缓冲器里的数据的计算机可读程序,其特征在于,所述程序令计算机执行:
读出步骤:以预定时间读出缓冲器里的数据;
分离步骤:根据识别开始数据的信息,把读出数据所含的开始数据分成开始信息与数据;和
译码步骤:按开始信息对读出数据作译码处理。
19.一种其上记录了计算机可读程序的媒体,所述程序供计算机执行分组处理法,以处理可变长数据被分割存贮的分组,其特征在于,记录在媒体里的程序令计算机执行:
分析步骤:分析输入分组的首部,判断存储在有效负荷里的数据是含开始信息的开始数据还是其它数据;
提取步骤:引用分析步骤得出的分析结果,从分组有效负荷里提取数据;
把提取步骤提取的数据存到缓冲器的步骤;
控制步骤:控制数据在缓冲器中的存贮位置和累计数据量;和
识别步骤:根据分析步骤得出的分析结果和控制步骤的控制,产生识别在缓冲器中开始数据的信息。
20.一种其上记录了计算机可读程序的媒体,所述程序供计算机执行译码处理法,以用识别包括在缓冲器中存贮数据里的含开始信息的开始数据的信息进行译码存储在缓冲器里的数据,其特征在于,记录在媒体里的程序令计算机执行:
读出步骤:以预定时间读出缓冲器里的数据;
分离步骤:根据识别开始数据的信息,把读出数据所含的开始数据分成开始信息与数据;和
译码步骤:按开始信息对读出数据作译码处理。
21.一种结合在处理可变长数据被分割存贮的分组的设备中的集成电路,其特征在于,所述设备包括存贮数据的缓冲器,而集成电路集成了以下功能电路:
首部分析部,用于分析输入分组的首部,判断存储在有效负荷里的数据是含开始信息的开始数据还是其它数据;
数据提取部,用于引用来自首部分析部的分析结果,从分组的有效负荷中提取数据;
缓冲器,用于存贮数据提取部提取的数据;
缓冲器控制部,用于控制数据在缓冲器中的存贮位置和累计数据量;和
开始数据识别部,用于根据来自首部分析部的分析结果并在缓冲器控制部控制下,产生识别在缓冲器中开始数据的信息。
22.根据权利要求21所述的集成电路,其特征在于,所述集成电路还集成了以下功能电路:
译码部,用于以预定时间读出缓冲器里的数据,从开始数据识别部获取识别开始数据的信息,根据存贮位置信息和计数值把读出数据所含的开始数据分成开始信息与数据,并按开始信息对读出数据作译码处理。
CNB2004800010633A 2003-06-16 2004-06-07 分组处理设备与方法 Expired - Fee Related CN100463369C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003171143 2003-06-16
JP171143/2003 2003-06-16

Publications (2)

Publication Number Publication Date
CN1701514A true CN1701514A (zh) 2005-11-23
CN100463369C CN100463369C (zh) 2009-02-18

Family

ID=33549448

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800010633A Expired - Fee Related CN100463369C (zh) 2003-06-16 2004-06-07 分组处理设备与方法

Country Status (5)

Country Link
US (1) US7602801B2 (zh)
EP (1) EP1641127A4 (zh)
JP (1) JP4431537B2 (zh)
CN (1) CN100463369C (zh)
WO (1) WO2004112255A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1641127A4 (en) * 2003-06-16 2011-10-19 Panasonic Corp PACKET PROCESSING DEVICE AND METHOD
JP4713363B2 (ja) * 2006-02-17 2011-06-29 Okiセミコンダクタ株式会社 データ送受信装置および受信データ解析方法
JP4750730B2 (ja) * 2006-02-28 2011-08-17 パナソニック株式会社 データ解析装置、及びデータ解析方法
EP2036204B1 (en) * 2006-06-29 2012-08-15 LG Electronics Inc. Method and apparatus for an audio signal processing
US8289966B1 (en) * 2006-12-01 2012-10-16 Synopsys, Inc. Packet ingress/egress block and system and method for receiving, transmitting, and managing packetized data
US8127113B1 (en) 2006-12-01 2012-02-28 Synopsys, Inc. Generating hardware accelerators and processor offloads
US8706987B1 (en) 2006-12-01 2014-04-22 Synopsys, Inc. Structured block transfer module, system architecture, and method for transferring
US7903574B2 (en) * 2007-03-15 2011-03-08 Nokia Corporation Service discovery mechanism in broadcast telecommunication network
JP4871322B2 (ja) * 2008-05-14 2012-02-08 株式会社東芝 スタートコード検出装置
EP3550730A1 (en) 2018-04-03 2019-10-09 Ratier-Figeac SAS Aircraft communication system and protocol

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2705805B1 (fr) * 1993-05-27 1996-06-28 Sgs Thomson Microelectronics Système de traitement d'images.
WO1995026595A1 (en) * 1994-03-29 1995-10-05 Scientific-Atlanta, Inc. Packet alignment method and apparatus for simplifying parsing at a decoder in a packet-based communications system
GB9413169D0 (en) * 1994-06-30 1994-08-24 Thomson Consumer Electronics Modulator data frame interfacing
US5559999A (en) * 1994-09-09 1996-09-24 Lsi Logic Corporation MPEG decoding system including tag list for associating presentation time stamps with encoded data units
EP0734021A3 (en) * 1995-03-23 1999-05-26 SICAN, GESELLSCHAFT FÜR SILIZIUM-ANWENDUNGEN UND CAD/CAT NIEDERSACHSEN mbH Method and apparatus for decoding of digital audio data coded in layer 1 or 2 of MPEG format
US5898695A (en) * 1995-03-29 1999-04-27 Hitachi, Ltd. Decoder for compressed and multiplexed video and audio data
FR2743245B1 (fr) * 1995-12-29 1998-01-23 Thomson Multimedia Sa Dispositif de demultiplexage
US5818539A (en) * 1996-03-29 1998-10-06 Matsushita Electric Corporation Of America System and method for updating a system time constant (STC) counter following a discontinuity in an MPEG-2 transport data stream
CN1156171C (zh) * 1997-04-07 2004-06-30 松下电器产业株式会社 提高处理效率的图象声音处理装置
US6088357A (en) * 1997-09-26 2000-07-11 International Business Machines Corporation Auxiliary transport assist processor especially for an MPEG-2 compliant decoder
JP3298478B2 (ja) * 1997-11-10 2002-07-02 日本電気株式会社 Mpeg復号装置
JP3255113B2 (ja) 1998-07-01 2002-02-12 日本電気株式会社 パケットスイッチシステム、これを含む集積回路、パケットスイッチ制御方法、パケットスイッチ制御プログラム記録媒体
US6483543B1 (en) * 1998-07-27 2002-11-19 Cisco Technology, Inc. System and method for transcoding multiple channels of compressed video streams using a self-contained data unit
WO2000021247A1 (fr) 1998-10-05 2000-04-13 Fujitsu Limited Dispositif a tampons pour paquets
US6366617B1 (en) * 1998-10-09 2002-04-02 Matsushita Electric Industrial Co., Ltd. Programmable filter for removing selected user data from an MPEG-2 bit stream
US6434170B1 (en) * 1998-12-04 2002-08-13 Koninklijke Philips Electronics N.V. Memory-based circular queue with local descriptive information to implement a storage area for filtering mpeg-2 packets that are distributed and/or processed under the control of a host microprocessor by a direct memory access mechanism
JP2001016547A (ja) * 1999-07-01 2001-01-19 Matsushita Electric Ind Co Ltd 記録装置および記録再生装置
JP3506960B2 (ja) * 1999-08-03 2004-03-15 シャープ株式会社 パケット処理装置及びパケット処理プログラムを記録した記憶媒体
US6948186B1 (en) * 1999-10-07 2005-09-20 General Instrument Corporation Multi-tasking message extractor
EP1148727A1 (en) * 2000-04-05 2001-10-24 THOMSON multimedia Method and device for decoding a digital video stream in a digital video system using dummy header insertion
JP2001204032A (ja) 2000-01-20 2001-07-27 Nec Corp Mpeg復号装置
US6704794B1 (en) * 2000-03-03 2004-03-09 Nokia Intelligent Edge Routers Inc. Cell reassembly for packet based networks
EP1148729B1 (en) * 2000-04-05 2014-03-05 THOMSON multimedia Method and device for decoding a digital video stream in a digital video system using dummy header insertion
JP4489308B2 (ja) 2001-01-05 2010-06-23 富士通株式会社 パケットスイッチ
JP4341195B2 (ja) 2001-04-06 2009-10-07 株式会社日立製作所 ディジタル信号生成方法、及びそれを記録した情報記録媒体、再生方法
WO2002097580A2 (en) * 2001-05-31 2002-12-05 Espeed, Inc. Securities trading system with multiple levels-of-interest
JP2003032679A (ja) 2001-07-11 2003-01-31 Lsi Systems:Kk 復号装置、復号方法およびその方法をコンピュータに実行させるプログラム
US20030037154A1 (en) * 2001-08-16 2003-02-20 Poggio Andrew A. Protocol processor
US20030126188A1 (en) * 2001-12-27 2003-07-03 Zarlink Semiconductor V.N. Inc. Generic header parser providing support for data transport protocol independent packet voice solutions
EP1641127A4 (en) * 2003-06-16 2011-10-19 Panasonic Corp PACKET PROCESSING DEVICE AND METHOD
US7930184B2 (en) * 2004-08-04 2011-04-19 Dts, Inc. Multi-channel audio coding/decoding of random access points and transients

Also Published As

Publication number Publication date
EP1641127A4 (en) 2011-10-19
US20060067345A1 (en) 2006-03-30
JP4431537B2 (ja) 2010-03-17
WO2004112255A1 (ja) 2004-12-23
CN100463369C (zh) 2009-02-18
US7602801B2 (en) 2009-10-13
JPWO2004112255A1 (ja) 2006-07-20
EP1641127A1 (en) 2006-03-29

Similar Documents

Publication Publication Date Title
CN1701514A (zh) 分组处理设备与方法
US6941412B2 (en) Symbol frequency leveling in a storage system
CN1078798C (zh) Mpeg2传送译码器
EP2535871A3 (en) Video-information decoding apparatus and method
CN109729350A (zh) 解码器、传送解多工器和编码器
CN1806447A (zh) 图像编码装置、图像解码装置、图像编码方法、图像解码方法、图像编码程序、图像解码程序、记录图像编码程序的记录媒体、记录图像解码程序的记录媒体
WO2008072452A1 (ja) 動画像復号化装置、半導体装置、映像機器および動画像復号化方法
CN1787641A (zh) 图像信息解码方法和图像信息编码方法
CN101077008A (zh) 扩展多媒体文件结构以及多媒体文件生成方法和多媒体文件执行方法
CN1758722A (zh) 一种切换频道的方法及用于显示图像的解码系统
CN106911939A (zh) 一种视频转码方法、装置及系统
CN1617160A (zh) 用于识别标准卡以及非标准卡的卡识别系统
CN101841707B (zh) 基于jpeg2000标准的高速实时处理算术熵编码方法
CN101075237A (zh) 一种数据存储方法、数据读取方法以及数据检索方法
CN1201938A (zh) 缓冲器控制方法及进行缓冲器控制的译码装置
CN1862972A (zh) Turbo编码方法及编码装置
CN1174555C (zh) 可变长编码方法和装置
CN1265342C (zh) 数字图像输出装置
CN104038765A (zh) 面向硬件实现的快速高效无损图像压缩方法
CN1147051C (zh) 防错方法和防错装置
CN1957533A (zh) 维特比译码装置以及维特比译码方法
CN1189863C (zh) 数字传送设备及方法
CN101090501B (zh) 模型搜寻式的可变长度编解码方法与装置
CN1220392C (zh) 进行跳帧处理的图像压缩设备和方法
CN1684512A (zh) 基于机顶盒的录制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090218

Termination date: 20190607

CF01 Termination of patent right due to non-payment of annual fee