CN1700471A - 具有多版本电路选择的集成电路结构 - Google Patents
具有多版本电路选择的集成电路结构 Download PDFInfo
- Publication number
- CN1700471A CN1700471A CN 200510069026 CN200510069026A CN1700471A CN 1700471 A CN1700471 A CN 1700471A CN 200510069026 CN200510069026 CN 200510069026 CN 200510069026 A CN200510069026 A CN 200510069026A CN 1700471 A CN1700471 A CN 1700471A
- Authority
- CN
- China
- Prior art keywords
- pad
- integrated circuit
- power
- version
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 claims abstract description 20
- 238000003466 welding Methods 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract 3
- 101000590281 Homo sapiens 26S proteasome non-ATPase regulatory subunit 14 Proteins 0.000 description 6
- 101001114059 Homo sapiens Protein-arginine deiminase type-1 Proteins 0.000 description 6
- 102100023222 Protein-arginine deiminase type-1 Human genes 0.000 description 6
- 101100123053 Arabidopsis thaliana GSH1 gene Proteins 0.000 description 5
- 101100298888 Arabidopsis thaliana PAD2 gene Proteins 0.000 description 5
- 101150092599 Padi2 gene Proteins 0.000 description 5
- 102100035735 Protein-arginine deiminase type-2 Human genes 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 101100272964 Arabidopsis thaliana CYP71B15 gene Proteins 0.000 description 1
- 101150030164 PADI3 gene Proteins 0.000 description 1
- 102100035734 Protein-arginine deiminase type-3 Human genes 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种具有多版本电路选择的集成电路结构，包括各个版本的集成电路模块，且每个版本的集成电路模块均具有其输入缓冲器，在集成电路的电源总线旁设置有多个选择焊盘以及用于与选择焊盘连接的电源焊盘，其中电源焊盘与电源总线导通连接，所述选择焊盘与所述输入缓冲器一一对应，且选择焊盘与输入缓冲器的输入端导通连接。相对现有技术，本发明具有结构合理、简单、可有效降低电路设计难度、节省成本、省电节能等特点。
Description
技术领域
本发明涉及一种集成电路设计的结构，特别是一种具有多版本电路选择的集成电路结构。
技术背景
目前，在设计集成电路时，人们常常将几个版本的近似的电路设计集成到一个电路模板或芯片中。在传统技术方案中，集成电路封装后如果要引入电源，则在集成电路的边缘处设置供电源输入的电源焊盘(PAD)，而在其封装上对应的设置供外接电源的电源引针(PIN)，并且电源引针与电源输入焊盘之间导通连接。而对于每个版本的电路模块均采用输入缓冲器(Input Buffer)来输入其进入工作状态的控制信号。这里，各个版本的电路模块在空闲状态(normal state)时，必须在其对应的输入缓冲器的输入端连接上拉电阻或下拉电阻。所述的上拉电阻是其一端连接正电源VDD，其另一端连接输入缓冲器。下拉电阻是其一段连接负电源VSS，其另一端连接输入缓冲器。而各个版本的电路模块的工作状态则是通过在集成电路上设置选择焊盘(Option PAD)，用于连接输入缓冲器的输入端，以及正电源VDD或负电源VSS，从而引入高/低电平的选择信号启动电路模块工作。在将该电路模板或芯片的成品提供给使用者之前，将利用焊线(bonding wire)bonding(焊接)选择焊盘和电源引针的方式进行弹性变换(bonding option)，以选择不同的版本的电路模块。
附图1即给出一种典型的现有集成电路设计方案。如图所示，其中，A所示方形区域为芯片外封装，B所示方形区域为芯片，VSS PIN为设置在芯片外封装上的负电源VSS的输入引针，VSS PAD为负电源VSS的焊盘，VSS PAD与VSS PIN之间通过两条bonding wire连接。Option PAD1和Option PAD2分别表示两个选择焊盘，VSS Bus和VDD Bus分别为芯片B内负电源VSS和正电源VDD的总线，In1和In2分别为两个输入缓冲器，IC1和IC2分别为两个版本的电路模块。并且输入缓冲器In1和In2还需要分别通过连接VDD Bus的上拉电阻R1、R2来定义其空闲时的状态。
投入使用前，需根据使用者的需求，选择该芯片内IC1、IC2之间的一个版本的模块工作，如选IC1时，在VSS PIN和Option PAD1之间连接一根bondingwire(如图中虚线所示)，使In1的输入端接地，从而选择了IC1处于工作状态。
这种做法可以获得节省制版成本、使用灵活等特点。
但是，这种结构同时存在如下不可避免的缺陷：
1、由于必须使用上拉电阻或下拉电阻，因此当将选择焊盘与负电源VSS引针或正电源VDD引针焊接时，上拉电阻或下拉电阻上将存在漏电流。
2、由于现有技术的制作集成电路的物理条件的限制，对于每个封装引针(Package Pin)，它所能放置的bonding wire的数量是很有限的，一般不超过两根。而一般在电源PIN和电源PAD之间必须采用至少一根bonding wire连接，通常情况下为了电源连接更好，而采用两根bonding wire。这样就使电源PIN和选择焊盘之间可以设置的bonding wire很少。因此，当选择焊盘设置越多，人们就不得不设置更多的专门用于与选择焊盘bonding的电源PIN，这样就给集成电路的封装造成了物理上的浪费和成本的增加。
3、现有技术中，为了bonding到电源PIN上，选择焊盘必须紧邻于VDDPAD或VSS PAD放置，而具体实施时，往往在VDD PAD或VSSPAD邻近处难以找到合适的放置选择焊盘的位置，因此设计上存在较大的麻烦。
发明内容
本发明的目的是：针对现有技术的不足，提供一种结构合理，并可简化电路设计的具有多版本电路选择的集成电路结构。
为了解决上述技术问题，本发明所采取的技术方案是：一种具有多版本电路选择的集成电路结构，包括各个版本的集成电路模块，且每个版本的集成电路模块均具有其输入缓冲器，在集成电路的电源总线旁设置有多个选择焊盘以及用于与选择焊盘连接的电源焊盘，其中电源焊盘与电源总线导通连接，所述选择焊盘与所述输入缓冲器一一对应，且选择焊盘与输入缓冲器的输入端导通连接。
所述电源焊盘至少可以包括一对正电源焊盘和负电源焊盘，它们分别设置于每个选择焊盘两侧。
多个选择焊盘可以共用一个电源焊盘。
相邻的两个选择焊盘可以共用一个处于它们之间的电源焊盘。
不相邻的多个选择焊盘可以共用一个电源焊盘。
在上述技术方案中，本发明由于在电源总线附近增设专门用于与选择焊盘bonding的电源焊盘，从而使在进行集成电路的版本选择的时候，直接将被选中工作的电路模块的选择焊盘与电源焊盘焊接，即可获得选择信号。因此选择焊盘和电源焊盘的放置位置不受电源引针位置以及与电源引针对应的电源焊盘位置的限制，可以在集成电路内部靠近电源总线的位置任意设置。并且由于焊盘所能同时焊接的bonding wire的数量大大多于封装引针Package Pin所能同时焊接的bonding wire的数量，因此，不会造成物理上的浪费。
进一步的，本发明的电源焊盘至少包括一对正电源焊盘和负电源焊盘，从而可以实现使被选中工作的电路模块的选择焊盘与正/负电源焊盘bonding，使被闲置的电路模块的选择焊盘与负/正电源焊盘bonding。这样就省去了连接上拉/下拉电阻的必要，也就省去了上拉/下拉电阻造成了漏电流的麻烦。
因此，相对现有技术，本发明具有结构合理、简单、可有效降低电路设计难度、节省成本、省电节能等特点。
附图说明
附图1为现有技术中的一种集成电路的结构原理图；
附图2为本发明的一种较佳实施例的集成电路的结构原理图；
附图3为本发明的另一种实施例的集成电路的结构原理图。
具体实施方式
下面将结合说明书附图及具体实施例对本发明作进一步详细说明。
实施例1：
本实施例提供的是一种具有两种版本选择的集成电路结构。
参考附图2，A为集成电路外封装，B为集成电路。VDD PIN和VSS PIN分别为正电源引针和负电源引针，用于该集成电路B外接电源。VDD PAD和VSS PAD分别为设置于B的边缘上的正电源焊盘和负电源焊盘，它们分别与VDD PIN和VSS PIN对应导通连接，从而引入电源至集成电路B。VDDBus和VSS Bus分别为设置于集成电路B内部某处(可以是集成电路B的内部的任意合理位置)的正电源总线和负电源总线。IC1和IC2分别为两个不同版本的集成电路模块，IN1和IN2分别为IC1和IC2的输入缓冲器InputBuffer。Option PAD1和Option PAD2分别为IC1和IC2的选择焊盘。两个选择焊盘邻近设置的一个VSS PAD和两个VDD PAD为用于与选择焊盘bonding的电源焊盘，它们分别与集成电路模块内的对应的电源总线导通连接。三个电源焊盘与两个选择焊盘两两间隔设置，从而使正电源焊盘和负电源焊盘分列于每个选择焊盘的左右两侧。虚线a、b、c、d分别为进行bondingoption时的焊线bonding wires。
采用这种结构的集成电路，当进行bonding Option时，如选择其中一个版本的集成电路模块(如IC1)工作时，则在Option PAD1和其左侧相邻的VDD PAD之间使用bonding wire a焊接，而在Option PAD2和其左侧相邻的VSS PAD之间使用bonding wire c焊接。反之，则使用b和d。如此，则使IN1的输入端接入高电平，启动IC1进入工作状态。同时使IN2的输入端接地，防止IN2的输入端悬空，而造成必须设置下拉电阻，存在漏电流的缺陷。并且，由于选择焊盘和电源焊盘间隔相邻排布，一方面便于在实际加工过程中，在选择焊盘和电源焊盘之间点上一焊珠，即可实现采用焊线的导通连接，而使其工艺过程相对简单；另一方面也使相邻两个选择焊盘可以共用它们之间的那个电源焊盘，如Option PAD1和Option PAD2就可以共用它们之间的VSS PAD，使当存在超过两个版本的电路模块时，如果IC1和IC2均为空闲状态，则Option PAD1和Option PAD2可以同时与它们之间的VSS PADbonding。
由上述分析可以看出，这种结构的集成电路，其选择焊盘和用于与选择焊盘bonding的电源焊盘均可以放置在集成电路上与电源总线邻近的任意合理位置，因此其物理位置的局限性很小。并且选择焊盘无需与电源引针bonding，从而大大简化了外部封装结构的设计和排布。另外，输入缓冲器的输入端在任何状态下都不会悬空，因此无需多余设置上拉/下拉电阻，也就免去了漏电流的损耗。
实施例2：
本实施例提供一种具有3种版本选择的集成电路结构。
参考附图3，由于各个部件的名称均与实施例1的附图2中相同，为简明起见，这里仅描述不同之处的结构。
与实施例1的第一种不同之处在于：增加了一组电路模块IC3，从而对应增加其Input Buffer IN3和选择焊盘Option PAD3，以及用于进行bondingoption的焊线bonding wires 5、6。
与实施例1的第二种不同之处在于：选择焊盘和电源焊盘的排布不同。从图3中可以看出，本实施例虽然有三个选择焊盘，但只采用了一个正电源焊盘VDD PAD和一个负电源焊盘VSS PAD。即不相邻的多个选择焊盘也可以共用电源焊盘。
本实施例相对实施例1需要设置的电源焊盘少，可以简化物理结构，但是由于不相邻的多个选择焊盘共用一个电源焊盘，造成bonding wires的放置难度增加，因此相对实施例1，其加工工艺较为复杂。
尽管本发明以上述实施例已经对本发明具有多版本电路选择的集成电路结构进行详细地说明，但是由于其结构可以根据本发明的设计思路作出多种变换，如改变两个实施例中电源焊盘的排布顺序、改变两个实施例中启动工作状态时选择焊盘与正电源焊盘的bonding关系、增加或减少两个实施例中所采用的电源焊盘或者选择焊盘的数量等等，而本发明的说明书难以穷尽这些变换，因此本发明并不仅限于以上的实施例，并且可以延伸到本领域的普通技术人员通过阅读以上的实施例而想到的显而易知的实施例。
因此，本领域的普通技术人员对本发明的具有多版本电路选择的集成电路结构所作出的任何变更或者修饰，理应落在本发明所要求保护的权利要求范围之内。
Claims (5)
1、一种具有多版本电路选择的集成电路结构，包括各个版本的集成电路模块，且每个版本的集成电路模块均具有其输入缓冲器，其特征在于：在集成电路的电源总线旁设置有多个选择焊盘以及用于与选择焊盘连接的电源焊盘，其中电源焊盘与电源总线导通连接，所述选择焊盘与所述输入缓冲器一一对应，且选择焊盘与输入缓冲器的输入端导通连接。
2、如权利要求1所述具有多版本电路选择的集成电路结构，其特征在于：所述电源焊盘至少包括一对正电源焊盘和负电源焊盘，它们分别设置于每个选择焊盘两侧。
3、如权利要求2所述具有多版本电路选择的集成电路结构，其特征在于：多个选择焊盘共用一个电源焊盘。
4、如权利要求3所述具有多版本电路选择的集成电路结构，其特征在于：相邻的两个选择焊盘共用一个处于它们之间的电源焊盘。
5、如权利要求3所述具有多版本电路选择的集成电路结构，其特征在于：不相邻的多个选择焊盘共用一个电源焊盘。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100690262A CN100397646C (zh) | 2005-05-10 | 2005-05-10 | 具有多版本电路选择的集成电路结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100690262A CN100397646C (zh) | 2005-05-10 | 2005-05-10 | 具有多版本电路选择的集成电路结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1700471A true CN1700471A (zh) | 2005-11-23 |
| CN100397646C CN100397646C (zh) | 2008-06-25 |
Family
ID=35476409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100690262A Expired - Fee Related CN100397646C (zh) | 2005-05-10 | 2005-05-10 | 具有多版本电路选择的集成电路结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100397646C (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105430902A (zh) * | 2015-11-23 | 2016-03-23 | 广东欧珀移动通信有限公司 | 移动终端及用于移动终端的pcb板 |
| WO2022041972A1 (zh) * | 2020-08-31 | 2022-03-03 | 长鑫存储技术有限公司 | 一种芯片的设计方法、设计装置、计算机设备及存储介质 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6496033B2 (en) * | 1998-06-08 | 2002-12-17 | Cypress Semiconductor Corp. | Universal logic chip |
| US6355980B1 (en) * | 1999-07-15 | 2002-03-12 | Nanoamp Solutions Inc. | Dual die memory |
| KR100426989B1 (ko) * | 2001-06-13 | 2004-04-13 | 삼성전자주식회사 | 패키지 전원핀을 이용한 제어신호 인가방법 및 그에 따른집적회로 패키지 구조 |
| US7249294B2 (en) * | 2002-06-24 | 2007-07-24 | Hynix Semiconductor Inc. | Semiconductor memory device with reduced package test time |
-
2005
- 2005-05-10 CN CNB2005100690262A patent/CN100397646C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105430902A (zh) * | 2015-11-23 | 2016-03-23 | 广东欧珀移动通信有限公司 | 移动终端及用于移动终端的pcb板 |
| WO2022041972A1 (zh) * | 2020-08-31 | 2022-03-03 | 长鑫存储技术有限公司 | 一种芯片的设计方法、设计装置、计算机设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100397646C (zh) | 2008-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100337282C (zh) | 用于缓冲芯片集和存储器模块之间的接口的方法和系统 | |
| CN106790811A (zh) | 显示屏驱动系统及移动终端 | |
| CN105319787A (zh) | 液晶显示模组 | |
| CN101582422A (zh) | 显示装置 | |
| CN1700471A (zh) | 具有多版本电路选择的集成电路结构 | |
| CN1530953A (zh) | 一种视频播放器 | |
| CN1411059A (zh) | 避免存储器芯片周围阻抗不匹配的方法、存储系统及模板 | |
| CN104661431A (zh) | 一种电子设备 | |
| JP2000046645A5 (zh) | ||
| CN1664743A (zh) | 多层系统和时钟控制方法 | |
| CN1525561A (zh) | 具有输入输出端子可配置功能的芯片及其方法 | |
| CN1499638A (zh) | 存储器宏及半导体集成电路 | |
| CN2611960Y (zh) | 转接卡及其与计算机主机的组合 | |
| CN2273432Y (zh) | 可集成延伸的连接器 | |
| CN1942051A (zh) | 印刷电路板的焊盘 | |
| CN1655352A (zh) | 储存及设定微电子电路电路状态的方法及装置 | |
| CN201504364U (zh) | 兼容多种功放芯片的电路排版结构 | |
| CN101149907A (zh) | 具源极驱动器的液晶显示器及数据传输方法 | |
| CN215007528U (zh) | 一种左右分位内存模组 | |
| CN210551346U (zh) | 一种总线式驱动器转接的线路布置结构 | |
| CN213126646U (zh) | 一种稳定性高的工业显示器驱动板 | |
| CN220325909U (zh) | 多层板互连的pcb板及电子白板 | |
| CN218676007U (zh) | 驱动pcb板布局结构及触摸屏 | |
| CN215935168U (zh) | 一种印刷电路板、背光模组和显示装置 | |
| CN2914231Y (zh) | 椭圆型多功能led数码屏 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080625 Termination date: 20120510 |