CN101149907A - 具源极驱动器的液晶显示器及数据传输方法 - Google Patents

Abstract

一种数据传输方法，用以将数据信号输入电子装置。数据信号包括第一组数据信号及第二组数据信号，而电子装置包括第一接收单元、第二接收单元、第三接收单元及第四接收单元及对应的第一寄存器、第二寄存器、第三寄存器及第四寄存器。此传输方法包括下列步骤。首先，非致能第一及第二接收单元。然后，于时序信号的第一时序周期中，将第一组数据信号经由第三及第四接收单元输入电子装置，输入第三寄存器及第四寄存器。之后，于时序信号的第二时序周期中，将第二组数据信号经由第三及该第四接收单元输入电子装置，输入第三寄存器及第四寄存器，并同时将第三寄存器及第四寄存器的第一组数据信号输入第一寄存器及第二寄存器。

Description

具源极驱动器的液晶显示器及数据传输方法

技术领域

本发明是有关于一种液晶显示器的数据传输方法，且特别是有关于一种减少源极驱动器与时序控制器间总线(Bus)数目的一种液晶显示器的数据传输方法。

背景技术

请参照图1A及图1B，其绘示传统的液晶显示器的部分电路图，及其部分信号的时序图。液晶显示器100包括时序控制器(Timing Controller)102、总线1051～1058、源极驱动器(Source Driver)104及像素矩阵(未绘示)。源极驱动器104包括接收器104a及线性缓冲器104b。像素矩阵的各像素均包括红色、绿色及蓝色子像素，而各颜色的子像素的子像素数据分别包括8个位数据，例如红色子像素的子像素数据包括红色位数据Bit0～Bit7。而于图1A及1B中，是以进行红色位数据Bit0～Bit7的传输的相关电路为例作说明。总线1051～1058是两两一组，用以分别将位数据Bit0～Bit7输入接收器104a的接收单元106～112。线性缓冲器104b的寄存器114～120用以分别经由接收单元106～112接收位数据Bit0～Bit7，并于时序信号CLK的下一个时序周期分别输出输出信号S01～S04。输出信号S01～S04分别包括位数据Bit0与Bit1、Bit2与Bit3、Bit4与Bit5及Bit6与Bit7。

然而当各子像素的子像素数据均包括8个位数据时，传统源极驱动器104与时序控制器102间是需24条总线(Bus)来分别进行源极驱动器104与时序控制器102间的数据传输。此些为数众多的总线将于印刷电路板(PrintedCircuit Board，PCB)上占用较大的布局面积，使得液晶显示器的成本较高。同时，此些为数众多的总线更将使时序控制器具有较高的负载。

发明内容

有鉴于此，本发明的目的就是在提供一种液晶显示器及数据传输方法。本发明的液晶显示器及数据传输方法是利用较少的总线数目，来进行数据传输，同时经由特殊的数据映射方法，使得本发明的源极驱动器可应用于传统的液晶显示器架构。因此本发明的具源极驱动器的液晶显示器及数据传输方法具有成本较低及时序控制器的输出负载较低的优点，而本发明的源极驱动器还具有可应用于传统的液晶显示器架构的优点。

根据本发明的目的，提出一种源极驱动器。此液晶显示器包括像素矩阵，其中的各像素均至少包括一个子像素。此子像素的子像素数据包括第一及第二位数据。源极驱动器包括接收器、线性缓冲器及第一传输路径。接收器包括第一及第二接收单元，其分别用以接收第一及第二位数据，并输出此第一及第二位数据。线性缓冲器包括第一及第二寄存器，其分别接收自接收器输出的第一及第二位数据。第一传输路径是电性连接第一寄存器的输出端及第二寄存器的输入端。其中，源极驱动器包括第一映射操作模式。当源极驱动器操作于第一映射操作模式时，第二接收单元为非致能，而第一接收单元为致能，以接收第一位数据及第二位数据。而第一传输路径为致能，以将由第一接收单元所接收的第二位数据输入第二寄存器。

根据本发明的另一目的，提出一种液晶显示器，包括：像素矩阵，其中该像素矩阵的各像素均至少包括一子像素；时序控制器，用以输出该子像素的子像素数据，该子像素数据包括第一位数据及第二位数据；以及多个源极驱动器，包括：接收器，包括第一接收单元及第二接收单元，用以接收该第一位数据及该第二位数据，并输出该第一位数据及该第二位数据；线性缓冲器，包括第一寄存器及第二寄存器，分别和该第一接收单元及该第二接收单元对应，以分别接收自该接收器输出的该第一位数据及该第二位数据；以及第一传输路径，用以选择性地电性连接该第一寄存器的输出端及该第二寄存器的输入端。

根据本发明的再一目的，提出一种数据传输方法，此数据传输方法是应用于数据传输接口，以将数据信号输入电子装置。数据信号包括第一组数据信号及第二组数据信号，而电子装置包括第一接收单元、第二接收单元、第三接收单元及第四接收单元及对应的第一寄存器、第二寄存器、第三寄存器及第四寄存器。此传输方法包括下列步骤。首先，非致能第一及第二接收单元。然后，于时序信号的第一时序周期中，将第一组数据信号经由第三及第四接收单元输入电子装置，输入第三寄存器及第四寄存器。之后，于时序信号的第二时序周期中，将第二组数据信号经由第三及该第四接收单元输入电子装置，输入第三寄存器及第四寄存器、并同时将第三寄存器及第四寄存器的第一组数据信号输入第一寄存器及第二寄存器。

为让本发明的上述目的、特征、和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1A绘示传统的液晶显示器的部分电路图。

图1B绘示乃图1A的液晶显示器100的部分信号的时序图。

图2绘示本发明的液晶显示器的部分电路图。

图3A绘示乃当源极驱动器204操作于第一映射操作模式时，时序控制器202及源极驱动器204的电路连接图。

图3B绘示乃当源极驱动器204操作于第一映射操作模式时，总线2051～2054上的位数据时序图。

图4A绘示图2的液晶显示器的部分电路布局示意图。

图4B绘示图4A的红色第一、第二、第三及第四模块402、404、406及408的详细电路布局示意图。

图5绘示乃本实施例的液晶显示器200的数据传输方法的流程图。

图6A绘示当源极驱动器204操作于第二映射操作模式时，时序控制器202及源极驱动器204的电路连接图。

图6B绘示当源极驱动器204操作于第二映射操作模式时，总线2055～2058上的位数据时序图。

[主要元件标号说明]

100、200：液晶显示器

102、202：时序控制器

104、204：源极驱动器

104a、204a：接收器

104b、204b：线性缓冲器

1051～1058、2051～2058：总线

106～112、206～212：接收单元

114～120、214～220：寄存器

CLK：时序信号

S01～S04、S01’～S04’：输出信号

Bit0～Bit7：位数据

204b1～204b4：传输路径

402～408：红色第一～红色第四模块

C1、C2、C3：电容

502～506：操作步骤

具体实施方式

本发明的液晶显示器的数据传输方法是非致能源极驱动器的接收器中半数的接收单元，使得源极驱动器经由数目减半的总线及接收单元接收时序控制器所输出的子像素数据，达到减少时序控制器及源极驱动器间的总线数量的目的。而本发明的液晶显示器的数据传输方法更经由特别的位数据对应方法，使得本发明的源极驱动器可应用于传统的液晶显示器架构中。

请参照图2，其绘示本发明的液晶显示器的部分电路图。液晶显示器200包括像素矩阵(未绘示)、时序控制器(Timing Controller)202、总线(Bus)2051～2058及源极驱动器(Source Driver)204。时序控制器202及源极驱动器204均受到时序信号CLK的控制(未绘示)，来进行像素矩阵中子像素数据的传输。

源极驱动器204包括接收器204a、线性缓冲器204b及传输路径204b1～204b4。接收器204a包括接收单元206、208、210及212，线性缓冲器204b包括寄存器214、216、218及220。像素矩阵的各像素均包括至少一子像素，而在接下来的实施例中，是以像素矩阵的各个像素均包括红色子像素为例作说明。

时序控制器202是经由总线2051与2052、2053与2054、2055与2056及2057与2058分别耦接至接收单元206、208、210及212，以将红色子像素数据输入源极驱动器204。红色子像素数据例如包括位数据Bit0～Bit7。接收单元206～212是分别与寄存器214～220对应，并与寄存器214～220的输入端耦接。传输路径204b1、204b2、204b3及204b4是分别耦接于寄存器214、216、218及220的输出端及寄存器218、220、214及216的输入端之间。

本发明的源极驱动器204具有第一映射操作模式及第二映射操作模式，接下来，是列举实施例来分别对第一及第二映射操作模式作说明。

第一实施例

请参照图3A，其绘示乃当源极驱动器204操作于第一映射操作模式时，时序控制器202及源极驱动器204的电路连接图。当源极驱动器204操作于第一映射模式时，接收单元210、212及传输路径204b3、204b4为非致能(此时非致能的接收单元210、212及传输路径204b3、204b4是以虚线表示)，而传输路径204b1与204b2为致能。如此，时序控制器202仅能经由总线2051～2054来将红色子像素数据输出至接收单元206及208，而寄存器214及216是分别与寄存器218及220串联耦接。

请参照图3B，其绘示乃当源极驱动器204操作于第一映射操作模式时，总线2051～2054上的位数据时序图。

在时序信号CLK的第一时序周期的上升缘(Rising Edge)，时序控制器202分别经由总线2051、2052及总线2053、2054，将位数据Bit4及Bit6分别差动输入至接收单元206及208。而接收单元206及208分别将数据信号Bit4及Bit6储存于寄存器214及216。在时序信号CLK的第一时序周期的下降缘(Falling Edge)，时序控制器202分别经由总线2051、2052及总线2053、2054，将位数据Bit5及Bit7分别差动输入至接收单元206及208。而接收单元206及208亦分别将数据信号Bit5及Bit7储存于寄存器214及216。如此，在时序信号CLK第一时序周期过后，寄存器214及216分别储存位数据Bit4与Bit5及Bit6与Bit7。

而在时序信号CLK的第二时序周期的上升缘，寄存器214及216分别经由传输路径204b1及204b2，将位数据Bit4及Bit6分别输出至寄存器218及220。于此同时，时序控制器202分别经由总线2051、2052及总线2053及2054，将位数据Bit0及Bit2分别差动输入至接收单元206及208。而接收单元206及208分别将数据信号Bit0及Bit2储存于寄存器214及216中。

在时序信号CLK的第二时序周期的下降缘，寄存器214及216分别经由传输路径204b1及204b2，将位数据Bit5及Bit7分别输出至寄存器218及220。于此同时，时序控制器202分别经由总线2051、2052及2053及2054，将位数据Bit1及Bit3分别差动输入至接收单元206及208。而接收单元206及208分别将数据信号Bit1及Bit3储存于寄存器214及216。如此，在时序信号CLK的第二时序周期之后，寄存器214、216、218及220分别储存位数据Bit0与Bit1、Bit2与Bit3、Bit4与Bit5及Bit6与Bit7。

接着于时序信号CLK的下一个第一时序周期时，寄存器214～220分别输出输出信号S01’～S04’。其中输出信号S01’～S04’于时序信号CLK的下一个第一时序周期的上升缘分别包括位数据Bit0、Bit2、Bit4及Bit6，于时序信号CLK的下一个第一时序周期的下降缘分别包括Bit1、Bit3、bit5及Bit7。如此，上述的第一映射操作模式有效地以数目减半的总线2051～2054，来达到时序控制器202与源极驱动器204间的数据传输。

请参照图4A，其绘示图2的液晶显示器的电路布局(Layout)示意图。在图4A中，是绘示红色第一模块402、红色第二模块404、红色第三模块406、红色第四模块408的电路布局结构。红色第一模块402对应于接收单元206及寄存器214、红色第二模块404对应于接收单元208及寄存器216、红色第三模块406对应于接收单元210及寄存器218、红色第四模块408对应于接收单元212及寄存器220。红色第一、第二、第三及第四模块402～408的排列顺序依序为红色第一、红色第三、红色第二及红色第四模块402、406、404及408，且任二排列顺序相邻的红色模块间具有电容。

请参照图4B，其绘示图4A的红色第一、第二、第三及第四模块402、404、406及408的详细电路布局示意图。其中红色第一、第二、第三及第四模块402～408分别包括接收单元206、208、210及212，而红色第一、第二、第三集第四模块402～408还分别包括寄存器214～220。其中各红色模块中的寄存器的电路布局位置是分别和与其对应传输路径的寄存器相邻。

红色第一模块402中的寄存器214与红色第三模块406中的寄存器218是相邻，其间具有电容C1。红色第二模块404中的寄存器216与红色第四模块408中的寄存器220是相邻，其间具有电容C3。而红色第三模块406中的接收单元210与红色第二模块404中的接收单元208是相邻，其间具有电容C2。如此，当源极驱动器204操作于第一映射操作模式时，寄存器214与218，及寄存器216与220间的数据传输的关键路径(Critical Path)仅分别有电容C1及C2。这样一来，可缩短传统的源极驱动器布局方法中，寄存器214与218，及寄存器216与220间的数据传输的关键路径长度。

请参照图5，其绘示乃本实施例的液晶显示器200的数据传输方法的流程图。本实施例的液晶显示器200的数据传输方法包括下列的步骤：

首先，如步骤502所示，非致能接收单元210及212。

接着，如步骤504所示，于时序信号CLK的第一时序周期中，将位数据Bit4与Bit5经由总线2051、2052及接收单元206，输入寄存器214，并将位数据Bit6与Bit7经由总线2053、2054及接收单元208，输入寄存器216。

之后，如步骤506所示，于时序信号CLK的第二时序周期中，将位数据Bit0与Bit1经由总线2051、2052及接收单元206，输入寄存器214，并将位数据Bit2与Bit3经由总线2053、2054及接收单元208，输入寄存器216。于时序信号CLK的第二时序周期同时，将位数据Bit4与Bit5经由传输路径204b1，输入寄存器218，并将位数据Bit6与Bit7经由传输路径204b2，输入寄存器220。

在本实施例中，虽以包括8个位数据Bit0～Bit7的红色子像素数据为例作说明，然，本实施例中的红色子像素数据亦可包括其它不同的位数据数目，例如，红色子像素数据包括6个位数据。而当红色子像素数据仅包括6个位数据时，举例来说，时序控制器202于时序信号CLK的第二时序周期中，不输出位数据Bit0及Bit1，以进行当红色子像素数据仅包括6个位数据时的数据传输。

在本实施例中，虽以像素矩阵的各像素均包括红色子像素的例子作说明，然，本实施例的像素矩阵的各像素还可包括多个子像素，例如像素矩阵的各像素均包括红色、绿色及蓝色子像素。而各种颜色的子像素的操作方式是可根据红色子像素的相关操作方式依此类推。而在本实施例中，虽仅以传输红色子像素数据的相关电路，例如接收单元206～212及寄存器214～220的电路布局配置为例作说明，然，传输其它颜色的子像素数据的相关电路的电路布局配置，亦可根据此红色子像素数据的相关电路的电路布局配置依此类推。

本实施例所揭露的接收单元206～212例如为双缘取值(Double EdgeSampling)的接收单元，以于时序信号CLK的上升缘及下降缘，均对总线2051～2058上的位数据进行取值。本实施例所揭露的总线2051～2058例如为低摆幅差动信号(RSDS)总线，其是以两两一组的方式形成差动信道，来进行信号的差动传输。

本实施所揭露的源极驱动器204和传统的源极驱动器不同之处在于本实施例所揭露的源极驱动器204需两个时序信号CLK的时序周期，才能接收一个子像素数据的8个位数据。因此，为使本实施例所揭露的具源极驱动器的液晶显示器与传统的液晶显示器具有相近的显示效果，本实施例中的时序信号CLK的频率例如为传统液晶显示器的时序信号的两倍，例如当液晶显示器200的图框频率为60赫兹(Hz)时，时序信号CLK的频为90MHz。

由上述实施例可知，本实施例所揭露的源极驱动器204可经由数目减半的总线来进行时序控制器202与源极驱动器204间的数据传输。同时，因使用的总线数目减半，使得本实施例所揭露的源极驱动器204需以两个时序信号CLK的时序周期，来完成8个位数据的接收。

第二实施例

请参照图6A，其绘示当源极驱动器204操作于第二映射操作模式时，时序控制器202及源极驱动器204的电路连接图。其中，操作于第二映射操作模式的源极驱动器204，与操作于第一映射操作模式的源极驱动器204不同之处在于非致能的接收单元及数据传输路径为不同，同时，亦经由不同的总线，来接收时序控制器202所输出的位数据Bit0～Bit7。当源极驱动器204操作于第二映射操作模式时，接收单元206与208、传输路径204b1与204b2为非致能(此时非致能的接收单元206、208及传输路径204b3、204b4是以虚线表示)。而传输路径204b3与204b4为致能。

请参照图6B，其绘示当源极驱动器204操作于第二映射操作模式时，总线2055～2058上的位数据时序图。其中，操作于第一映射操作模式的源极驱动器204，与操作于第二映射模式的源极驱动器不同之处在于接收的红色子像素数据时，各个位数据的接收顺序。总线2055、2056及总线2057、2058分别于时序信号CLK的第一时序周期中，将位数据Bit0、Bit1及位数据Bit2、Bit3分别输入接收单元210及212；而总线2055、2056及总线2057、2058分别于时序信号CLK的第二时序周期中，将位数据Bit4、Bit5及位数据Bit6、Bit7分别输入接收单元210及212。

此时，于图6A中的液晶显示器200，其数据传输方法与第一实施例的传输方法不同之处在于：

首先于图5的步骤502中，其中是非致能接收单元206及208。

接着于图5的步骤504中，其中于时序信号CLK的第一时序周期中，将位数据Bit0与Bit1经由总线2055、2056及接收单元210，输入寄存器218；将位数据Bit2与Bit3经由总线2057、2058及接收单元212，输入寄存器220。

之后于图5的步骤506中，其中于时序信号CLK的第二时序周期中，将位数据Bit4与Bit5经由总线2055、2056及接收单元210，输入寄存器217；将位数据Bit6与Bit7经由总线2057、2058及接收单元212，输入寄存器220。于时序信号CLK的第二时序周期同时，将位数据Bit0与Bit1经由传输路径204b3，输入寄存器214；将位数据Bit2与Bit3经由传输路径204b4，输入寄存器216。

上述实施例所揭露的源极驱动器204还包括传统映射操作模式。当源极驱动器204操作于传统映射操作模式时，传输路径204b1～204b4为非致能，接收单元206～212为致能。此时，源极驱动器204经由接收单元206～212及总线2051～2058进行时序控制器202与源极驱动器204间的数据传输。而上述实施例所揭露的源极驱动器204还包括选择接脚(Pin)(未绘示)，以切换源极驱动器204的操作模式为第一映射操作模式、第二映射操作模式或传统映射操作模式。上述实施例均以传输包括8个位数据Bit0～Bit7的子像素数据的源极驱动器及传输方法为例作说明，然，本发明的源极驱动器及数据传输方法不限于传输包括8个位数据的子像素数据，而还可传输包括6个位数据的子像素数据。

本发明的源极驱动器经由非致能接收器中半数的接收单元，使源极驱动器经由数目减半的总线，于两个时序信号的时序周期中，接收时序控制器所输出的子像素数据。因此，本发明的具源极驱动器的液晶显示器可减低印刷电路板(Printed Circuit Board，PCB)上总线的布局面积，使得本发明的据源极驱动器的液晶显示器具有成本较低，而时序控制器的输出负载较低的优点。而本发明的源极驱动器还具有传统映射操作模式，同时本发明的源极驱动器在操作于第一或第二映射操作模式时，依照特定的位数据映射方法来接收位数据，使本发明的源极驱动器更具有可应用于传统的液晶显示器架构的优点。

综上所述，虽然本发明已以二实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附的权利要求范围所界定者为准。

Claims (28)

1.一种源极驱动器，应用于液晶显示器，其中该液晶显示器包括像素矩阵，该像素矩阵的各像素均至少包括子像素，而该子像素的子像素数据包括：第一位数据及第二位数据，该源极驱动器包括：

接收器，包括第一接收单元及第二接收单元，用以接收该第一位数据及该第二位数据，并输出该第一位数据及该第二位数据；

线性缓冲器，包括第一寄存器及第二寄存器，分别和该第一接收单元及该第二接收单元对应，以分别接收自该接收器输出的该第一位数据及该第二位数据；以及

第一传输路径，用以选择性地电性连接该第一寄存器的输出端及该第二寄存器的输入端。

2.根据权利要求1所述的源极驱动器，其中，该源极驱动器具有第一映射操作模式，当该源极驱动器操作于该第一映射操作模式时，该第二接收单元为非致能，而该第一接收单元为致能，用以接收该第一位数据及该第二位数据；且该第一传输路径为致能，用以将由该第一接收单元所接收的该第二位数据输入该第二寄存器。

3.根据权利要求1所述的源极驱动器，其中该源极驱动器还包括：

第二传输路径，用以电性连接该第二寄存器的输出端及该第一寄存器的输入端，其中当该源极驱动器操作于该第一映射操作模式时，该第二传输路径为非致能，

其中该源极驱动器还具有第二映射操作模式，当该源极驱动器操作于该第二映射操作模式时，该第一接收单元为非致能，该第二接收单元为致能，用以接收该第一位数据及该第二位数据；且该第二传输路径为致能，用以将由该第二接收单元所接收的该第一位数据输入该第一寄存器，而该第一传输路径为非致能。

4.根据权利要求3所述的源极驱动器，其中该源极驱动器还包括：

选择接脚，用以切换该源极驱动器的操作模式为该第一映射操作模式或该第二映射操作模式。

5.根据权利要求1所述的源极驱动器，其中该第一接收单元是和该第一寄存器形成第一模块，该第二接收单元是和该第二寄存器形成第二模块；在该源极驱动器的布局设计中，该第一模块及该第二模块的寄存器是相邻。

6.根据权利要求1所述的源极驱动器，其中该子像素数据还包括第三位数据及第四位数据；该接收器还包括第三接收单元及第四接收单元，该第三接收单元及该第四接收单元用以接收该第三位数据及该第四位数据，并输出该第三位数据及该第四位数据；该线性缓冲器还包括第三寄存器及第四寄存器，该第三及该第四寄存器分别用以接收自该接收器输出的该第三位数据及该第四位数据；该源极驱动器还包括第三传输路径，用以选择性地将该第三寄存器的输出端电性连接至该第四寄存器的输入端。

7.根据权利要求6所述的源极驱动器，其中，当该源极驱动器操作于该第一映射操作模式时，该第四接收单元为非致能，而该第三接收单元为致能，用以接收该第三位数据及该第四位数据；且该第三传输路径为致能，用以将由该第三接收单元所接收的该第四位数据输入该第四寄存器。

8.根据权利要求7所述的源极驱动器，其中该源极驱动器还包括第四传输路径，用以将该第四寄存器的输出端电性连接至该第三寄存器的输入端，当该源极驱动器操作于该第二映射操作模式时，该第三接收单元为非致能，而该第四接收单元为致能，用以接收该第三位数据及该第四位数据；且该第四传输路径为致能，用以将由该第四接收单元所接收的该第三位数据输入该第三寄存器。

9.根据权利要求8所述的源极驱动器，其中该第一接收单元是和该第一寄存器形成第一模块，该第二接收单元是和该第二寄存器形成第二模块，该第三接收单元是和该第三寄存器形成第三模块，该第四接收单元是和该第四寄存器形成第四模块；在该源极驱动器的布局设计中，该第一模块及第二模块的寄存器是相邻、该第三模块及第四模块的寄存器是相邻。

10.一种液晶显示器，包括：

像素矩阵，其中该像素矩阵的各像素均至少包括一子像素；

时序控制器，用以输出该子像素的子像素数据，该子像素数据包括第一位数据及第二位数据；以及

多个源极驱动器，包括：

接收器，包括第一接收单元及第二接收单元，用以接收该第一位数据及该第二位数据，并输出该第一位数据及该第二位数据；

线性缓冲器，包括第一寄存器及第二寄存器，分别和该第一接收单元及该第二接收单元对应，以分别接收自该接收器输出的该第一位数据及该第二位数据；以及

第一传输路径，用以选择性地电性连接该第一寄存器的输出端及该第二寄存器的输入端。

11.根据权利要求10所述的液晶显示器，其中，该源极驱动器具有第一映射操作模式，当该源极驱动器操作于该第一映射操作模式时，该第二接收单元为非致能，而该第一接收单元为致能，用以接收该第一位数据及该第二位数据；且该第一传输路径为致能，用以将由该第一接收单元所接收的该第二位数据输入该第二寄存器。

12.根据权利要求11所述的液晶显示器，其中该源极驱动器还包括：

第二传输路径，用以电性连接该第二寄存器的输出端及该第一寄存器的输入端，其中当该源极驱动器操作于该第一映射操作模式时，该第二传输路径为非致能，其中该源极驱动器还具有第二映射操作模式，当该源极驱动器操作于该第二映射操作模式时，该第一接收单元为非致能，该第二接收单元为致能，用以接收该第一位数据及该第二位数据；且该第二传输路径为致能，以将由该第二接收单元所接收的该第一位数据输入该第一寄存器，而该第一传输路径为非致能。

13.根据权利要求12所述的液晶显示器，其中该源极驱动器还包括：

选择接脚，用以切换该源极驱动器的操作模式为该第一映射操作模式或该第二映射操作模式。

14.根据权利要求10所述的液晶显示器，其中该第一接收单元是和该第一寄存器形成第一模块，该第二接收单元是和该第二寄存器形成第二模块；在该源极驱动器的布局设计中，该第一模块及该第二模块的寄存器是相邻。

15.根据权利要求10所述的液晶显示器，其中该子像素数据还包括第三位数据及第四位数据；该接收器还包括第三接收单元及第四接收单元，该第三接收单元及该第四接收单元用以接收该第三位数据及该第四位数据，并输出该第三位数据及该第四位数据；该线性缓冲器还包括第三寄存器及第四寄存器，该第三及该第四寄存器分别用以接收自该接收器输出的该第三位数据及该第四位数据；该源极驱动器还包括第三传输路径，用以选择性地将该第三寄存器的输出端电性连接至该第四寄存器的输入端。

16.根据权利要求15所述的源极驱动器，其中，当该源极驱动器操作于该第一映射操作模式时，该第四接收单元为非致能，而该第三接收单元为致能，用以接收该第三位数据及该第四位数据；且该第三传输路径为致能，用以将由该第三接收单元所接收的该第四位数据输入该第四寄存器。

17.根据权利要求16所述的源极驱动器，其中该源极驱动器还包括第四传输路径，用以将该第四寄存器的输出端电性连接至该第三寄存器的输入端，当该源极驱动器操作于该第二映射操作模式时，该第三接收单元为非致能，而该第四接收单元为致能，用以接收该第三位数据及该第四位数据；且该第四传输路径为致能，用以将由该第四接收单元所接收的该第三位数据输入该第三寄存器。

18.根据权利要求17所述的液晶显示器，其中该第一接收单元是和该第一寄存器形成第一模块，该第二接收单元是和该第二寄存器形成第二模块，该第三接收单元是和该第三寄存器形成第三模块，该第四接收单元是和该第四寄存器形成第四模块；在该源极驱动器的布局设计中，该第一模块及该第二模块的寄存器是相邻、该第三模块及该第四模块的寄存器是相邻。

19.一种数据传输方法，应用于数据传输接口，该数据传输接口用以将数据信号输入电子装置，该数据信号包括第一组数据信号及第二组数据信号，而该电子装置至少包括第一接收单元、第二接收单元、第三接收单元、及第四接收单元及对应的第一寄存器、第二寄存器、第三寄存器、及第四寄存器，该传输方法包括：

(a)非致能该第一接收单元及该第二接收单元；

(b)于时序信号的第一时序周期中，将该第一组数据信号经由该第三接收单元及该第四接收单元输入该电子装置，并将该第一组数据信号输入该第三寄存器及该第四寄存器；以及

(c)于时序信号的第二时序周期中，将该第二组数据信号经由该第三接收单元及该第四接收单元输入该电子装置，并将该第二组数据信号输入该第三寄存器及该第四寄存器输入，同时，该第三寄存器及该第四寄存器的该第一组数据信号是输入该第一寄存器及该第二寄存器。

20.根据权利要求19所述的传输方法，其中该数据信号包括第一位数据、第二位数据、第三位数据、第四位数据、第五位数据、第六位数据、第七位数据、及第八位数据，其中该第一位数据至该第八位数据是依序的位序列。

21.根据权利要求20所述的传输方法，其中该第一组数据信号包括该第一、第二、第三、及第四位数据；该第二组数据信号包括该第五、第六、第七、及第八位数据。

22.根据权利要求21所述的传输方法，其中该第三接收单元是于该第一及该第二时序周期中，分别接收该第一、第二位数据，及该第五、第六位数据；该第四接收单元是于该第一及该第二时序周期中，分别接收该第三、第四位数据，及该第七、第八位数据。

23.根据权利要求20所述的传输方法，其中该第一组数据信号包括该第五、第六、第七、及第八位数据；该第二组数据信号包括该第一、第二、第三、及第四位数据。

24.根据权利要求23所述的传输方法，其中该第三接收单元是于该第一及该第二时序周期中，分别接收该第五、第六位数据，及该第一、第二位数据；该第四接收单元是于该第一及该第二时序周期中，分别接收该第七、第八位数据，及该第三、第四位数据。

25.根据权利要求19所述的传输方法，其中的步骤(b)及步骤(c)，该第三接收单元及该第四接收单元为双缘取值接收单元，以于该时序信号的上升缘及下降缘均对该第一组数据信号及该第二组数据信号进行取值。

26.根据权利要求19所述的传输方法，其中该数据信号为显示器的子像素数据信号，该电子装置为该显示器的源极驱动器。

27.根据权利要求19所述的传输方法，其中该数据信号是由时序控制器所输出。

28.根据权利要求19所述的传输方法，其中该数据传输接口为低摆幅差动信号的总线数据传输接口。

Images