CN106023932A - 逻辑运算电路、显示驱动电路及液晶显示器 - Google Patents
逻辑运算电路、显示驱动电路及液晶显示器 Download PDFInfo
- Publication number
- CN106023932A CN106023932A CN201610580596.6A CN201610580596A CN106023932A CN 106023932 A CN106023932 A CN 106023932A CN 201610580596 A CN201610580596 A CN 201610580596A CN 106023932 A CN106023932 A CN 106023932A
- Authority
- CN
- China
- Prior art keywords
- circuit
- input
- series
- nand gate
- outfan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本发明公开了一种于DE‑MUX电路的逻辑运算电路、显示驱动电路及液晶显示器；逻辑运算电路包括依次连接的输入端、处理电路及输出端。其中，输入端用于连接控制DE‑MUX电路的集成电路的控制端，以接收集成电路控制端输出的第一控制信号；输出端用于连接DE‑MUX电路的控制端，输出端数量与所述DE‑MUX电路的控制端数量相同且一一对应；处理电路用于将第一控制信号转变为DE‑MUX电路的控制端所需的第二控制信号，并将第二控制信号输出至输出端。通过上述方式，本发明能够节省IC的输出Pin脚数量，降低成本。
Description
技术领域
本发明涉及面板显示技术领域，特别是涉及一种用于DE-MUX电路的逻辑运算电路、显示驱动电路及液晶显示器。
背景技术
多路输出选择器(DE-MUX)是薄膜晶体管液晶显示器在阵列制程中常用的减少集成电路(IC)输出Pin脚数量的电路。
目前常用的多路输出选择器电路有两种情况：第一种是通过NTFT控制的DE-MUX；第二种是通过传输门控制DE-MUX。这两种情况中的DE-MUX电路分别需要三个控制信号(CKR、CKG、CKB)和六个控制信号(CKR、CKG、CKB、XCKR、XCKG、XCKB)来实现集成电路(IC)信号的多路输出，从而很大程度地减少IC的输出Pin脚数量。但是，一般情况下，DE-MUX电路的这些控制信号都是由集成电路(IC)单独的Pin脚输出，在高解析度的薄膜晶体管液晶显示器中，这种情况会相对地增加集成电路(IC)的输出Pin脚数量，也会增大产品的成本。
发明内容
本发明提供一种用于DE-MUX电路的逻辑运算电路、显示驱动电路及液晶显示器，能够节省IC的输出Pin脚数量，达到降低成本。
本发明采用的一个技术方案是：提供用于DE-MUX电路的逻辑运算电路，包括：依次连接的输入端、处理电路及输出端；
其中，所述输入端用于连接控制DE-MUX电路的集成电路的第一控制端，以接收所述集成电路控制端输出的第一控制信号；所述输出端用于连接DE-MUX电路的第二控制端，所述输出端数量与所述DE-MUX电路的第二控制端数量相同且一一对应；
所述处理电路用于将所述第一控制信号转变为所述DE-MUX电路的控制端所需的第二控制信号，并将所述第二控制信号输出至所述输出端；
所述输入端数量少于所述第二控制端数量。
根据本发明一优选实施例，所述输入端数量为二，所述输出端数量为三，所述第一控制信号包括第一脉冲信号和第二脉冲信号，分别由两个所述输入端接收。
根据本发明一优选实施例，所述处理电路包括第一与非门、第二与非门、第三与非门以及串联设置的多个第一反相器、串联设置的多个第二反相器以及串联设置的多个第三反相器；
其中，所述第一与非门的第一输入端及第二输入端接收所述第一脉冲信号和第二脉冲信号，所述第一与非门的输出端连接所述串联设置的多个第一反相器的输入端，所述串联设置的多个第一反相器的输出端输出所述第二控制信号；
所述第二与非门的第一输入端连接所述第一与非门的输出端，所述第二与非门的第二输入端接收所述第一脉冲信号，所述第二与非门的输出端连接所述串联设置的多个第二反相器的输入端，所述串联设置的多个第二反相器的输出端输出所述第二控制信号；
所述第三与非门的第一输入端连接所述第一与非门的输出端，所述第三与非门的第二输入端接收所述第二脉冲信号，所述第三与非门的输出端连接所述串联设置的多个第三反相器的输入端，所述串联设置的多个第三反相器的输出端输出所述第二控制信号。
根据本发明一优选实施例，所述输入端数量为二，所述输出端数量为六，所述第一控制信号包括第一脉冲信号和第二脉冲信号，分别由两个所述输入端接。
所述处理电路包括第一与非门、第二与非门、第三与非门以及若干通过串联设置的第一反相器、串联设置的多个第二反相器、串联设置的多个第三反相器、串联设置的多个第四反相器、串联设置的多个第五反相器以及串联设置的多个第六反相器；
其中，所述第一与非门的第一输入端及第二输入端接收所述第一脉冲信号和第二脉冲信号，所述第一与非门的输出端连接所述串联设置的多个第一反相器及串联设置的多个第二反相器的输入端，所述串联设置的多个第一反相器及串联设置的多个第二反相器的输出端输出所述第二控制信号；
所述第二与非门的第一输入端连接所述第一与非门的输出端，所述第二与非门的第二输入端接收所述第一脉冲信号，所述第二与非门的输出端连接所述串联设置的多个第三反相器及串联设置的多个第四反相器的输入端，所述串联设置的多个第三反相器及串联设置的多个第四反相器的输出端输出所述第二控制信号；
所述第三与非门的第一输入端连接所述第一与非门的输出端，所述第三与非门的第二输入端接收所述第二脉冲信号，所述第三与非门的输出端连接所述串联设置的多个第五反相器及串联设置的多个第六反相器的输入端，所述串联设置的多个第五反相器及串联设置的多个第六反相器的输出端输出所述第二控制信号。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种显示驱动电路，包括：
集成电路、DE-MUX电路及逻辑运算电路；
所述集成电路包括第一控制端和第一信号输出端，所述DE-MUX电路包括第二控制端、第二信号输入端及第三信号输出端，所述第三信号输出端用于连接像素显示区；
所述逻辑运算电路包括：
依次连接的第一信号输入端、处理电路及第二信号输出端；
其中，所述第一信号输入端连接所述集成电路的第一控制端，以接收所述集成电路第一控制端输出的第一控制信号；所述第二信号输出端连接所述DE-MUX电路的第二控制端，所述第二信号输出端数量与所述DE-MUX电路的第二控制端数量相同且一一对应；
所述处理电路用于将所述第一控制信号转变为所述DE-MUX电路的第二控制端所需的第二控制信号，并将所述第二控制信号输出至所述第二信号输出端；
所述第一信号输入端数量少于所述控制端数量。
根据本发明一优选实施例，所述第一信号输入端数量为二，所述控制端数量为三，所述第二控制信号包括CKR、CKG及CKB，分别由三个所述第二信号输出端输出。
根据本发明一优选实施例，所述第一信号输入端数量为二，所述控制端数量为六，所述第二控制信号包括CKR、CKG、CKB、XCKR、XCKG及XCKB，分别由六个所述第二信号输出端输出。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种液晶显示器，包括多个所述显示驱动电路。
本发明的有益效果是：提供一种用于DE-MUX电路的逻辑运算电路、显示驱动电路及液晶显示器，其中处理电路能够将来自多个输入端的第一控制信号转变为DE-MUX电路的控制端所需的第二控制信号，输出至输出端，虽然输入端数量少于输出端数量，但因为经过逻辑转变，输出端输出的控制信号同样满足DE-MUX电路的控制端所需，因此节省IC的输出Pin脚数量，降低成本。
附图说明
图1是本发明用于DE-MUX电路的逻辑运算电路一实施方式的电路结构示意图；
图2是本发明用于DE-MUX电路的逻辑运算电路一实施方式工作的波形时序图；
图3是本发明用于DE-MUX电路的逻辑运算电路另一实施方式的电路结构示意图；
图4是本发明用于DE-MUX电路的逻辑运算电路另一实施方式工作的波形时序图；
图5是本发明显示驱动电路一实施方式的电路结构示意图；
图6是本发明显示驱动电路另一实施方式的电路结构示意图；
图7是本发明液晶显示器一实施方式的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，图1是用于DE-MUX电路的逻辑运算电路一实施方式的电路结构示意图。
如图1所示，用于DE-MUX电路的逻辑运算电路10由依次连接的输入端11、处理电路12及输出端13组成。其中，输入端11用于连接控制DE-MUX电路的集成电路的第二控制端，以接收集成电路控制端输出的第一控制信号。其中，第一控制信号包括第一脉冲信号V1和第二脉冲信号V2，分别由两个输入端11接收。输出端13用于连接DE-MUX电路的第二控制端，输出端13的数量与DE-MUX电路的第二控制端数量相同且一一对应。
其中，处理电路12用于将第一控制信号转变为DE-MUX电路的控制端所需的第二控制信号，并将第二控制信号输出至输出端13。其中，输入端11的数量少于第二控制端数量
具体地，本实施例中所用的DE-MUX电路为通过NTFT控制的DE-MUX电路。
进一步参阅图1，在优选实施例中，输入端11的数量为二，输出端13数量为三，第二控制信号包括CKR、CKG及CKB三种。
其中，处理电路12包括第一与非门121、第二与非门122、第三与非门123以及串联设置的多个第一反相器124、串联设置的多个第二反相器125以及串联设置的多个第三反相器126。
其中，第一与非门121的第一输入端及第二输入端分别接收第一脉冲信号V1和第二脉冲信号V2，第一与非门121的输出端连接串联设置的多个第一反相器124的输入端，第一反相器124的输出端输出所述第二控制信号CKR。为实现信号的放大，本实施例中，第一反相器124的个数优选为3。
进一步地，第二与非门122的第一输入端连接第一与非门121的输出端，第二与非门122的第二输入端接收第一脉冲信号V1，第二与非门122的输出端连接串联设置的多个第二反相器125的输入端，第二反相器125的输出端输出第二控制信号CKG。为实现信号的放大，本实施例中，第二反相器125的个数优选为3。
进一步的，第三与非门123的第一输入端连接第一与非门121的输出端，第三与非门123的第二输入端接收第二脉冲信号V2，第三与非门123的输出端连接串联设置的多个第三反相器126的输入端，第三反相器126的输出端输出第二控制信号CKB。为实现信号的放大，本实施例中，第三反相器126的个数优选为3。
请参阅图2，图2是用于DE-MUX电路的逻辑运算电路一实施方式工作的波形时序图。
如图2所示，当用于通过NTFT控制的DE-MUX电路的集成电路控制端输出的第一脉冲信号V1和第二脉冲信号V2同为高电平时，经由第一与非门121输出低电平，进一步通过三个第一反相器124后输出第二控制信号CKR为高电平。同理，经由第二与非门122输出高电平，进一步通过三个第二反相器125后输出第二控制信号CKG为低电平。同理，经由第三与非门123输出高电平，进一步通过三个第三反相器126后输出第二控制信号CKB为低电平。
同理，当集成电路控制端输出的第一脉冲信号V1为高电平，第二脉冲信号V2为低电平时，经由第一与非门121输出高电平，进一步通过三个第一反相器124后输出第二控制信号CKR为低电平。同理，经由第二与非门122输出低电平，进一步通过三个第二反相器125后输出第二控制信号CKG为高电平。同理，经由第三与非门123输出高电平，进一步通过三个第三反相器126后输出第二控制信号CKB为低电平。
同理，当集成电路控制端输出的第一脉冲信号V1为低电平，第二脉冲信号V2为高电平时，分别得到输出的第二控制信号CKR、CKG为低电平，第二控制信号CKB为高电平。其具体分析参见上述过程，此处不再重复赘述。
同理，当集成电路控制端输出的第一脉冲信号V1及第二脉冲信号V2同为低电平时，分别得到输出的第二控制信号CKR、CKG及CKB同为低电平。其具体分析参见上述过程，此处不再重复赘述。
上述实施方式中，其中处理电路12能够将两个第一控制信号V1、V2转变为DE-MUX电路的控制端所需的三个第二控制信号CKR、CKG及CKB，并输出至输出端13，虽然两个输入端数量少于三个输出端数量，但因为经过逻辑转变，输出端13输出的控制信号同样满足DE-MUX电路的控制端所需，因此能够将IC输出的两个信号转换成DE-MUX电路的三个控制信号，从而节省IC的输出Pin脚数量，降低成本。
请参阅图3，图3是本发明提供用于DE-MUX电路的逻辑运算电路另一实施方式电路结构示意图。
如图3所示，用于DE-MUX电路的逻辑运算电路30由依次连接的输入端31、处理电路332及输出端33组成。其中，输入端31用于连接控制DE-MUX电路的集成电路的控制端，以接收集成电路控制端输出的第一控制信号。其中，第一控制信号包括第一脉冲信号V1和第二脉冲信号V2，分别由两个输入端31接收。输出端33用于连接DE-MUX电路的控制端，输出端33的数量与DE-MUX电路的控制端数量相同且一一对应。
其中，处理电路32用于将第一控制信号转变为DE-MUX电路的控制端所需的第二控制信号，并将第二控制信号输出至输出端33。
具体地，本实施例中所用的DE-MUX电路为通过传输门控制的DE-MUX电路。
进一步参阅图3，在优选实施例中，输入端31的数量为二，输出端23数量为三，第二控制信号包括CKR、CKG、CKB、XCKR、XCKG以及XCKB六种。
其中，处理电路32包括第一与非门321、第二与非门322、第三与非门323以及串联设置的多个第一反相器324、串联设置的多个第二反相器325、串联设置的多个第三反相器326、串联设置的多个第四反相器327、串联设置的多个第五反相器328以及串联设置的多个第六反相器329。
其中，第一与非门321的第一输入端及第二输入端接收第一脉冲信号V1和第二脉冲信号V2，第一与非门321的输出端连接串联设置的多个第一反相器324及串联设置的多个第二反相器325的输入端，第一反相器324及串联设置的多个第二反相器325的输出端分别输出第二控制信号CKR及XCKR。在本实施例中，第一反相器324的个数优选为3，第二反相器325的个数优选为2。
其中，第二与非门322的第一输入端连接第一与非门321的输出端，第二与非门322的第二输入端接收第一脉冲信号V1，第二与非门322的输出端连接串联设置的多个第三反相器326及串联设置的多个第四反相器327的输入端，串联设置的多个第三反相器326及串联设置的多个第四反相器327的输出端分别输出第二控制信号CKG及XCKG。在本实施例中，第三反相器326的个数优选为3，第四反相器327的个数优选为2。
其中，第三与非门323的第一输入端连接第一与非门321的输出端，第三与非门323的第二输入端接收第二脉冲信号V2，第三与非门323的输出端连接串联设置的多个第五反相器328及串联设置的多个第六反相器329的输入端，串联设置的多个第五反相器328及串联设置的多个第六反相器329的输出端分别输出第二控制信号CKB及XCKB。在本实施例中，第五反相器328的个数优选为3，第六反相器329的个数优选为2。
请参阅图4，图4是用于DE-MUX电路的逻辑运算电路另一实施方式工作的波形时序图。
如图4，当用于通过传输门控制的DE-MUX电路的集成电路控制端输出的第一脉冲信号V1和第二脉冲信号V2同为高电平时，经由第一与非门321输出低电平，进一步分别通过三个第一反相器324及二个第二反相器325后输出第二控制信号CKR为高电平，XCKR为低电平。进一步的，经由第二与非门322输出高电平，分别通过三个第三反相器326及二个第四反相器327后输出第二控制信号CKG为低电平，XCKG为高电平。进一步的，经由第三与非门323输出高电平，分别通过三个第五反相器328及二个第六反相器329后输出第二控制信号CKB为低电平，XCKB为高电平。
同理，当集成电路控制端输出的第一脉冲信号V1为高电平，第二脉冲信号V2为低电平时，经由第一与非门321输出高电平，进一步分别通过三个第一反相器324及二个第二反相器325后输出第二控制信号CKR为低电平，XCKR为高电平。进一步的，经由第二与非门322输出低电平，分别通过三个第三反相器326及二个第四反相器327后输出第二控制信号CKG为高电平，XCKG为低电平。进一步的，经由第三与非门323输出低电平，分别通过三个第五反相器328及二个第六反相器329后输出第二控制信号CKB为低电平，XCKB为高电平。
同理，当集成电路控制端输出的第一脉冲信号V1为低电平，第二脉冲信号V2为高电平时，分别得到输出的第二控制信号CKR、XCKB以及CKG为低电平，第二控制信号CKB、XCKR以及XCKG为高电平。其具体分析参见上述过程，此处不再重复赘述。
同理，当集成电路控制端输出的第一脉冲信号V1以及第二脉冲信号V2同为高低平时，分别得到输出的第二控制信号CKR、CKG及CKB为低电平，第二控制信号XCKR、XCKG及XCKB为高电平。其具体分析参见上述过程，此处不再重复赘述。
上述实施方式中，其中处理电路32能够将两个第一控制信号V1、V2转变为DE-MUX电路的控制端所需的六个第二控制信号CKR、CKG、CKB、XCKR、XCKG及XCKB，并输出至输出端33，虽然两个输入端数量少于六个输出端数量，但因为经过逻辑转变，输出端13输出的控制信号同样满足DE-MUX电路的控制端所需，因此能够将IC输出的两个信号转换成DE-MUX电路的六个控制信号，从而节省IC的输出Pin脚数量，降低成本。
请参阅图5，图5是本发明提供的一种显示驱动电路一实施方式的电路结构示意图。
如图5所示，显示驱动电路50由集成电路51、逻辑运算电路52及DE-MUX电路53组成。
本实施例中，集成电路51包括第一控制端511和第一信号输出端512。其中，第一信号输出端512用于输出第一控制信号，包括第一脉冲信号V1和第二脉冲信号V2。
本实施例中，逻辑运算电路52包括依次连接的第一信号输入端、处理电路521及第二信号输出端。其中，逻辑运算电路52的第一信号输入端连接集成电路51的第一信号输出端512，并接收第一脉冲信号V1和第二脉冲信号V2。其中，处理电路52用于将第一控制信号转变为DE-MUX电路53的第二控制端所需的第二控制信号，并由第二信号输出端输出。其中，第二控制信号包括CKR、CKG及CKB。
本实施例中，DE-MUX电路53包括第二控制端、第二信号输入端531及第三信号输出端532。其中，第二控制端连接逻辑运算电路52的第二信号输出端，并接收第二控制信号，第三信号输出端532连接像素显示区。其中，第二控制信号控制的DE-MUX电路将由第二信号输入端531输入的信号一分为三，输入到像素显示区。
其中，逻辑运算电路52的第一信号输入端数量少于DE-MUX电路53中控制端数量。优选地，逻辑运算电路52的第一信号输入端数量为二，DE-MUX电路53中第二信号控制端数量为三。
上述实施方式能够将IC输出的两个信号转换成DE-MUX电路的三个控制信号，从而节省IC的输出Pin脚数量，降低成本。
请参阅图6，图6是本发明提供的一种显示驱动电路另一实施方式的电路结构示意图。
如图6所示，显示驱动电路60由集成电路61、逻辑运算电路62及DE-MUX电路63组成。
本实施例中，集成电路61包括第一控制端611和第一信号输出端612。其中，第一信号输出端612用于输出第一控制信号，包括第一脉冲信号V1和第二脉冲信号V2。
本实施例中，逻辑运算电路62包括依次连接的第一信号输入端、处理电路621及第二信号输出端。其中，逻辑运算电路62的第一信号输入端连接集成电路61的第一信号输出端612，并接收第一脉冲信号V1和第二脉冲信号V2。其中，处理电路62用于将第一控制信号转变为DE-MUX电路63的第二控制端所需的第二控制信号，并由第二信号输出端输出。其中，第二控制信号包括CKR、CKG、CKB、XCKR、XCKG及XCKB。
本实施例中，DE-MUX电路63包括第二控制端、第二信号输入端631及第三信号输出端632。其中，第二控制端连接逻辑运算电路62的第二信号输出端，并接收第二控制信号，第三信号输出端632连接像素显示区。其中，第二控制信号控制的DE-MUX电路将由第二信号输入端631输入的信号一分为六，输入到像素显示区。
其中，逻辑运算电路62的第一信号输入端数量少于DE-MUX电路63中第二信号控制端数量。优选地，逻辑运算电路62的第一信号输入端数量为二，DE-MUX电路63中第二信号控制端数量为六。
上述实施方式能够将IC输出的两个信号转换成DE-MUX电路的六个控制信号，从而节省IC的输出Pin脚数量，降低成本。
请参阅图7，图7是本发明液晶显示器一实施方式的结构示意图。
如图7所示，该液晶显示器70包括相对设置的第一基板71和第二基板72及背光73，其中第一基板71中包括多个上述显示驱动电路，其具体实施方式类似，此处不再重复赘述。
综上所述，本领域技术人员容易理解，本发明提供一种用于DE-MUX电路的逻辑运算电路、显示驱动电路及液晶显示器，能够将IC输出的两个信号转换成DE-MUX电路的三个控制信号或六个控制信号，从而节省IC的输出Pin脚数量，达到降低成本。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (9)
1.一种用于DE-MUX电路的逻辑运算电路，其特征在于，包括：依次连接的输入端、处理电路及输出端；
其中，所述输入端用于连接控制DE-MUX电路的集成电路的第一控制端，以接收所述集成电路控制端输出的第一控制信号；所述输出端用于连接DE-MUX电路的第二控制端，所述输出端数量与所述DE-MUX电路的第二控制端数量相同且一一对应；
所述处理电路用于将所述第一控制信号转变为所述DE-MUX电路的第二控制端所需的第二控制信号，并将所述第二控制信号输出至所述输出端；
所述输入端数量少于所述第二控制端数量。
2.根据权利要求1所述的电路，其特征在于，所述输入端数量为二，所述输出端数量为三，所述第一控制信号包括第一脉冲信号和第二脉冲信号，分别由两个所述输入端接收。
3.根据权利要求2所述的电路，其特征在于，所述处理电路包括第一与非门、第二与非门、第三与非门以及串联设置的多个第一反相器、串联设置的多个第二反相器以及串联设置的多个第三反相器；
其中，所述第一与非门的第一输入端及第二输入端接收所述第一脉冲信号和第二脉冲信号，所述第一与非门的输出端连接所述串联设置的多个第一反相器的输入端，所述串联设置的多个第一反相器的输出端输出所述第二控制信号；
所述第二与非门的第一输入端连接所述第一与非门的输出端，所述第二与非门的第二输入端接收所述第一脉冲信号，所述第二与非门的输出端连接所述串联设置的多个第二反相器的输入端，所述串联设置的多个第二反相器的输出端输出所述第二控制信号；
所述第三与非门的第一输入端连接所述第一与非门的输出端，所述第三与非门的第二输入端接收所述第二脉冲信号，所述第三与非门的输出端连接所述串联设置的多个第三反相器的输入端，所述串联设置的多个第三反相器的输出端输出所述第二控制信号。
4.根据权利要求1所述的电路，其特征在于，所述输入端数量为二，所述输出端数量为六，所述第一控制信号包括第一脉冲信号和第二脉冲信号，分别由两个所述输入端接。
5.根据权利要求4所述的电路，其特征在于，所述处理电路包括第一与非门、第二与非门、第三与非门以及若干通过串联设置的第一反相器、串联设置的多个第二反相器、串联设置的多个第三反相器、串联设置的多个第四反相器、串联设置的多个第五反相器以及串联设置的多个第六反相器；
其中，所述第一与非门的第一输入端及第二输入端接收所述第一脉冲信号和第二脉冲信号，所述第一与非门的输出端连接所述串联设置的多个第一反相器及串联设置的多个第二反相器的输入端，所述串联设置的多个第一反相器及串联设置的多个第二反相器的输出端输出所述第二控制信号；
所述第二与非门的第一输入端连接所述第一与非门的输出端，所述第二与非门的第二输入端接收所述第一脉冲信号，所述第二与非门的输出端连接所述串联设置的多个第三反相器及串联设置的多个第四反相器的输入端，所述串联设置的多个第三反相器及串联设置的多个第四反相器的输出端输出所述第二控制信号；
所述第三与非门的第一输入端连接所述第一与非门的输出端，所述第三与非门的第二输入端接收所述第二脉冲信号，所述第三与非门的输出端连接所述串联设置的多个第五反相器及串联设置的多个第六反相器的输入端，所述串联设置的多个第五反相器及串联设置的多个第六反相器的输出端输出所述第二控制信号。
6.一种显示驱动电路，其特征在于，包括：
集成电路、DE-MUX电路及逻辑运算电路；
所述集成电路包括第一控制端和第一信号输出端，所述DE-MUX电路包括第二控制端、第二信号输入端及第三信号输出端，所述第三信号输出端用于连接像素显示区；
所述逻辑运算电路包括：
依次连接的第一信号输入端、处理电路及第二信号输出端；
其中，所述第一信号输入端连接所述集成电路的第一信号输出端，以接收所述集成电路第一控制端输出的第一控制信号；所述第二信号输出端连接所述DE-MUX电路的第二控制端，所述第二信号输出端数量与所述DE-MUX电路的第二控制端数量相同且一一对应；
所述处理电路用于将所述第一控制信号转变为所述DE-MUX电路的第二控制端所需的第二控制信号，并将所述第二控制信号输出至所述第二信号输出端；
所述第二信号输入端数量少于所述第二信号控制端数量。
7.根据权利要求6所述的电路，其特征在于，所述第一信号输入端数量为二，所述第二控制端数量为三，所述第二控制信号包括CKR、CKG及CKB，分别由三个所述第二信号输出端输出。
8.根据权利要求6所述的电路，其特征在于，所述第一信号输入端数量为二，所述第二控制端数量为六，所述第二控制信号包括CKR、CKG、CKB、XCKR、XCKG及XCKB，分别由六个所述第二信号输出端输出。
9.一种液晶显示器，其特征在于，所述液晶显示器包括多个如权利要求6-8任一项所述的显示驱动电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610580596.6A CN106023932B (zh) | 2016-07-21 | 2016-07-21 | 逻辑运算电路、显示驱动电路及液晶显示器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610580596.6A CN106023932B (zh) | 2016-07-21 | 2016-07-21 | 逻辑运算电路、显示驱动电路及液晶显示器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106023932A true CN106023932A (zh) | 2016-10-12 |
| CN106023932B CN106023932B (zh) | 2019-02-22 |
Family
ID=57116156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610580596.6A Active CN106023932B (zh) | 2016-07-21 | 2016-07-21 | 逻辑运算电路、显示驱动电路及液晶显示器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106023932B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018171162A1 (zh) * | 2017-03-24 | 2018-09-27 | 京东方科技集团股份有限公司 | 复位电路、移位寄存器电路、栅极驱动电路、显示装置以及驱动方法 |
| WO2020062459A1 (zh) * | 2018-09-30 | 2020-04-02 | 惠科股份有限公司 | 显示装置的驱动电路、显示装置和显示面板 |
| CN112542146A (zh) * | 2020-11-03 | 2021-03-23 | 惠科股份有限公司 | 一种逻辑运算电路和显示驱动电路 |
| US11074879B2 (en) | 2018-09-30 | 2021-07-27 | HKC Corporation Limited | Drive circuit of display device, display device and display panel |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110007063A1 (en) * | 2009-07-07 | 2011-01-13 | Renesas Electronics Corporation | Driving circuit and driving method |
| CN102081913A (zh) * | 2009-11-30 | 2011-06-01 | 硅工厂股份有限公司 | 显示面板驱动电路及使用该电路的驱动方法 |
| JP2013228460A (ja) * | 2012-04-24 | 2013-11-07 | Japan Display Inc | 表示装置 |
| CN104036747A (zh) * | 2014-06-13 | 2014-09-10 | 深圳市华星光电技术有限公司 | 可减少驱动芯片的电子装置 |
| CN104599621A (zh) * | 2015-02-04 | 2015-05-06 | 京东方科技集团股份有限公司 | 多路复用转换器及显示装置 |
-
2016
- 2016-07-21 CN CN201610580596.6A patent/CN106023932B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110007063A1 (en) * | 2009-07-07 | 2011-01-13 | Renesas Electronics Corporation | Driving circuit and driving method |
| CN102081913A (zh) * | 2009-11-30 | 2011-06-01 | 硅工厂股份有限公司 | 显示面板驱动电路及使用该电路的驱动方法 |
| JP2013228460A (ja) * | 2012-04-24 | 2013-11-07 | Japan Display Inc | 表示装置 |
| CN104036747A (zh) * | 2014-06-13 | 2014-09-10 | 深圳市华星光电技术有限公司 | 可减少驱动芯片的电子装置 |
| CN104599621A (zh) * | 2015-02-04 | 2015-05-06 | 京东方科技集团股份有限公司 | 多路复用转换器及显示装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018171162A1 (zh) * | 2017-03-24 | 2018-09-27 | 京东方科技集团股份有限公司 | 复位电路、移位寄存器电路、栅极驱动电路、显示装置以及驱动方法 |
| CN108630155A (zh) * | 2017-03-24 | 2018-10-09 | 合肥鑫晟光电科技有限公司 | 复位电路、移位寄存器单元、栅极驱动电路、显示装置以及驱动方法 |
| US10290277B2 (en) | 2017-03-24 | 2019-05-14 | Boe Technology Group Co., Ltd. | Reset circuit, shift register circuit, gate driving circuit, display apparatus, and driving method |
| WO2020062459A1 (zh) * | 2018-09-30 | 2020-04-02 | 惠科股份有限公司 | 显示装置的驱动电路、显示装置和显示面板 |
| US11074879B2 (en) | 2018-09-30 | 2021-07-27 | HKC Corporation Limited | Drive circuit of display device, display device and display panel |
| CN112542146A (zh) * | 2020-11-03 | 2021-03-23 | 惠科股份有限公司 | 一种逻辑运算电路和显示驱动电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106023932B (zh) | 2019-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106023932A (zh) | 逻辑运算电路、显示驱动电路及液晶显示器 | |
| CN105047228B (zh) | 一种移位寄存器及其驱动方法、驱动电路和显示装置 | |
| US9685125B2 (en) | Apparatus and method of driving data of liquid crystal display device | |
| CN105118463B (zh) | 一种goa电路及液晶显示器 | |
| CN102402964B (zh) | 显示面板及其栅极驱动电路 | |
| CN105679230A (zh) | 一种显示驱动电路、其驱动方法及显示装置 | |
| CN106128398B (zh) | 栅极电压驱动装置、方法、驱动电路以及液晶显示面板 | |
| CN106297681A (zh) | 栅极驱动电路和显示装置 | |
| CN105976785B (zh) | Goa电路及液晶显示面板 | |
| CN104777936A (zh) | 触控驱动单元和电路、显示面板及显示装置 | |
| CN104867468B (zh) | 显示面板及显示装置 | |
| CN101025906B (zh) | 显示装置及其驱动方法 | |
| CN102621751A (zh) | 液晶显示面板及其驱动方法、液晶显示器 | |
| KR102098717B1 (ko) | 표시 장치 | |
| CN106502456A (zh) | 显示面板及其驱动方法、显示装置 | |
| CN109166552A (zh) | 液晶显示面板及其驱动电路 | |
| CN102054446B (zh) | 栅极驱动电路和液晶显示器 | |
| CN109616068A (zh) | Goa扫描电路和液晶显示装置 | |
| CN108877637A (zh) | 显示面板 | |
| CN105976748A (zh) | 显示面板驱动装置及显示装置 | |
| CN106448580A (zh) | 电平移位电路及具有该电平移位电路的显示面板 | |
| CN104751824A (zh) | 显示设备、包括该显示设备的多显示器设备及其驱动方法 | |
| CN106024065A (zh) | 移位寄存器、栅极驱动电路、阵列基板和显示装置 | |
| CN111028797B (zh) | 一种显示驱动电路和液晶显示面板 | |
| US10317755B2 (en) | Display device and display method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |