CN102054446B - 栅极驱动电路和液晶显示器 - Google Patents

Abstract

本发明公开了一种栅极驱动电路和液晶显示器，其中，栅极驱动电路包括第一级子驱动电路，所述第一级子驱动电路包括多条信号输出线，还包括：至少一级用于将阵列基板上的栅线分成多个栅线组的分组子驱动电路，所述第一级子驱动电路的多条信号输出线用于连接所述栅线组中的各条栅线，并根据第一级移位时钟信号在各条栅线间进行移位输入栅极数据信号；所述分组子驱动电路用于根据第二级移位时钟信号通过导通选择控制开关在所述多个栅线组间进行移位选择栅线组。本发明实现了以较少的信号输出线控制全部的栅线，降低成本。

Description

栅极驱动电路和液晶显示器

技术领域

本发明涉及液晶显示器驱动技术，特别涉及一种栅极驱动电路和液晶显示器。

背景技术

目前，液晶显示器的栅极驱动侧的结构如图1所示，图1为现有技术液晶显示器的驱动结构示意图，该液晶显示器中的栅极驱动器11上包括联合接续工作的多个栅极驱动芯片12，该栅极驱动芯片12的输出端具有多条信号输出线G1～Gm，一般m的值为200～300，每一条信号输出线连接阵列基板13上的一条栅线14，用于向栅线14输出栅极扫描信号。通常在栅极驱动器11上设置3个或4个栅极驱动芯片12就可以达到驱动阵列基板13上的全部栅线的目的。图1所示的液晶显示器进行栅极驱动的原理为，外部控制电路15首先向最上方的栅极驱动芯片12输入帧启动信号STV和移位时钟脉冲信号CPV，该栅极驱动芯片12在CPV信号的控制下开始从G1至Gm进行逐个移位，相应的向与其连接的m条栅线逐行输入栅极扫描信号数据；待移位完成即到达Gm，则开始下一个栅极驱动芯片的工作，由下一个栅极驱动芯片在STV信号和CPV信号的控制下接着向其余的栅线逐行输入数据。

上述现有技术中的栅极驱动芯片存在如下技术缺陷：每一个栅极驱动芯片上的信号输出线数较多，例如，通常具有200～300条信号输出线，使得栅极驱动芯片的面积较大，成本较高。

发明内容

本发明的目的是提供一种栅极驱动电路和液晶显示器，解决目前栅极驱动电路信号输出线数较多且成本高的问题，实现栅极驱动电路具有较少数量的信号输出线，成本降低。

为实现上述目的，本发明提供了一种栅极驱动电路，包括第一级子驱动电路，所述第一级子驱动电路包括多条信号输出线，还包括：

至少一级用于将阵列基板上的栅线分成多个栅线组的分组子驱动电路，所述第一级子驱动电路的多条信号输出线用于连接所述栅线组中的各条栅线，并根据第一级移位时钟信号在各条栅线间进行移位输入栅极数据信号；所述分组子驱动电路用于根据第二级移位时钟信号通过导通选择控制开关在所述多个栅线组间进行移位选择栅线组。

本发明还提供了一种包括上述栅极驱动电路的液晶显示器，该液晶显示器包括对盒设置的阵列基板和彩膜基板，所述阵列基板上交叉设置有栅线和数据线，每条所述栅线通过所述栅极驱动电路中的选择控制开关与所述栅极驱动电路中的信号输出线相连接，用于接收所述栅极驱动电路输出的栅极数据信号。

本发明通过将栅极驱动电路设置为多级驱动的结构，利用该多级结构将阵列基板上的栅线分成多级的栅线组，实现了以较少的信号输出线控制全部的栅线，解决了目前栅极驱动电路信号输出线数较多且成本高的问题，减少信号输出线的数量，降低成本。

附图说明

图1为现有技术液晶显示器的驱动结构示意图；

图2为本发明栅极驱动电路第一实施例的结构示意图；

图3为本发明栅极驱动电路中各子驱动电路的结构示意图；

图4为本发明栅极驱动电路第二实施例的结构示意图；

图5为本发明栅极驱动电路第三实施例的结构示意图；

图6为本发明栅极驱动电路第四实施例的结构示意图；

图7为本发明栅极驱动电路中的电位保持部件连接状态示意图；

图8为本发明栅极驱动电路第五实施例的结构示意图；

图9为本发明液晶显示器第一实施例的结构示意图；

图10为本发明液晶显示器第二实施例的结构示意图。

具体实施方式

本发明的技术方案主要是将栅极驱动电路设置为多级驱动的结构，包括第一级子驱动电路，所述第一级子驱动电路包括多条信号输出线，还包括：至少一级用于将阵列基板上的栅线分成多个栅线组的分组子驱动电路，所述第一级子驱动电路的多条信号输出线用于连接所述栅线组中的各条栅线，并根据第一级移位时钟信号在各条栅线间进行移位输入栅极数据信号；所述分组子驱动电路用于根据第二级移位时钟信号通过导通选择控制开关在所述多个栅线组间进行移位选择栅线组。采用上述多级驱动结构，可以减少栅极驱动电路的输出线数，降低成本。

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

图2为本发明栅极驱动电路第一实施例的结构示意图，如图2所示，本实施例的栅极驱动电路为三级驱动电路结构，并以该三级驱动电路中的每一级只具有10条信号输出线，总共仅有30条信号输出线为例进行说明。

其中，该三级驱动电路中的各级子驱动电路的结构参见图3，图3为本发明栅极驱动电路中各子驱动电路的结构示意图，本实施例的各子驱动电路是以集成在栅极驱动芯片上为例进行说明的，该具有多级驱动电路结构的栅极驱动芯片相对于现有技术中的单级驱动的栅极驱动芯片，是一种新型结构的栅极驱动芯片；但是，本领域技术人员可以理解，本实施例的栅极驱动电路也可以制作在其他载体例如基板上。

如图3所示，本实施例的栅极驱动电路为具有三级驱动结构的芯片，其中的Vdd表示电源电压信号，Vgh表示栅线开启电压，Voff表示栅线关闭电压，CPV表示初始时钟信号，STV in表示移位开始信号，STV out表示移位结束信号，图中的电阻是为了保持信号的稳定。本实施例的栅极驱动芯片包括第一级子驱动电路21，分组子驱动电路包括第二级子驱动电路22和第三级子驱动电路23，每一级的信号输出线数可以为10条，各级之间的连接关系如图2中所示。其中，第一级子驱动电路21具有10条第一级信号输出线G1-G10，第二级子驱动电路22具有10条第二级信号输出线S1-S10，第三级子驱动电路23具有10条第三级信号输出线L1-L10。第三级信号输出线L1-L10用于与阵列基板上的栅线连接，并将全部的栅线分成10个第二栅线组，例如，每个第二栅线组可以包括100条栅线；第二级信号输出线S1-S10用于将每个第二栅线组中的100条栅线再分成10个第一栅线组，例如，每个第一栅线组可以包括10条栅线；并且每一条第二级信号输出线连接一个第一栅线组中的所有栅线，例如，第二级信号输出线S1连接第1-10条栅线，第二级信号输出线S2连接第11-20条栅线等；第一级信号输出线G1-G10用于分别与每个第一栅线组中的各条栅线连接，并根据第一级移位时钟信号例如CPV信号，在第一栅线组中的各条栅线中逐个移位输入栅极数据信号。该栅极驱动芯片可以用于1440×900的液晶显示器上。

上述各级子驱动电路的工作原理为：其各级之间是接续工作的，每一级采用的移位驱动信号有所不同。具体的，工作初始时，STV in信号输入该栅极驱动芯片，第三级子驱动电路23中的L1为高电平，相当于选择了多个第二栅线组中的L1连接的栅线组，即第1-100条栅线所在的第二栅线组；第二级子驱动电路22中的S1为高电平，相当于选择了多个第一栅线组中的S1连接的栅线组，即第1-100条栅线所在的第二栅线组中的第1-10条栅线所在的第一栅线组；第一级子驱动电路21中的G1为高电平，相当于其首先连接了第1-10条栅线所在的第一栅线组中的第1条栅线。第一级子驱动电路21接收第一级移位时钟信号CPV，并在CPV信号的控制下，依次通过G1-G10在第一栅线组中的多条栅线中逐个移位输入栅极数据信号，即从阵列基板上的第1条栅线开始逐行扫描至第10条栅线。移位结束后，第一级子驱动电路21输出移位结束信号STV out至第二级子驱动电路22，作为驱动第二级子驱动电路22进行移位的第二级移位时钟信号，第二级子驱动电路22从S1移位至S2，选择第二个第一栅线组，即第11-20条栅线。第一级子驱动电路21继续重新从G1到G10开始移位，对第11-20条栅线进行扫描。待第二级子驱动电路22移位至S10时，标识第二级子驱动电路22移位结束，其将输出移位结束信号STV out至第三级子驱动电路23，作为驱动第三级子驱动电路23进行移位的第三移位时钟信号，第三级子驱动电路23从L1移位至L2，选择第二个第一栅线组，即第101-200条栅线。

图3所示的栅极驱动电路的级数和每一级的信号输出线的数量是可设定的，例如，该栅极驱动电路也可以设置为两级驱动结构、四级驱动结构或更多。当其为两级驱动结构，可以只包括图3中所示的第一级子驱动电路和第二级子驱动电路，其结构和作用原理可以参见上述实施例，在此不再赘述。此外，本实施例中的各级驱动电路的移位时钟信号也可以进行变通，例如，可以不采用本实施例中的每一级的移位时钟信号为上一级的移位结束信号，而是采用每一级的移位时钟信号为其上上级的移位结束信号等，本领域技术人员可以根据实际应用情况进行各种变通。

在上述说明各级子驱动电路的基础上，以下介绍本实施例栅极驱动电路中的栅极驱动连接的具体结构。该选择控制开关用于与栅极驱动电路的信号输出线相连接，将栅极驱动电路输出的栅极数据信号输出至栅线。如图2所示，本实施例中，每条栅线上连接设置有两个选择控制开关，分别为第一选择控制开关41和第二选择控制开关42，该选择控制开关可以为TFT。每条栅线及其连接的两个选择控制开关分别和栅极驱动芯片的第一、第二、第三级子驱动电路的一条输出线相连接。具体的，第一选择控制开关41的源极端连接第一级信号输出线G1-G10，第1条栅线的第一选择控制开关41的源极端连接第一级信号输出线G1，第2条栅线的第一选择控制开关41的源极端连接第一级信号输出线G2，依次类推，至第10条栅线的第一选择控制开关41的源极端连接第一级信号输出线G10后，接着，第11条栅线的第一选择控制开关41的源极端连接第一级信号输出线G1，第12条栅线的第一选择控制开关41的源极端连接第一级信号输出线G2；第一选择控制开关41的漏极端连接栅线，栅极端连接第二选择控制开关42的漏极端，即由第二选择控制开关42控制第一选择控制开关41的导通。第二选择控制开关42的源极端连接第二级信号输出线S1-S10，栅极端连接第三级信号输出线L1-L10，即由第三级信号输出线L1-L10输出的信号控制第二选择控制开关42的导通。即在结构上，G1～G10构成栅线输出的驱动，S1～S10给出控制G1～G10与栅线接通的信号，L1～L10则控制S1～S10给出的信号能否输出到所控制的开关上去。第一级子驱动电路的移位时钟频率大于第三级子驱动电路的移位时钟频率，移位时钟频率即各级的移位时钟信号的频率。

本实施例栅极驱动电路的工作原理为，由上述连接关系，栅线上的电平就是这三级的信号输出线输出信号的“与”，即当三个信号同时为高时，输出高电平，其余时间为低电平。例如，L1为高电平，第二选择控制开关42导通，S1上的信号输出至第一选择控制开关41的栅极端；同时S1为高电平，第一选择控制开关41导通，G1上的信号就输出至栅线。第三级子驱动电路的10条信号输出线L1～L10可将阵列基板上全部的栅线分为10个部分分别控制，第1个部分为第1-100条栅线，第2个部分为第101-200条栅线，依次类推；第二级子驱动电路的10条信号输出线S1～S10再将每一部分的100条线分成10组分别控制，每组有10条栅线，分别为第1组是第1-10条栅线，第2组是第11-20条栅线等；第一级子驱动电路的10条信号输出线G1～G10再分别和每组里的10条栅线相连，G1连接第1条栅线，G2连接第2条栅线等，给他们提供栅极数据信号。工作时，分别按每一部分、每一组、每条栅线逐次打开，形成和现在的驱动方式相同的效果。例如，初始时，G1、S1和L1均为高电平，第二选择控制开关42导通，S1信号输出至第一选择控制开关41，由于S1也为高电平，第一选择控制开关41导通，G1信号输出至第一条栅线。接着，第一级子驱动电路根据CPV信号进行移位，从G1移位至G2，G2为高电平，同理，G2上的信号可以输出至第2条栅线，依次直至G10上的信号输出至第10条栅线后，第一级子驱动电路移位结束，并输出移位结束信号STV out至第二级子驱动电路，作为第二级子驱动电路的移位时钟信号。第二级子驱动电路根据该信号进行移位，从S1移位至S2，S2连接着第11-20条栅线，同理，S2可以控制第11-20条栅线上的第一选择控制开关41导通，G1～G10上的信号依次移位输出至第11-20条栅线上，在此不再赘述。

本实施例通过将栅极驱动电路设置为多级驱动的结构，利用该多级结构将阵列基板上的栅线分成多级的栅线组，实现了以较少的信号输出线控制全部的栅线，解决了目前栅极驱动电路信号输出线数较多且成本高的问题，减少信号输出线的数量，降低成本。

图4为本发明栅极驱动电路第二实施例的结构示意图，如图4所示，本实施例的各级子驱动电路的结构与第一实施例相同，可参见第一实施例。本实施例与第一实施例的区别在于，各级子驱动电路和栅线上的选择控制开关的连接方式有所不同。第二选择控制开关42的源极端连接第二级信号输出线，漏极端连接第一选择控制开关41的栅极端，栅极端连接第一级信号输出线；第一选择控制开关41的源极端连接第三级信号输出线，漏极端连接栅线。

本实施例连接方式相对于第一实施例，使得移位时钟频率最快的驱动级(第一级)用于控制负载最小的开关；移位时钟最慢的一级(第三级)用于驱动连接好后的栅线。在设计上来看，这样更为合理。其具体的驱动过程如下：初始时，L1、S1和G1均为高电平，此时，第一选择控制开关41和第二选择控制开关42均导通，L1信号输出至第1条栅线即Gate1。由于G1～G10的移位时钟频率大于L1～L10的移位时钟频率，所以L1和S1不变，仍为高电平，G1移位至G2，此时第二个100条栅线组中的第1条栅线即第101条栅线Gate101导通，L1信号输出至第101条栅线即Gate101；接着，G2移位至G3，第三个100条栅线组中的第1条栅线即第201条栅线Gate201导通，L1信号输出至第201条栅线即Gate201；依次类推，直至G9移位至G10，第十个100条栅线组中的第1条栅线即第901条栅线Gate901导通，L1信号输出至第901条栅线即Gate901。至此第一级子驱动电路G1～G10移位结束，输出移位结束信号STV out至第二级子驱动电路，作为第二级子驱动电路的移位时钟信号。第二级子驱动电路根据该信号进行移位，从S1移位至S2，同时G1还要重新依次移位至G10，将按照Gate11、Gate111、Gate211、Gate311等的顺序依次导通，向上述栅线输入栅极驱动信号；S2移位至S3，将按照Gate21、Gate121、Gate221、Gate321等的顺序依次导通，向上述栅线输入栅极驱动信号等。第二级子驱动电路S1～S10移位结束后，再输出移位结束信号STV out至第三级子驱动电路，作为第三级子驱动电路的移位时钟信号。第三级子驱动电路根据该信号进行移位，从L1移位至L2，再按照Gate02、Gate102、Gate202、Gate302等的顺序依次导通，向上述栅线输入栅极驱动信号。后续将按照上述次序直至对所有的栅线进行导通，不再赘述。

图5为本发明栅极驱动电路第三实施例的结构示意图，如图5所示，本实施例的各级子驱动电路的结构与第一实施例相同，可参见第一实施例。本实施例与前两个实施例的主要区别在于，其中的第一选择控制开关和第二选择控制开关串联连接。第一选择控制开关41的栅极端连接第三级信号输出线，第二选择控制开关42的栅极端连接第二级信号输出线，第一选择控制开关41的源极端与第二选择控制开关42的漏极端相连接。

本实施例连接方式相对前两个实施例，结构更加简单，适用于小尺寸的液晶显示器。其工作原理同上述两个实施例，同理，只有当S、L控制信号同时为高时，栅线所连接的G信号才能送到相应的栅线上去。

图6为本发明栅极驱动电路第四实施例的结构示意图，如图6所示，本实施例中的栅极驱动电路与上述几个实施例的区别在于，其为两级驱动结构。如图6所示，本实施例的栅极驱动电路包括第一级子驱动电路S和第二级子驱动电路G。其中，第一级子驱动电路S的第一级信号输出线数可以较多，例如为300条，第二级子驱动电路G的信号输出线数可以为3条，即G1-G3。阵列基板上的每条栅线52上只设置有一个选择控制开关，即第一选择控制开关51。由G的信号控制该第一选择控制开关51的导通，从而控制S信号是否可以输出至相应的栅线52上去。

本实施例的栅极驱动的工作原理为，G1上信号为高电平，第1条栅线连接的第一选择控制开关导通，S信号输出至第1条栅线；G1移位至G2，第2条栅线连接的第一选择控制开关导通，S信号输出至第2条栅线，依次至G2移位至G3，第3条栅线连接的第一选择控制开关导通，S信号输出至第3条栅线。然后，第二级子驱动电路G输出移位结束信号至第一级子驱动电路S，作为S的移位时钟信号，S1移位至S2，开始连接第4-6条栅线，第二级子驱动电路G重新从G1依次移位至G3，相应选择第4、第5和第6条栅线。顺序导通不再赘述。

上述具有多级驱动结构的栅极驱动电路，仅以三级驱动结构和两级驱动结构为例进行说明，其级数和每一级的信号输出线数可以进行变动。此外，阵列基板上的栅线通过选择控制开关与栅极驱动芯片进行连接可以有多种方式，不局限于上述的几种结构。

上述实施例通过将栅极驱动电路设置为多级驱动的结构，利用该多级结构将阵列基板上的栅线分成多级的栅线组，实现了以较少的信号输出线控制全部的栅线，解决了目前栅极驱动电路信号输出线数较多且成本高的问题，减少信号输出线的数量，降低成本。

在上述实施例的栅极驱动电路的基础上，进一步考虑到液晶显示器在进行栅极扫描驱动时可能会出现如下情况：即未被选择导通的栅线有时由于各种原因可能会出现高电平的异常状态，进而会使得该栅线上的TFT导通，影响画面显示品质。为防止可能出现的上述情况，本发明实施例在图2～图6所示的栅极驱动电路实施例的基础上，可以在该栅极驱动电路上进一步增设电位保持部件。

如图7所示，图7为本发明栅极驱动电路中的电位保持部件连接状态示意图。该电位保持部件可以为漏极与栅极连接的NMOS结构的TFT61，该TFT61的栅极和漏极均连接栅极驱动电路中选择控制开关62的漏极端即信号输出端，该信号输出端与栅线连通；TFT61的源极连接所述选择控制开关62的栅极端，该栅极端输入选择控制开关62的控制信号。该漏极与栅极连接的NMOS结构的TFT起到了二极管的功能，即只能单向导通；该电位保持部件也可以为二极管。

该电位保持部件的工作原理为：当该控制信号为低电平时，选择控制开关62关断。此时，如果选择控制开关62的漏极端有高电平出现，TFT61可以导通，将漏极端保持与低电位连通，从而将漏极端拉回到低电平，使与漏极端连接的栅线上的TFT保持关断状态。

本实施例的电位保持部件的设置可以起到在选择控制开关未导通的情况下，将所述选择控制开关的漏极端保持为低电位的作用，从而可以有效防止上述未被选择栅线出现高电平情况的发生。

如下再以在图4所示的栅极驱动电路上增设电位保持部件为例，对栅极驱动电路的结构和工作原理进行说明。

图8为本发明栅极驱动电路第五实施例的结构示意图，本实施例的栅极驱动电路是在图4所示的栅极驱动电路上增设了电位保持部件，该电位保持部件可以为二极管。

如图8所示，该栅极驱动电路还可以包括第一二极管43和第二二极管44。其中，第一二极管43的阳极端可以连接第一选择控制开关41的漏极端，其阴极端可以连接第一选择控制开关的栅极端和第二选择控制开关42的漏极端。第二二极管44的阳极端可以连接第二选择控制开关42的漏极端，其阴极端可以连接第二选择控制开关42的栅极端，即G级信号输出线。

本实施例的栅极驱动电路的工作原理如下：例如，对于第一条栅线即Gate1，需要在其连接的L、S和G三级信号输出线都输出高电平时，第一选择控制开关41和第二选择控制开关42才可以均导通，向Gate1输入栅极信号。现在假设Gate1处于未被选择导通的状态，即L、S和G三级信号输出线中至少有一级处于低电平状态。此时，Gate1发生了高电平的异常情况，则根据二极管的导通原理，第一二极管43和第二二极管44必然依次均导通。

如果G信号输出线为低电平，则第一选择控制开关41的漏极端即栅极驱动电路的信号输出端与G信号输出线上的低电平连通，就可以将信号输出端拉回到低电位，使Gate1上的TFT处于关断状态。如果S信号输出线为低电平，则G信号输出线上的高电平会导通第二选择控制开关42，使得S信号输出线与第一二极管43的阴极端连通，进而与信号输出端连通，也可以将信号输出端拉回到低电位。如果L信号输出线为低电平，则S信号输出线和G信号输出线上的高电平会使得第一选择控制开关41和第二选择控制开关42均导通，这样就直接将信号输出端与低电平连通，同样起到了将信号输出端拉回到低电位的作用。

图2～图6中的其他栅极驱动电路实施例同样可以采用增设电位保持部件的结构，其设置和工作原理与下面的实施例类似，本领域技术人员可以据此进行实施，在此不再赘述。

本实施例的栅极驱动电路通过设置电位保持部件，并利用该电位保持部件将信号输出端与低电位信号连通，可以起到在选择控制开关未导通的情况下，将所述选择控制开关的漏极端保持为低电位的作用，从而可以有效防止上述未被选择栅线出现高电平情况的发生。

在上述栅极驱动电路实施例的基础上，本发明还提供了一种包括上述栅极驱动电路的液晶显示器，以下对采用上述栅极驱动电路进行栅极驱动的液晶显示器的结构和驱动原理进行说明。

图9为本发明液晶显示器第一实施例的结构示意图，如图9所示，本实施例的液晶显示器为单侧驱动结构，其中包括阵列基板31、源极驱动芯片32和栅极驱动芯片33。栅极驱动芯片33包括第一输出部；所述第一输出部的多条信号输出线与设置在阵列基板栅线一侧的选择控制开关相连接，并在所述选择控制开关的控制下，向相连接的所述栅线输入栅极数据信号。由于该栅极驱动芯片33的信号输出线的数目较少，其三级驱动电路中的每一级只具有10条信号输出线，总共仅有30条信号输出线，因此，可以通过表面贴装工艺将其直接贴装在PCB34上，免除目前的栅极驱动芯片的OLB Bonding工艺，相对于目前的栅极驱动芯片，输出线数减少，降低了芯片成本，并且使得工艺简单化。该栅极驱动芯片33贴装在PCB34上后，可以将其信号输出线35通过源极驱动芯片32所在的薄膜连接到阵列基板31上。该阵列基板31上的每一条栅线上均设置有选择控制开关，各栅线可以通过该选择控制开关与信号输出线35连接，由栅极驱动芯片33对栅线进行多级驱动。

在此基础上，还可以采用混合驱动的方式，如图7所示，一侧驱动方式采用本发明的多级驱动结构的栅极驱动芯片，另一侧保留了现有的COF驱动方式，栅极驱动芯片36通过COF工艺bonding在阵列基板上。这种方式，可以根据情况，选择其中任意一种驱动方式即可，而且有利于在工艺条件较差的情况下保证良品率。

图10为本发明液晶显示器第二实施例的结构示意图，如图10所示，本实施例与第一实施例的不同点在于，本实施例的液晶显示器还可以采用双侧驱动结构，对栅线的两侧同时进行驱动，这样可以保证信号在栅线两端的均匀性。具体的，所述的栅极驱动电路还包括第二输出部，所述第二输出部的多条信号输出线37与设置在阵列基板31栅线另一侧的选择控制开关相连接，并在所述选择控制开关的控制下，向相连接的所述栅线输入栅极数据信号。

本实施例中，由于S级的通道数较多，因此可以采用COG技术将其Bonding在阵列基板上。G1～3信号可以通过PCB经X-COF或X-FPC输入到阵列上，也可以是由栅极驱动芯片自己提供。所述栅极驱动芯片为COF器件、COG器件或GOA器件，或者选择控制开关与栅极驱动芯片为集成GOA器件。采用该多级驱动结构的栅极驱动芯片，可以减少GOA工艺所需要的面积和工艺难度。

本实施例通过将栅极驱动电路设置为多级驱动的结构，利用该多级结构将阵列基板上的栅线分成多级的栅线组，实现了以较少的信号输出线控制全部的栅线，解决了目前栅极驱动电路信号输出线数较多且成本高的问题，减少信号输出线的数量，降低成本；可以减少栅极驱动芯片的使用量，且可以免除栅极侧的COF Bonding工艺，降低成本。

最后应说明的是：以上实施例仅用以说明本发明的技术方案而非对其进行限制，尽管参照较佳实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对本发明的技术方案进行修改或者等同替换，而这些修改或者等同替换亦不能使修改后的技术方案脱离本发明技术方案的精神和范围。

Claims (10)

1.一种栅极驱动电路，包括第一级子驱动电路，所述第一级子驱动电路包括多条信号输出线，其特征在于，还包括：

至少一级用于将阵列基板上的栅线分成多个栅线组的分组子驱动电路，所述第一级子驱动电路的多条信号输出线用于连接所述栅线组中的各条栅线，并根据第一级移位时钟信号在各条栅线间进行移位输入栅极数据信号；所述分组子驱动电路用于根据第二级移位时钟信号通过导通选择控制开关在所述多个栅线组间进行移位选择栅线组；

其中，至少一级所述分组子驱动电路包括第二级子驱动电路，所述第二级子驱动电路具有多条用于将所述栅线分成多个第一栅线组的第二级信号输出线，所述第一栅线组中包括多条栅线，每一条所述第二级信号输出线连接一个所述第一栅线组中的所有栅线；

所述第一级子驱动电路具有多条用于分别与所述多条栅线连接的第一级信号输出线，并根据第一级移位时钟信号在所述多条栅线中逐个移位输入栅极数据信号；所述第二级子驱动电路还用于根据第二级移位时钟信号通过导通选择控制开关在所述多个第一栅线组间进行逐个移位选择；

所述分组子驱动电路还包括：

第三级子驱动电路，所述第三级子驱动电路具有多条用于将所述栅线分成多个第二栅线组的第三级信号输出线，每一个所述第二栅线组中包括多个所述第一栅线组，并根据第三移位时钟信号通过导通选择控制开关在所述多个第二栅线组间进行逐个移位选择。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述选择控制开关包括第一选择控制开关和第二选择控制开关；所述第一选择控制开关用于控制栅极数据信号与所述栅线的导通，所述第二选择控制开关用于控制所述第一选择控制开关的导通。

3.根据权利要求2所述的栅极驱动电路，其特征在于，所述第二选择控制开关的源极端连接第二级信号输出线，漏极端连接第一选择控制开关的栅极端，栅极端连接第三级信号输出线；所述第一选择控制开关的源极端连接第一级信号输出线，漏极端连接所述栅线；所述第一级子驱动电路的移位时钟频率大于所述第三级子驱动电路的移位时钟频率。

4.根据权利要求2所述的栅极驱动电路，其特征在于，所述第二选择控制开关的源极端连接第二级信号输出线，漏极端连接第一选择控制开关的栅极端，栅极端连接第三级信号输出线；所述第一选择控制开关的源极端连接第一级信号输出线，漏极端连接所述栅线；所述第一级子驱动电路的移位时钟频率小于所述第三级子驱动电路的移位时钟频率。

5.根据权利要求1所述的栅极驱动电路，其特征在于，所述选择控制开关包括第一选择控制开关和第二选择控制开关；所述第一选择控制开关和第二选择控制开关串联连接，所述第一选择控制开关的栅极端连接第三级信号输出线，所述第二选择控制开关的栅极端连接第二级信号输出线，所述第一选择控制开关的源极端与第二选择控制开关的漏极端相连接。

6.根据权利要求1～5任一所述的栅极驱动电路，其特征在于，还包括：

电位保持部件，所述电位保持部件的第一端连接所述选择控制开关的漏极端，第二端连接所述选择控制开关的栅极端，所述电位保持部件只能从所述第一端至第二端单向导通，用于当所述选择控制开关关闭时，将所述选择控制开关的漏极端保持为低电位。

7.根据权利要求6所述的栅极驱动电路，其特征在于，所述电位保持部件为二极管，或者，漏极与栅极连接的NMOS结构的TFT。

8.一种包括权利要求1～7任一所述的栅极驱动电路的液晶显示器，包括对盒设置的阵列基板和彩膜基板，所述阵列基板上交叉设置有栅线和数据线，其特征在于，

每条所述栅线通过所述栅极驱动电路中的选择控制开关与所述栅极驱动电路中的信号输出线相连接，用于接收所述栅极驱动电路输出的栅极数据信号。

9.根据权利要求8所述的液晶显示器，其特征在于，所述的栅极驱动电路包括第一输出部；所述第一输出部的多条信号输出线和选择控制开关在所述阵列基板的一侧与栅线相连接，并在所述选择控制开关的控制下，向相连接的所述栅线输入栅极数据信号。

10.根据权利要求9所述的液晶显示器，其特征在于，所述的栅极驱动电路还包括第二输出部，所述第二输出部的多条信号输出线和选择控制开关在所述阵列基板的另一侧与栅线相连接，并在所述选择控制开关的控制下，向相连接的所述栅线输入栅极数据信号。

Images