CN102063886A - 接口电路及通过其传送数据的方法 - Google Patents

接口电路及通过其传送数据的方法 Download PDF

Info

Publication number
CN102063886A
CN102063886A CN201010180873.7A CN201010180873A CN102063886A CN 102063886 A CN102063886 A CN 102063886A CN 201010180873 A CN201010180873 A CN 201010180873A CN 102063886 A CN102063886 A CN 102063886A
Authority
CN
China
Prior art keywords
sub
pixel data
receivers
cycle
interface circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010180873.7A
Other languages
English (en)
Other versions
CN102063886B (zh
Inventor
林家良
郑光廷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Himax Technologies Ltd
Original Assignee
Himax Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Technologies Ltd filed Critical Himax Technologies Ltd
Publication of CN102063886A publication Critical patent/CN102063886A/zh
Application granted granted Critical
Publication of CN102063886B publication Critical patent/CN102063886B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Information Transfer Systems (AREA)

Abstract

接口电路及通过其传送数据的方法。该接口电路包含数个接收器、多工器、数个移位寄存器及锁存器电路。每一个接收器在一时间周期中接收数个子像素数据其中一个。多工器对所接收的子像素数据进行多工处理。移位寄存器相对应接收器，且每一个移位寄存器暂存经多工处理后的子像素数据。锁存器电路根据移位寄存器信号接收暂存于移位寄存器中的子像素数据。在选择模式下，接收器中数个开启以接收子像素数据，且其余接收器关闭。

Description

接口电路及通过其传送数据的方法
技术领域
本发明内容涉及一种接口电路，且特别涉及一种接口电路以及用以经接口电路传送数据的方法。
背景技术
一般而言，在目前大多数的电子装置中，均会使用高速差动数据传输的技术，且高速差动数据传输通常用于数据在长距离的传输时，其传输率高于每秒100百万位(Mbps)的情况，以及用于将数据转移至不同显示器的情况。
然而，差动数据传输接口电路通常是制作成3端子差动对(3-pair)和6端子差动对(6-pair)其中一种，因此当3端子差动对类型的接口电路接收数据时，其便无法再接收6端子差动对类型的数据，反之亦然。因此，当接口电路使用时，其操作便显得不具有弹性，且可能为了需要适当地传送两种类型的数据，而因此增加制作成本。
发明内容
本发明内容的一目的是在提供一种接口电路，藉以使数据传输在电路中进行时可更有弹性。
本发明内容的一目的是在提供一种经由接口电路传送数据的方法，藉以简易地进行不同类型数据的传送。
本发明内容的一技术样态是关于一种接口电路，其包含多个接收器、一多工器、多个移位寄存器以及一锁存器电路。每一个接收器用以在一时间周期中接收多个子像素(sub-pixel)数据其中一个。多工器用以多工处理由接收器所接收的子像素数据。移位寄存器相对应接收器，且每一个移位寄存器用以暂存经多工处理后的子像素数据。锁存器电路根据一移位寄存器信号接收暂存于移位寄存器中的子像素数据。其中，在一选择模式下，接收器中的数个被开启以接收子像素数据，且其余接收器被关闭。
本发明内容的一技术样态是关于一种经由接口电路传送数据的方法，其包含提供多个接收器；在一选择模式下，开启接收器中的数个以接收多个子像素数据，并关闭其余接收器；多工处理所接收到的子像素数据；暂存经多工处理的子像素数据；以及根据一移位寄存器信号输出所暂存的子像素数据。
根据本发明的技术内容，应用前述接口电路及传送数据的方法，不仅可有弹性地传送不同类型的数据，而且更可节省制作所需的成本。
附图说明
图1是依照本发明实施例绘示一种3/6端子差动对类型的微型LVDS接口电路的示意图。
图2是依照本发明实施例绘示一种在正常模式下子像素数据进行传送的时序示意图。
图3是依照本发明实施例绘示一种在选择模式下子像素数据进行传送的时序示意图。
图4是依照本发明实施例绘示一种经由接口电路传送数据的方法的流程图。
【主要元件符号说明】
100：3/6端子差动对类型的微型LVDS接口电路
102：接收器
104：多工器
106：移位寄存器
108：开关
110：锁存器电路
402～420：步骤
具体实施方式
下文举实施例配合附图作详细说明，但所提供的实施例并非用以限制本发明所涵盖的范围，而结构运作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本发明所涵盖的范围。其中附图仅以说明为目的，并未依照原尺寸作图。
本发明实施例提出一种接口电路，其包括多个接收器、一多工器、多个移位寄存器以及一锁存器电路。每一个接收器用以在一时间周期中接收多个子像素数据其中一个。多工器用以多工处理由接收器所接收的子像素数据。移位寄存器相对应接收器，且每一个移位寄存器用以暂存经多工处理后的子像素数据。锁存器电路根据一移位寄存器信号接收暂存于移位寄存器中的子像素数据。在一选择模式下，接收器中的数个被开启以接收子像素数据，而其余接收器则是被关闭。
上述接口电路为一差动信号接口电路，例如：低电压差动信号(LVDS)接口电路、总线LVDS接口电路(BLVDS)、微型LVDS接口电路(mini-LVDS)以及低摆幅差动信号(RSDS)接口电路。下述以3/6端子差动对类型的微型LVDS接口电路作例子来说明。
图1是依照本发明实施例绘示一种3/6端子差动对类型的微型LVDS接口电路的示意图。3/6端子差动对类型的微型LVDS接口电路100包括六个接收器(Rx)102、一多工器(MUX)104、相对应数量的移位寄存器106和开关108，以及一锁存器电路110。在一正常模式(或6端子差动对模式)下，全部接收器102会开启而在一时间周期中相对应地接收子像素数据(如：R1、G1、B1、R2、G2、B2、...等等)。
图2是依照本发明实施例绘示一种在正常模式下子像素数据进行传送的时序示意图。同时参照图1和图2。首先，全部接收器102在时间周期T1中相对应地接收子像素数据R1、G1、B1、R2、G2、B2。接着，多工器104同时对接收器102所接收到的子像素数据进行多工处理。在一实施例中，多工器104根据一6端子差动对模式信号同时处理由全部接收器102所接收到的子像素数据。在多工器104对子像素数据进行多工处理之后，移位寄存器106相对应且暂时存储由多工器104处理后的子像素数据。然后，暂存的子像素数据再根据移位寄存器信号SR同时经由开关108输出至锁存器电路110，或经由开关108输出至包含锁存器电路110的驱动器。
另一方面，在一选择模式(或3端子差动对模式)下，上述接收器102中的三个会开启，而其余接收器102则会关闭，此时其余关闭的接收器102可视为假性(dummy)接收器。图3是依照本发明实施例绘示一种在选择模式下子像素数据进行传送的时序示意图。同时参照图1和图3。在选择模式下，开启的接收器102于第一时间周期T1中相对应地接收与开启的接收器102相同数目的子像素数据(如：R1、G1、B1)。之后，开启的接收器102再于相邻第一时间周期T1的第二时间周期T2中，相对应地接收另外与开启的接收器102相同数目的子像素数据(如：R2、G2、B2)。
在第一时间周期T1中所接收的子像素数据R1、G1、B1会先由多工器104进行多工处理(多工器104可根据一3端子差动对模式信号对子像素数据进行处理)，接着再分别存储于三个相对应的移位寄存器106中。之后，在第二时间周期T2中所接收的子像素数据R2、G2、B2再由多工器104进行多工处理，并分别存储于另外三个相对应的移位寄存器106中。然后，在第一时间周期T1和第二时间周期T2中所接收并存储于移位寄存器106中的子像素数据R1、G1、B1、R2、G2、B2，再根据移位寄存器信号SR并经由开关108，同时输出至锁存器电路110或包含锁存器电路110的驱动器。
值得注意的是，由于较先接收并处理的子像素数据R1、G1、B1必须于相对应的移位寄存器106中等待，直到较后接收并处理的子像素数据R2、G2、B2输入并存储于另外相对应的移位寄存器106中，因此3端子差动对模式下的移位寄存器信号SR，其周期应是6端子差动对模式下移位寄存器信号SR的周期的两倍，使得较先接收的子像素数据R1、G1、B1与较后接收的子像素数据R2、G2、B2可根据移位寄存器信号SR同时输出至锁存器电路110。
因此，上述3/6端子差动对类型的微型LVDS接口电路100，可通过上述控制接收器102和移位寄存器106以及安排传输数据的方式，在3端子差动对模式和6端子差动对模式之间切换。
图4是依照本发明实施例绘示一种经由接口电路传送数据的方法的流程图。首先，提供多个接收器(步骤402)。接着，判断接收器是否操作在选择模式下(步骤404)。当接收器并非操作在选择模式下而是一正常模式下时，开启全部接收器(如：6个接收器)以接收多个子像素数据(步骤406)，其中此步骤还可包含于一时间周期中相对应地接收与开启的接收器相同数目的子像素数据。之后，多工处理所接收到的子像素数据(步骤408)，并且暂存经多工处理的子像素数据(步骤410)。然后，再根据一移位寄存器信号将暂存的子像素数据输出至例如锁存器电路或驱动器(步骤412)。
另一方面，当接收器操作在选择模式下时，开启接收器中的数个(如：3个接收器)以接收子像素数据，并关闭其余接收器(步骤414)，其中此步骤更可包含于第一时间周期中相对应地接收与开启的接收器相同数目的子像素数据，且于相邻第一时间周期的第二时间周期中相对应地接收另外与开启的接收器相同数目的子像素数据。接着，依序多工处理于不同时间周期中所接收的子像素数据(步骤416)；亦即，先多工处理于第一时间周期中所接收的子像素数据，而后再多工处理于第二时间周期中所接收的子像素数据。之后，依序且分别将不同时间周期中所接收的子像素数据存储于相对应的移位寄存器(步骤418)；亦即，在分别存储第一时间周期中所接收的子像素数据于相对应的移位寄存器后，再分别存储第二时间周期中所接收的子像素数据于其它相对应的移位寄存器。然后，根据移位寄存器信号同时输出第一时间周期和第二时间周期中接收而暂存的子像素数据(步骤420)。
由上述本发明的实施例可知，应用前述接口电路以及经由接口电路传送数据的方法，可弹性地在不同差动对模式下传送数据。此外，也可因此节省用以传送数据所需的数据总线数目，进而减少制作成本。
虽然本发明已以实施方式公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附权利要求书所界定者为准。

Claims (16)

1.一种接口电路，包含：
多个接收器，每一这些接收器用以在一时间周期中接收多个子像素数据其中一个；
一多工器，用以多工处理由这些接收器所接收的这些子像素数据；
多个移位寄存器，相对应这些接收器，每一这些移位寄存器用以暂存经多工处理后的这些子像素数据；以及
一锁存器电路，根据一移位寄存器信号接收暂存于这些移位寄存器中的这些子像素数据；
其中在一选择模式下，这些接收器中的数个被开启以接收这些子像素数据，且这些接收器中的其余接收器被关闭。
2.如权利要求1所述的接口电路，其中在该选择模式下，这些接收器于一第一时间周期中相对应地接收与这些开启的接收器相同数目的这些子像素数据，且于相邻该第一时间周期的一第二时间周期中相对应地接收另外与这些开启的接收器相同数目的这些子像素数据。
3.如权利要求2所述的接口电路，其中在该第一时间周期中所接收的这些子像素数据经多工处理并分别存储在相对应的这些移位寄存器后，该第二时间周期中所接收的这些子像素数据经多工处理并分别存储在另外相对应的这些移位寄存器。
4.如权利要求3所述的接口电路，其中该第一时间周期和该第二时间周期中所接收的这些子像素数据根据该移位寄存器信号同时自这些移位寄存器输出至该锁存器电路。
5.如权利要求1所述的接口电路，其中在该选择模式下接收这些子像素数据的这些接收器的数目为3个。
6.如权利要求1所述的接口电路，其中在一正常模式下这些接收器的全部接收这些子像素数据。
7.如权利要求6所述的接口电路，其中在该正常模式下这些接收器于一第三时间周期中相对应地接收与这些接收器相同数目的这些子像素数据由该多工器进行同时多工处理、由相对应的这些移位寄存器暂存以及根据该移位寄存器信号同时输出至该锁存器电路。
8.如权利要求6所述的接口电路，其中在该正常模式下接收这些子像素数据的这些接收器的数目为6个。
9.如权利要求1所述的接口电路，其中该接口电路为一差动信号接口电路。
10.一种经由接口电路传送数据的方法，包含：
提供多个接收器；
在一选择模式下，开启这些接收器中的数个以接收多个子像素数据，并关闭这些接收器中的其余接收器；
多工处理所接收到的这些子像素数据；
暂存经多工处理的这些子像素数据；以及
根据一移位寄存器信号输出所暂存的这些子像素数据。
11.如权利要求10所述的方法，其中在该选择模式下由这些接收器接收这些子像素数据的步骤还包含：
在一第一时间周期中相对应地接收与这些开启的接收器相同数目的这些子像素数据；以及
在相邻该第一时间周期的一第二时间周期中相对应地接收另外与这些开启的接收器相同数目的这些子像素数据。
12.如权利要求11所述的方法，其中多工处理所接收到的这些子像素数据的步骤还包含：
在多工处理完该第一时间周期中所接收的这些子像素数据后，多工处理该第二时间周期中所接收的这些子像素数据。
13.如权利要求12所述的方法，其中暂存经多工处理的这些子像素数据的步骤还包含：
在分别存储该第一时间周期中所接收的这些子像素数据于相对应的移位寄存器后，分别存储该第二时间周期中所接收的这些子像素数据于其它相对应的移位寄存器。
14.如权利要求13所述的方法，其中输出所暂存的这些子像素数据的步骤还包含：
根据该移位寄存器信号同时输出该第一时间周期和该第二时间周期中接收而暂存的这些子像素数据。
15.如权利要求10所述的方法，还包含：
在一正常模式下开启这些接收器的全部以接收这些子像素数据。
16.如权利要求15所述的方法，其中由这些接收器的全部接收这些子像素数据的步骤还包含：
在一第三时间周期中相对应地接收与这些接收器相同数目的这些子像素数据以供进行同时多工处理、暂存以及根据该移位寄存器信号同时输出。
CN201010180873.7A 2009-11-16 2010-05-13 接口电路及通过其传送数据的方法 Active CN102063886B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/619,332 2009-11-16
US12/619,332 US8390605B2 (en) 2009-11-16 2009-11-16 Interface circuit and method for transmitting data through the same

Publications (2)

Publication Number Publication Date
CN102063886A true CN102063886A (zh) 2011-05-18
CN102063886B CN102063886B (zh) 2013-10-16

Family

ID=43999135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010180873.7A Active CN102063886B (zh) 2009-11-16 2010-05-13 接口电路及通过其传送数据的方法

Country Status (3)

Country Link
US (1) US8390605B2 (zh)
CN (1) CN102063886B (zh)
TW (1) TWI420815B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9785592B2 (en) 2014-01-22 2017-10-10 Avago Technologies General Ip (Singapore) Pte. Ltd. High density mapping for multiple converter samples in multiple lane interface

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101071553A (zh) * 2006-05-11 2007-11-14 联华电子股份有限公司 数据恢复装置与方法
WO2008026164A2 (en) * 2006-08-29 2008-03-06 Koninklijke Philips Electronics N.V. Method and apparatus for synchronization of a high speed lvds communication
CN101149907A (zh) * 2006-09-18 2008-03-26 奇景光电股份有限公司 具源极驱动器的液晶显示器及数据传输方法
CN101419791A (zh) * 2007-10-22 2009-04-29 联咏科技股份有限公司 差动信号接口装置及其相关传输方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004517357A (ja) * 2000-12-22 2004-06-10 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 自由にプログラム可能なマルチプレックス・レートを備える表示装置
DE10241385A1 (de) * 2002-09-06 2004-03-25 Infineon Technologies Ag Integrierter Schaltkreis
TW567678B (en) * 2002-10-08 2003-12-21 Ind Tech Res Inst Driving system for Gamma correction
JP4230381B2 (ja) * 2004-02-25 2009-02-25 旭化成エレクトロニクス株式会社 Ｌｖｄｓシステム、その送信側回路、および、その受信側回路
DE102004014973B3 (de) * 2004-03-26 2005-11-03 Infineon Technologies Ag Parallel-Seriell-Umsetzer
KR100688538B1 (ko) * 2005-03-22 2007-03-02 삼성전자주식회사 디스플레이 패널에서 내부 메모리 스킴 변경을 통한 배치 면적을 최소화하는 디스플레이 패널 구동 회로 및 이를 이용한 디스플레이 패널 회로 구동 방법
US7372381B2 (en) * 2005-07-01 2008-05-13 Texas Instruments Incorporated Programmable serializer for a video display
US7642939B2 (en) * 2008-05-15 2010-01-05 Samplify Systems, Inc. Configurations for data ports at digital interface for multiple data converters

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101071553A (zh) * 2006-05-11 2007-11-14 联华电子股份有限公司 数据恢复装置与方法
WO2008026164A2 (en) * 2006-08-29 2008-03-06 Koninklijke Philips Electronics N.V. Method and apparatus for synchronization of a high speed lvds communication
CN101149907A (zh) * 2006-09-18 2008-03-26 奇景光电股份有限公司 具源极驱动器的液晶显示器及数据传输方法
CN101419791A (zh) * 2007-10-22 2009-04-29 联咏科技股份有限公司 差动信号接口装置及其相关传输方法

Also Published As

Publication number Publication date
TWI420815B (zh) 2013-12-21
TW201119230A (en) 2011-06-01
CN102063886B (zh) 2013-10-16
US8390605B2 (en) 2013-03-05
US20110115755A1 (en) 2011-05-19

Similar Documents

Publication Publication Date Title
US7596142B1 (en) Packet processing in a packet switch with improved output data distribution
CN101291546B (zh) 核心路由器交换结构协处理器
US7817652B1 (en) System and method of constructing data packets in a packet switch
US7439763B1 (en) Scalable shared network memory switch for an FPGA
CN102326363B (zh) 具有使用缓冲器描述表的控制器区域网络模块的微控制器
CN103986680A (zh) 一种小型化双通道ofdm通信系统及其实现方法
CN103141066A (zh) 发送电路、接收电路、发送方法、接收方法、通信系统及其通信方法
GB2464310A (en) Scheduling transmission of selected data packets from ingress to egress ports in a switching device.
CN102193888B (zh) 数据传输系统与可编程串行外围设备接口控制器
CN102971997B (zh) 包括数据分段和数据描述分段的分组缓冲器
CN107710184A (zh) 具有少于八位的字节及可变分组大小的spi接口
WO2009087344A1 (en) Switching method
CN102063886B (zh) 接口电路及通过其传送数据的方法
CN106372010A (zh) 封包存取方法以及相关封包存取装置
CN101308480A (zh) 主机串口同时连接多个异步串口设备的方法
CN105045756B (zh) 一种串口数据处理方法及系统
US6728251B1 (en) Switching apparatus comprising a centralized switch core and at least one SCAL element(s) for the attachment of various protocol adapters
CN100396044C (zh) 动态缓存管理的atm交换装置及其交换方法
US7747904B1 (en) Error management system and method for a packet switch
US7730276B1 (en) Striping of data into memory of a network data switch to prevent read and write collisions
CN103827836A (zh) 存储数据的方法和装置
EP1424871B1 (en) Method and apparatus capable of transferring very high data rates across a midplane or backplane
JP2003204327A5 (zh)
CN113986792A (zh) 一种数据位宽转换方法及通信设备
CN109766293B (zh) 连接芯片上fpga和人工智能模块的电路和系统芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant