JP2004517357A - 自由にプログラム可能なマルチプレックス・レートを備える表示装置 - Google Patents
自由にプログラム可能なマルチプレックス・レートを備える表示装置 Download PDFInfo
- Publication number
- JP2004517357A JP2004517357A JP2002553754A JP2002553754A JP2004517357A JP 2004517357 A JP2004517357 A JP 2004517357A JP 2002553754 A JP2002553754 A JP 2002553754A JP 2002553754 A JP2002553754 A JP 2002553754A JP 2004517357 A JP2004517357 A JP 2004517357A
- Authority
- JP
- Japan
- Prior art keywords
- display
- rows
- display device
- row
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/04—Partial updating of the display screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本発明は、複数の列C及び複数の行Rを備える表示ユニット1及び表示ドライバ2を有する、情報を表示する表示装置について述べる。更に、本発明は、ディスプレイの列Cに画像情報を供給する記憶手段3を備える表示ユニット1を制御する表示ドライバ2について述べる。本発明はまた、表示ユニット1及び表示ドライバ2を持つ表示装置を備える移動通信のための端末にも関する。前記ディスプレイのフレキシブルなマルチプレックス・レートを達成するために、制御装置4は、前記行Rの状態情報を含む状態信号に依存するディスプレイの規定可能な数の行Rをオフに切り換えるよう構成される。これにより、マルチプレックス・レートは自由にプログラム可能であり、故に、部分モード(N/=0)においては前記マルチプレックス・レートが低減され、これにより電力消費が低減される。更に、連続的ではない順序において行又は行のグループをイネーブルにすることが可能である。
Description
【0001】
【発明の属する技術分野】
本発明は、情報を表示する表示装置であって、複数の列及び複数の行を備える表示ユニット並びに表示ドライバを有する表示装置について述べる。更に、本発明は、ディスプレイの前記列に画像情報を供給する記憶手段を備えるディスプレイを制御する表示ドライバについて述べる。本発明はまた、表示ユニット及び表示ドライバを持つ表示装置を備える移動通信のための端末にも関する。
【0002】
【従来の技術】
液晶ディスプレイ(LCD)は、一般にポータブルコンピュータシステム、テレビ及び他の電子装置において用いられる。LCDはポータブルコンピュータのアプリケーションにおいて特に人気が出ている。なぜなら、LCDは十分に堅牢であり、動作させるのにほとんどスペースを必要としないからである。とりわけ移動電話及びPDA(Personal Digital Assistant)のような携帯型装置に組み込まれる表示装置におけるアプリケーションにおいては、最小限のエネルギでこれらの装置を駆動することが狙いである。
【0003】
パッシブマトリックス型の液晶表示装置は、高価なスイッチング素子を必要とせず、アクティブマトリックス液晶表示装置より高価ではないことから、パッシブマトリックス型液晶表示装置はポータブルコンピュータ及び携帯型電子装置のモニタとして普及している。
【0004】
このタイプのパッシブマトリックスディスプレイは、一般的に知られており、よく用いられている。前記パッシブマトリックスディスプレイは、多数の行の駆動を実現することが出来るよう、STN(Super Twisted Nematic)の効果に基くものが多くなってきている。
【0005】
LCDドライバの多くのアプリケーションはバッテリ駆動であり、ほとんどが移動電話である。バッテリ寿命はこのような電話の重要な市場を動かすもの(key market driver)の1つである。このような装置の電流消費が低減され得る場合には、待機時間は増大され得る。他の例においては、バッテリ容量が低減され、別の重要な要因である重量の低減を与えるかもしれない。待機モードの間ディスプレイをオフにすることは、電力を節約するための最良の方法ではあるが、これは、ユーザは装置が機能しているのかどうか、又は機能していないのかどうかが分からないことを意味し、幾つかの情報は引き続きユーザにとって利用可能にされなければならない。故に、幾つかの有用な情報、例えばネットワークプロバイダ又は時間を示すためにディスプレイの一部を作動させることが出来ることが必要とされる。ディスプレイの一部を使用することは、ディスプレイを完全にオンにすることと、完全にオフにすることとの間の妥協案である。
【0006】
マルチプレックス・レート(multiplex rate)は電流消費に対し強く影響を及ぼす。LCDドライバ回路は、多数のセグメント、例えば6400ピクセルにわたる制御を与える64行×100列を駆動するマルチプレックス法を用いる。単純に、ディスプレイは、行を選択し、次いでこの行と関連する列データを列出力上に呈示することにより動作する。次いで、表示ドライバ回路は次の行及び次の列データのセットへ進む。これは、ディスプレイ上にフリッカを生成しないように十分な割合で繰り返されなければならない。駆動される行の数がマルチプレックス・レートを規定する。全ての行が一回駆動されている場合、フレームが行われていると言われる。各行はフレームごとに一回しかアクティブではなく、それ故、任意の1つのピクセルの両端の平均電圧VRMSはマルチプレックス・レートに比例する。マルチプレックス・レートが高くなるにつれてピクセルにおける平均電圧は低くなる。低い平均電圧を補償するため、ピクセルに印加される供給電圧VOPが上げられる。供給電圧はDC−DCコンバータから生成される。VOPからとられるあらゆるマイクロアンペア(micro−amp)は、DC−DCコンバータにおける段(stage)数と同等の増倍係数(multiplication factor)を備える供給電圧VDDまで反映される。ディスプレイの供給電圧を低減させることは、非常に多くの電流の節約になり得る。マルチプレックス・レートが低減される場合、VOPが低減され、最終的には電流IDDも低減される。それ故、大雑把に言えば、段数が半減される場合には、表示装置のための供給電流IDDが半減されるであろう。
【0007】
欧州特許出願公開公報第EP0844600A1号は、同じパネル中に第1表示部及び第2表示部を持つ液晶表示装置(LCD)であって、これらの表示部の両方が駆動される通常動作モードに加えて、第2表示部のみが駆動される省電力動作モードも供給される液晶表示装置について記載している。省電力動作モードにおいては、省電力動作モードにおける表示部のデューティ比が通常動作モードにおける表示部のデューティ比より低く、時分割駆動波形は、不変の電源電圧を用いて印加され、バイアス電圧を必要としない。電力消費を低減させる液晶装置がこのようにして提供される。
【0008】
アクティブな表示エリアの低減の可能性を備える現在の表示装置においては、アクティブなエリアがシリコンチップ中にハードコード(hard code)される。これは、或る行数の使用、即ちディスプレイの頂部又は底部の或る行数の使用しか許容しない。これはエンドユーザにとって厳しい制限である。なぜならディスプレイの中央にネットワークプロバイダを表示し、底部に沿っておそらく何らかのアイコン情報を表示する可能性を持つ方が良いであろうからである。 ‘部分表示(partial display)’動作のために如何なる行のグループを選択することもハードウェアにおいて可能であるが、その場合に、これはドライバ回路に対して固定され、汎用LCDドライバとしては不適当である。
【0009】
【課題を解決するための手段】
それ故、本発明の目的は、自由にプログラム可能なマルチプレックス・レートと関連して必要な駆動電圧及び電力消費が可能な限り小さい上記のタイプの表示装置及び表示ドライバを提供することにある。
【0010】
これは、請求項1による表示装置及び請求項10による表示ドライバにより達成される。
【0011】
斯くして、マルチプレックス・レート及び表示エリアを自由に変えることが可能である。
【0012】
本発明の利点は、マルチプレックス・レートがより低い場合にかなり減少される電力消費にある。
【0013】
以下の好ましい実施例の詳細な説明が以下の図面と共に考慮に入れられる場合に本発明のより良い理解が得られ得る。
【0014】
【発明の実施の形態】
表示装置は、複数の列C及び複数の行Rを備える表示ユニット1、並びに表示されなければならない画像情報又は画像データを記憶するための、RAM3として実現される記憶手段3、制御装置4、及びマスクレジスタ5として実現される状態レジスタを含む表示ドライバ回路2を有する。
【0015】
チップ面積及び電力消費を低減させるための重要な方法の1つは、各LCDパッド(行及び列の両方)から制御装置4への信号を持たないことによるものである。
【0016】
これは次のように達成される。即ち、列データが直接的にRAM3から来る。従って、列出力部はRAM3の直下に置かれる。RAM3はどの行が現在アクティブであるかに従ってデータを出力する。これは、制御装置4において割り当てられる行カウンタ6の使用により達成される。行カウンタ6の出力はRAM3に供給される。次いで、RAM3が行カウンタ6をデコードし、適当なデータを出力する。駆動されるべき行数を表す行カウンタ6が最大カウントに達する場合に、行カウンタ6は0に戻り(roll over)、例えばMUX62:1システムの場合は行カウンタは0乃至61をカウントする。
【0017】
ディスプレイが動作するためには、各々の列データが列出力C0乃至Cnに出力されると同時に、正しい行Rがアクティブでなければならない。行カウンタ6の出力をデコードし、信号を各行パッドR0乃至R63に信号を送ることは、非常に大きなルーティングオーバーヘッドを含むであろう。次の行が常にその前の行に続くことは既知であることから、それ故、単純なシフトレジスタ7が用いられる。このシフトレジスタ7は制御装置4において割り当てられる異なる部分に細分される。行カウンタ6が戻るたびに、1がシフトレジスタ7の先頭(start)R0に入力される。行カウンタ6がインクリメントされるたびに、シフトレジスタ7はシフトされる。これは、行カウンタ6から行パッドR0への1つの信号8しか必要としない。典型的には表示ガラスレイアウト(display glass layout)の容易のために、行パッドR0乃至R63がダイ(die)9のまわりに配置される。
【0018】
表示されるべきテキストのキャラクタは通常5×7ドットのマトリックスアレイにおいて構成され、しばしば下線のための8番目の行を含む。これを念頭において、行選択を8個のグループに限定することが可能である。これらの行のグループ(ブロック)のいずれか又は全てがイネーブル(enable)にされ得る又は選択され得る。選択するため、8行のグループ(ブロック)ごとの状態として1ビットを記憶する適当な大きさのマスクレジスタが必要とされる。上記の単一のシフトレジスタ7は8ビットのセクションに分割される。各ブロック又は行のグループはマスクレジスタにおいてデコードされる。行の各々のグループをデコードする信号はコア・ロジック(core logic)から供給される。コア・ロジックは即ち移動端末のベースバンド制御器である。コア・ロジックは様々なタイプの表示モードを規定する。フルサイズ表示モード又は通常モードにおいては、マスクレジスタ5の全てのビットが、全ての行のブロックを表示するようプログラムされるであろう。部分モード(partial mode)においては、少数の行しか表示される必要がないが故に、マスクレジスタの幾つかのブロックがイネーブルにされ、必要のないブロックがディスエーブルにされる。
【0019】
行カウンタ6は、マスクレジスタ5により順に制御される。マスクレジスタ5は、行カウンタ6に8ビットをカウントさせ、次いで、次のイネーブルにされた8ビットグループにジャンプする。例えば、1番目の8行及び3番目の8行が選択される場合には、行カウンタは0乃至7及び16乃至23をカウントするであろう。8乃至15のカウントはスキップされている。行カウンタ6が8ビットジャンプしていることから、シフトレジスタ7は同じことをしなければならない。これは、コア・ロジックからの上記の制御信号により達成される。この例においては、1を第1シフトレジスタに押し込むことにより第1シフトレジスタが作動される。8シフト後、第3シフトレジスタが同様に作動される。この考えは、他のグループサイズ、例えば16、8、4、2、1に適するよう拡張され得る。限定要因(limiting factor)は、制御信号をデコードするデコーダの必要条件である。行のグループが大きさ1のものである場合には、制御線はロジックブロックから各行パッドへルーティングされなければならない。これは、面積における大きなオーバーヘッドとなる。
【0020】
図3は、64行ドライバのためのシステムを表している例示回路である。デコード・ロジック(decode logic)は関数で記述されるが、理解しやすいように実際のゲートは図示しない。ロジックは4つのロジック部に細分され得る。
1.マスクレジスタ
2.シフトレジスタ
3.シフトレジスタ制御ロジック
4.行カウンタ
【0021】
マスクレジスタ5は、どの行がアクティブであり、どの行がアクティブではないのかを規定するためにユーザーによりプログラムされる。そのため、8行ごとに1ビットが必要である。論理1は行のグループがオンであり、イネーブルにされることを意味する。
【0022】
表1はマスクレジスタのコンテンツを示している。
【表1】
【0023】
シフトレジスタ(SR)は行出力ドライバを作動させる。通常、SRは、単一の1を除き全て零で満たされる。SRの中の1は、関連出力がアクティブであることを示す。如何なる所与の時間においてもSRの中には1つの1しか存在しないであろう。通常モードにおいて、1はSR0に入力され、最後までずっと流れる(flow)ことを許容される。部分モードにおいては、この流れがマルチプレクサ13により中断(break)される。
【0024】
1はアクティブなグループのシフトレジスタにしか入力されない。8シフト後、このグループからの出力は無視される。
【0025】
シフトレジスタ制御ロジック10は行カウンタ6をデコードし、行ドライバのどのグループが次にアクティブであるかを決定する。SR制御ロジック10は、シフトレジスタSR0乃至SR7の各々の入力のために1を供給する。単一のクロックピリオドに対しては1つの1しか生成されず、さもなければ、如何なる所与の時間においても2つ以上の1がシフトレジスタの中に存在するであろう。この関数は‘=7’検出器11により生成される。
【0026】
通常モードにおいて、1は常にフレームの先頭のSR0に入力される。これはORゲート12の作用であり、それは効果的にMR[0]のコンテンツを無効にする(override)。
【0027】
部分モード
【数1】
においては、行カウンタ6があちこちにジャンプしていることを除き1が同様に生成される。マスクレジスタ5が全て1で満たされる場合には、これは通常モードを入力するのと同じ効果を持つであろう。
【0028】
通常モード
【数2】
の場合には、行カウンタ6が通常のバイナリフォーマットにおいて0から63までカウントする。部分モード
【数3】
の場合には、カウント・シーケンスがマスクレジスタ5の状態により決定される。行カウンタは効果的に2つ、即ち最下位ビット(lsb’s)のための3ビットカウンタと最上位ビット(msb’s)のための3ビットカウンタとに分割され得る。最下位ビットカウンタは、連続的に0乃至7をカウントする標準的なバイナリカウンタとして動作するだろう。最上位ビットカウンタは常にカウントアップするが、マスクレジスタにより操作される。マスクレジスタ5は、行カウンタに或る値をスキップさせても良い。この目論見は、行カウンタ6にアクティブである行のみにわたってカウントさせんとするものである。
【0029】
表2は例を示している。
【表2】
【0030】
行カウンタ6はまた、記憶手段又はRAM3に出力される。この場合には、アクティブな行と関連するRAM3コンテンツしか表示されない。
【0031】
表3は通常モード
【数4】
の例を表示している。
【表3】
【0032】
表4は部分モード
【数5】
の例を表示している。
【0033】
【表4】
【0034】
本発明の第2の解決策として、十分にフレキシブルな行選択を以下に記載する。
【0035】
シフトレジスタ20は、行ドライバを1つずつイネーブルにするために用いられる。このシフトレジスタ20が或る行をスキップするようにされ得る場合には、どの行がオンであり、どの行がオフであるかを制御することが可能であろう。これを達成するために、シフトレジスタ20と同じ長さのマスクレジスタ21が用いられる。その場合に、行カウンタ6がアクティブな行の数と同等の長さのカウントに限定される場合には、ディスプレイは十分にフレキシブルな行選択を伴って動作することが出来るのに対して、マルチプレックス・レートは選択される行の数にしか依存しない。このシステムでは、行カウンタとシフトレジスタ20との間のデータフローがなく、それ故、表示されるべきデータがRAM3の‘フロント’へ移動されることが必要である。部分モードのための専用のRAM3a領域を持つことも可能であろうが、これはシリコン面積におけるかなりの増大を構成するであろう。極限まで進めるならば、同等の大きさの第2RAMを必要とするであろう。
【0036】
図4は、64行ドライバのためのシステムを表している例示回路である。ロジックは3つのロジック部に細分され得る。
1.マスクレジスタ21
2.シフトレジスタセル22
3.行カウンタ6
【0037】
マスクレジスタ21は、どの行がオンであり、どの行がオフであるかを決定するために用いられる。通常モードの場合には、マスクレジスタ6の出力は無効にされるであろう。マスクレジスタ21はそれ自体シフトレジスタであり、シリアルにロードされる。通常の環境の下では、マスクレジスタ21全体が一括して更新されることを必要とするであろう。部分モードの間には、マスクレジスタ21は更新されないであろう。
【0038】
シフトレジスタ20は、マスクレジスタ21により制御される出力23を作成するよう適合される。行がディスエーブルにされる場合には、出力23は前のセル入力からのソースである。行がイネーブルにされる場合には、出力23はこのセル自体のシフトレジスタから来る。この方法により、行はバイパスされ得る。行がディスエーブルにされる場合には、シフトレジスタ入力24は常に零でなければならない。行がイネーブルにされる場合には、シフトレジスタ入力24は前の行出力である。入力24及び出力23の操作はマスクレジスタ21により制御される。
【0039】
表5は部分モード
【数6】
におけるシフトレジスタセルのI/Oを示している。
【0040】
【表5】
【0041】
表6は通常モード
【数7】
におけるシフトレジスタセルのI/Oを示している。
【0042】
【表6】
【0043】
行カウンタ6は、プログラムされた値においてそのカウントを終了するよう変更される。通常、行カウンタ6は、最大カウントに達するまで継続し、次いで戻ることを可能にされるであろう。部分モードにおいては、このカウンタはアクティブな行の数と同等の数までしかカウントしてはならない。例えば、10行がアクティブである場合にはカウンタは0乃至9をカウントしなければならない。カウンタが戻るたびに、自然に又はエンドカウントに達していることから、1がシフトレジスタ20に入力される。マスクレジスタ21からのフィードバックがないことから、ユーザはエンドレジスタ25をプログラムしなければならない。カウントは常に零において開始することから、エンドレジスタ25はアクティブな行の数より1少なくプログラムされなければならない。
【0044】
行カウンタはまたRAM3に出力される。行カウンタ6は常に零において開始することから、如何なる表示データ又は画像データもまた零において開始しなけばならない。これは、RAM3において、部分モードのための表示データが、RAM位置(RAM location)零から始まって連続するであろうということを意味する(表9参照)。
【0045】
表7は部分モード
【数8】
における表示例を示している。
【0046】
【表7】
【0047】
表8は部分モード
【数9】
におけるRAMコンテンツを示している。
【0048】
【表8】
【0049】
X=コンテンツは該コンテンツが表示されないことから重要ではない。
【0050】
表9は通常モード
【数10】
における例を示している。
【0051】
【表9】
【0052】
表10は通常モード
【数11】
におけるRAMコンテンツを示している。
【0053】
【表10】
【図面の簡単な説明】
【図1】表示ユニット及び表示ドライバ回路を備える表示装置のブロック図を示す。
【図2】表示ドライバ3の詳細なブロック図を示す。
【図3】マスクレジスタ5を備える制御装置4の詳細なブロック図を示す。
【図4】十分にフレキシブルな行選択のための詳細なブロック図を示す。
【発明の属する技術分野】
本発明は、情報を表示する表示装置であって、複数の列及び複数の行を備える表示ユニット並びに表示ドライバを有する表示装置について述べる。更に、本発明は、ディスプレイの前記列に画像情報を供給する記憶手段を備えるディスプレイを制御する表示ドライバについて述べる。本発明はまた、表示ユニット及び表示ドライバを持つ表示装置を備える移動通信のための端末にも関する。
【0002】
【従来の技術】
液晶ディスプレイ(LCD)は、一般にポータブルコンピュータシステム、テレビ及び他の電子装置において用いられる。LCDはポータブルコンピュータのアプリケーションにおいて特に人気が出ている。なぜなら、LCDは十分に堅牢であり、動作させるのにほとんどスペースを必要としないからである。とりわけ移動電話及びPDA(Personal Digital Assistant)のような携帯型装置に組み込まれる表示装置におけるアプリケーションにおいては、最小限のエネルギでこれらの装置を駆動することが狙いである。
【0003】
パッシブマトリックス型の液晶表示装置は、高価なスイッチング素子を必要とせず、アクティブマトリックス液晶表示装置より高価ではないことから、パッシブマトリックス型液晶表示装置はポータブルコンピュータ及び携帯型電子装置のモニタとして普及している。
【0004】
このタイプのパッシブマトリックスディスプレイは、一般的に知られており、よく用いられている。前記パッシブマトリックスディスプレイは、多数の行の駆動を実現することが出来るよう、STN(Super Twisted Nematic)の効果に基くものが多くなってきている。
【0005】
LCDドライバの多くのアプリケーションはバッテリ駆動であり、ほとんどが移動電話である。バッテリ寿命はこのような電話の重要な市場を動かすもの(key market driver)の1つである。このような装置の電流消費が低減され得る場合には、待機時間は増大され得る。他の例においては、バッテリ容量が低減され、別の重要な要因である重量の低減を与えるかもしれない。待機モードの間ディスプレイをオフにすることは、電力を節約するための最良の方法ではあるが、これは、ユーザは装置が機能しているのかどうか、又は機能していないのかどうかが分からないことを意味し、幾つかの情報は引き続きユーザにとって利用可能にされなければならない。故に、幾つかの有用な情報、例えばネットワークプロバイダ又は時間を示すためにディスプレイの一部を作動させることが出来ることが必要とされる。ディスプレイの一部を使用することは、ディスプレイを完全にオンにすることと、完全にオフにすることとの間の妥協案である。
【0006】
マルチプレックス・レート(multiplex rate)は電流消費に対し強く影響を及ぼす。LCDドライバ回路は、多数のセグメント、例えば6400ピクセルにわたる制御を与える64行×100列を駆動するマルチプレックス法を用いる。単純に、ディスプレイは、行を選択し、次いでこの行と関連する列データを列出力上に呈示することにより動作する。次いで、表示ドライバ回路は次の行及び次の列データのセットへ進む。これは、ディスプレイ上にフリッカを生成しないように十分な割合で繰り返されなければならない。駆動される行の数がマルチプレックス・レートを規定する。全ての行が一回駆動されている場合、フレームが行われていると言われる。各行はフレームごとに一回しかアクティブではなく、それ故、任意の1つのピクセルの両端の平均電圧VRMSはマルチプレックス・レートに比例する。マルチプレックス・レートが高くなるにつれてピクセルにおける平均電圧は低くなる。低い平均電圧を補償するため、ピクセルに印加される供給電圧VOPが上げられる。供給電圧はDC−DCコンバータから生成される。VOPからとられるあらゆるマイクロアンペア(micro−amp)は、DC−DCコンバータにおける段(stage)数と同等の増倍係数(multiplication factor)を備える供給電圧VDDまで反映される。ディスプレイの供給電圧を低減させることは、非常に多くの電流の節約になり得る。マルチプレックス・レートが低減される場合、VOPが低減され、最終的には電流IDDも低減される。それ故、大雑把に言えば、段数が半減される場合には、表示装置のための供給電流IDDが半減されるであろう。
【0007】
欧州特許出願公開公報第EP0844600A1号は、同じパネル中に第1表示部及び第2表示部を持つ液晶表示装置(LCD)であって、これらの表示部の両方が駆動される通常動作モードに加えて、第2表示部のみが駆動される省電力動作モードも供給される液晶表示装置について記載している。省電力動作モードにおいては、省電力動作モードにおける表示部のデューティ比が通常動作モードにおける表示部のデューティ比より低く、時分割駆動波形は、不変の電源電圧を用いて印加され、バイアス電圧を必要としない。電力消費を低減させる液晶装置がこのようにして提供される。
【0008】
アクティブな表示エリアの低減の可能性を備える現在の表示装置においては、アクティブなエリアがシリコンチップ中にハードコード(hard code)される。これは、或る行数の使用、即ちディスプレイの頂部又は底部の或る行数の使用しか許容しない。これはエンドユーザにとって厳しい制限である。なぜならディスプレイの中央にネットワークプロバイダを表示し、底部に沿っておそらく何らかのアイコン情報を表示する可能性を持つ方が良いであろうからである。 ‘部分表示(partial display)’動作のために如何なる行のグループを選択することもハードウェアにおいて可能であるが、その場合に、これはドライバ回路に対して固定され、汎用LCDドライバとしては不適当である。
【0009】
【課題を解決するための手段】
それ故、本発明の目的は、自由にプログラム可能なマルチプレックス・レートと関連して必要な駆動電圧及び電力消費が可能な限り小さい上記のタイプの表示装置及び表示ドライバを提供することにある。
【0010】
これは、請求項1による表示装置及び請求項10による表示ドライバにより達成される。
【0011】
斯くして、マルチプレックス・レート及び表示エリアを自由に変えることが可能である。
【0012】
本発明の利点は、マルチプレックス・レートがより低い場合にかなり減少される電力消費にある。
【0013】
以下の好ましい実施例の詳細な説明が以下の図面と共に考慮に入れられる場合に本発明のより良い理解が得られ得る。
【0014】
【発明の実施の形態】
表示装置は、複数の列C及び複数の行Rを備える表示ユニット1、並びに表示されなければならない画像情報又は画像データを記憶するための、RAM3として実現される記憶手段3、制御装置4、及びマスクレジスタ5として実現される状態レジスタを含む表示ドライバ回路2を有する。
【0015】
チップ面積及び電力消費を低減させるための重要な方法の1つは、各LCDパッド(行及び列の両方)から制御装置4への信号を持たないことによるものである。
【0016】
これは次のように達成される。即ち、列データが直接的にRAM3から来る。従って、列出力部はRAM3の直下に置かれる。RAM3はどの行が現在アクティブであるかに従ってデータを出力する。これは、制御装置4において割り当てられる行カウンタ6の使用により達成される。行カウンタ6の出力はRAM3に供給される。次いで、RAM3が行カウンタ6をデコードし、適当なデータを出力する。駆動されるべき行数を表す行カウンタ6が最大カウントに達する場合に、行カウンタ6は0に戻り(roll over)、例えばMUX62:1システムの場合は行カウンタは0乃至61をカウントする。
【0017】
ディスプレイが動作するためには、各々の列データが列出力C0乃至Cnに出力されると同時に、正しい行Rがアクティブでなければならない。行カウンタ6の出力をデコードし、信号を各行パッドR0乃至R63に信号を送ることは、非常に大きなルーティングオーバーヘッドを含むであろう。次の行が常にその前の行に続くことは既知であることから、それ故、単純なシフトレジスタ7が用いられる。このシフトレジスタ7は制御装置4において割り当てられる異なる部分に細分される。行カウンタ6が戻るたびに、1がシフトレジスタ7の先頭(start)R0に入力される。行カウンタ6がインクリメントされるたびに、シフトレジスタ7はシフトされる。これは、行カウンタ6から行パッドR0への1つの信号8しか必要としない。典型的には表示ガラスレイアウト(display glass layout)の容易のために、行パッドR0乃至R63がダイ(die)9のまわりに配置される。
【0018】
表示されるべきテキストのキャラクタは通常5×7ドットのマトリックスアレイにおいて構成され、しばしば下線のための8番目の行を含む。これを念頭において、行選択を8個のグループに限定することが可能である。これらの行のグループ(ブロック)のいずれか又は全てがイネーブル(enable)にされ得る又は選択され得る。選択するため、8行のグループ(ブロック)ごとの状態として1ビットを記憶する適当な大きさのマスクレジスタが必要とされる。上記の単一のシフトレジスタ7は8ビットのセクションに分割される。各ブロック又は行のグループはマスクレジスタにおいてデコードされる。行の各々のグループをデコードする信号はコア・ロジック(core logic)から供給される。コア・ロジックは即ち移動端末のベースバンド制御器である。コア・ロジックは様々なタイプの表示モードを規定する。フルサイズ表示モード又は通常モードにおいては、マスクレジスタ5の全てのビットが、全ての行のブロックを表示するようプログラムされるであろう。部分モード(partial mode)においては、少数の行しか表示される必要がないが故に、マスクレジスタの幾つかのブロックがイネーブルにされ、必要のないブロックがディスエーブルにされる。
【0019】
行カウンタ6は、マスクレジスタ5により順に制御される。マスクレジスタ5は、行カウンタ6に8ビットをカウントさせ、次いで、次のイネーブルにされた8ビットグループにジャンプする。例えば、1番目の8行及び3番目の8行が選択される場合には、行カウンタは0乃至7及び16乃至23をカウントするであろう。8乃至15のカウントはスキップされている。行カウンタ6が8ビットジャンプしていることから、シフトレジスタ7は同じことをしなければならない。これは、コア・ロジックからの上記の制御信号により達成される。この例においては、1を第1シフトレジスタに押し込むことにより第1シフトレジスタが作動される。8シフト後、第3シフトレジスタが同様に作動される。この考えは、他のグループサイズ、例えば16、8、4、2、1に適するよう拡張され得る。限定要因(limiting factor)は、制御信号をデコードするデコーダの必要条件である。行のグループが大きさ1のものである場合には、制御線はロジックブロックから各行パッドへルーティングされなければならない。これは、面積における大きなオーバーヘッドとなる。
【0020】
図3は、64行ドライバのためのシステムを表している例示回路である。デコード・ロジック(decode logic)は関数で記述されるが、理解しやすいように実際のゲートは図示しない。ロジックは4つのロジック部に細分され得る。
1.マスクレジスタ
2.シフトレジスタ
3.シフトレジスタ制御ロジック
4.行カウンタ
【0021】
マスクレジスタ5は、どの行がアクティブであり、どの行がアクティブではないのかを規定するためにユーザーによりプログラムされる。そのため、8行ごとに1ビットが必要である。論理1は行のグループがオンであり、イネーブルにされることを意味する。
【0022】
表1はマスクレジスタのコンテンツを示している。
【表1】
【0023】
シフトレジスタ(SR)は行出力ドライバを作動させる。通常、SRは、単一の1を除き全て零で満たされる。SRの中の1は、関連出力がアクティブであることを示す。如何なる所与の時間においてもSRの中には1つの1しか存在しないであろう。通常モードにおいて、1はSR0に入力され、最後までずっと流れる(flow)ことを許容される。部分モードにおいては、この流れがマルチプレクサ13により中断(break)される。
【0024】
1はアクティブなグループのシフトレジスタにしか入力されない。8シフト後、このグループからの出力は無視される。
【0025】
シフトレジスタ制御ロジック10は行カウンタ6をデコードし、行ドライバのどのグループが次にアクティブであるかを決定する。SR制御ロジック10は、シフトレジスタSR0乃至SR7の各々の入力のために1を供給する。単一のクロックピリオドに対しては1つの1しか生成されず、さもなければ、如何なる所与の時間においても2つ以上の1がシフトレジスタの中に存在するであろう。この関数は‘=7’検出器11により生成される。
【0026】
通常モードにおいて、1は常にフレームの先頭のSR0に入力される。これはORゲート12の作用であり、それは効果的にMR[0]のコンテンツを無効にする(override)。
【0027】
部分モード
【数1】
においては、行カウンタ6があちこちにジャンプしていることを除き1が同様に生成される。マスクレジスタ5が全て1で満たされる場合には、これは通常モードを入力するのと同じ効果を持つであろう。
【0028】
通常モード
【数2】
の場合には、行カウンタ6が通常のバイナリフォーマットにおいて0から63までカウントする。部分モード
【数3】
の場合には、カウント・シーケンスがマスクレジスタ5の状態により決定される。行カウンタは効果的に2つ、即ち最下位ビット(lsb’s)のための3ビットカウンタと最上位ビット(msb’s)のための3ビットカウンタとに分割され得る。最下位ビットカウンタは、連続的に0乃至7をカウントする標準的なバイナリカウンタとして動作するだろう。最上位ビットカウンタは常にカウントアップするが、マスクレジスタにより操作される。マスクレジスタ5は、行カウンタに或る値をスキップさせても良い。この目論見は、行カウンタ6にアクティブである行のみにわたってカウントさせんとするものである。
【0029】
表2は例を示している。
【表2】
【0030】
行カウンタ6はまた、記憶手段又はRAM3に出力される。この場合には、アクティブな行と関連するRAM3コンテンツしか表示されない。
【0031】
表3は通常モード
【数4】
の例を表示している。
【表3】
【0032】
表4は部分モード
【数5】
の例を表示している。
【0033】
【表4】
【0034】
本発明の第2の解決策として、十分にフレキシブルな行選択を以下に記載する。
【0035】
シフトレジスタ20は、行ドライバを1つずつイネーブルにするために用いられる。このシフトレジスタ20が或る行をスキップするようにされ得る場合には、どの行がオンであり、どの行がオフであるかを制御することが可能であろう。これを達成するために、シフトレジスタ20と同じ長さのマスクレジスタ21が用いられる。その場合に、行カウンタ6がアクティブな行の数と同等の長さのカウントに限定される場合には、ディスプレイは十分にフレキシブルな行選択を伴って動作することが出来るのに対して、マルチプレックス・レートは選択される行の数にしか依存しない。このシステムでは、行カウンタとシフトレジスタ20との間のデータフローがなく、それ故、表示されるべきデータがRAM3の‘フロント’へ移動されることが必要である。部分モードのための専用のRAM3a領域を持つことも可能であろうが、これはシリコン面積におけるかなりの増大を構成するであろう。極限まで進めるならば、同等の大きさの第2RAMを必要とするであろう。
【0036】
図4は、64行ドライバのためのシステムを表している例示回路である。ロジックは3つのロジック部に細分され得る。
1.マスクレジスタ21
2.シフトレジスタセル22
3.行カウンタ6
【0037】
マスクレジスタ21は、どの行がオンであり、どの行がオフであるかを決定するために用いられる。通常モードの場合には、マスクレジスタ6の出力は無効にされるであろう。マスクレジスタ21はそれ自体シフトレジスタであり、シリアルにロードされる。通常の環境の下では、マスクレジスタ21全体が一括して更新されることを必要とするであろう。部分モードの間には、マスクレジスタ21は更新されないであろう。
【0038】
シフトレジスタ20は、マスクレジスタ21により制御される出力23を作成するよう適合される。行がディスエーブルにされる場合には、出力23は前のセル入力からのソースである。行がイネーブルにされる場合には、出力23はこのセル自体のシフトレジスタから来る。この方法により、行はバイパスされ得る。行がディスエーブルにされる場合には、シフトレジスタ入力24は常に零でなければならない。行がイネーブルにされる場合には、シフトレジスタ入力24は前の行出力である。入力24及び出力23の操作はマスクレジスタ21により制御される。
【0039】
表5は部分モード
【数6】
におけるシフトレジスタセルのI/Oを示している。
【0040】
【表5】
【0041】
表6は通常モード
【数7】
におけるシフトレジスタセルのI/Oを示している。
【0042】
【表6】
【0043】
行カウンタ6は、プログラムされた値においてそのカウントを終了するよう変更される。通常、行カウンタ6は、最大カウントに達するまで継続し、次いで戻ることを可能にされるであろう。部分モードにおいては、このカウンタはアクティブな行の数と同等の数までしかカウントしてはならない。例えば、10行がアクティブである場合にはカウンタは0乃至9をカウントしなければならない。カウンタが戻るたびに、自然に又はエンドカウントに達していることから、1がシフトレジスタ20に入力される。マスクレジスタ21からのフィードバックがないことから、ユーザはエンドレジスタ25をプログラムしなければならない。カウントは常に零において開始することから、エンドレジスタ25はアクティブな行の数より1少なくプログラムされなければならない。
【0044】
行カウンタはまたRAM3に出力される。行カウンタ6は常に零において開始することから、如何なる表示データ又は画像データもまた零において開始しなけばならない。これは、RAM3において、部分モードのための表示データが、RAM位置(RAM location)零から始まって連続するであろうということを意味する(表9参照)。
【0045】
表7は部分モード
【数8】
における表示例を示している。
【0046】
【表7】
【0047】
表8は部分モード
【数9】
におけるRAMコンテンツを示している。
【0048】
【表8】
【0049】
X=コンテンツは該コンテンツが表示されないことから重要ではない。
【0050】
表9は通常モード
【数10】
における例を示している。
【0051】
【表9】
【0052】
表10は通常モード
【数11】
におけるRAMコンテンツを示している。
【0053】
【表10】
【図面の簡単な説明】
【図1】表示ユニット及び表示ドライバ回路を備える表示装置のブロック図を示す。
【図2】表示ドライバ3の詳細なブロック図を示す。
【図3】マスクレジスタ5を備える制御装置4の詳細なブロック図を示す。
【図4】十分にフレキシブルな行選択のための詳細なブロック図を示す。
Claims (10)
- 情報を表示する表示装置であって、複数の列及び複数の行を備える前記情報を表示する表示ユニットと、前記表示ユニットを制御する様々な電圧レベルを供給する表示ドライバ回路とを有し、前記表示ドライバ回路は、表示されるべき画像情報を記憶する記憶手段と、前記行の状態情報を含む状態信号に依存する当該表示装置の規定可能な数の行(ブロック)をオフに切り換えるよう構成される制御装置とを含み、しかるに、前記記憶手段は前記列に画像情報を供給するよう構成される表示装置。
- 前記状態信号が状態レジスタにより供給されることを特徴とする請求項1に記載の表示装置。
- 前記制御装置が、カウンタユニット及びシフトレジスタ制御ユニットを用いることにより選択されるアクティブな行の数に依存してマルチプレックス・レートを変えるよう構成されることを特徴とする請求項1に記載の表示装置。
- 連続的ではない順序において全ての行が選択可能であることを特徴とする請求項1に記載の表示装置。
- 少なくとも行のグループが該グループをアクティブな状態に切り換えるために選択可能であることを特徴とする請求項1に記載の表示装置。
- 状態レジスタがどの行のグループがアクティブであるかという前記状態情報を含むマスクレジスタとして実現されることを特徴とする請求項1に記載の表示装置。
- 前記表示ユニットのマルチプレックス・レートは、行カウンタを制御することによりマスクレジスタにより制御され、故に、選択される行のみが順序と無関係にマルチプレックスされるであろうことを特徴とする請求項1に記載の表示装置。
- 請求項1乃至7のいずれか一項に記載の表示装置及び表示状態信号を決定する入力手段を備える移動通信のための端末。
- 画像情報を記憶する記憶手段、及び状態信号に依存して駆動されるべき行の数の少なくとも一部をオフに切り換えるよう構成される制御装置を備える表示ドライバ。
- 前記制御装置が、前記行のマルチプレックス・レートのフレキシブルな決定のために行カウンタ及びマスクレジスタとして実現される状態レジスタを含むことを特徴とする請求項9に記載の表示ドライバ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP00128445 | 2000-12-22 | ||
PCT/IB2001/002651 WO2002052536A2 (en) | 2000-12-22 | 2001-12-18 | Display device with freely programmable multiplex rate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004517357A true JP2004517357A (ja) | 2004-06-10 |
JP2004517357A5 JP2004517357A5 (ja) | 2005-12-22 |
Family
ID=8170805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002553754A Withdrawn JP2004517357A (ja) | 2000-12-22 | 2001-12-18 | 自由にプログラム可能なマルチプレックス・レートを備える表示装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6803897B2 (ja) |
EP (1) | EP1356445A2 (ja) |
JP (1) | JP2004517357A (ja) |
CN (1) | CN1602511A (ja) |
TW (1) | TW554311B (ja) |
WO (1) | WO2002052536A2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4175058B2 (ja) * | 2002-08-27 | 2008-11-05 | セイコーエプソン株式会社 | 表示駆動回路及び表示装置 |
JP2005037785A (ja) * | 2003-07-17 | 2005-02-10 | Nec Electronics Corp | 走査電極駆動回路、及び該走査電極駆動回路を備えた画像表示装置 |
US8390605B2 (en) * | 2009-11-16 | 2013-03-05 | Himax Technologies Limited | Interface circuit and method for transmitting data through the same |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5189406A (en) * | 1986-09-20 | 1993-02-23 | Thorn Emi Plc | Display device |
CA1319767C (en) * | 1987-11-26 | 1993-06-29 | Canon Kabushiki Kaisha | Display apparatus |
US5021775A (en) * | 1989-02-27 | 1991-06-04 | Motorola, Inc. | Synchronization method and circuit for display drivers |
EP0585466B1 (en) * | 1992-03-05 | 1999-09-08 | Seiko Epson Corporation | Method and circuit for driving liquid crystal elements, and display apparatus |
DE69309780T2 (de) | 1992-05-19 | 1997-10-23 | Canon Kk | Verfahren und Einrichtung zur Steuerung einer Anzeige |
CA2137723C (en) * | 1993-12-14 | 1996-11-26 | Canon Kabushiki Kaisha | Display apparatus |
KR100236570B1 (ko) * | 1996-05-15 | 2000-01-15 | 비센트 비.인그라시아 | 액정 디스플레이 작동 시스템과 그 방법 |
US5805121A (en) | 1996-07-01 | 1998-09-08 | Motorola, Inc. | Liquid crystal display and turn-off method therefor |
JPH10207438A (ja) | 1996-11-21 | 1998-08-07 | Seiko Instr Inc | 液晶装置 |
US6137466A (en) * | 1997-11-03 | 2000-10-24 | Motorola, Inc. | LCD driver module and method thereof |
JP2001331162A (ja) * | 2000-05-19 | 2001-11-30 | Mitsubishi Electric Corp | 表示制御装置 |
-
2001
- 2001-12-18 EP EP01272211A patent/EP1356445A2/en not_active Withdrawn
- 2001-12-18 WO PCT/IB2001/002651 patent/WO2002052536A2/en not_active Application Discontinuation
- 2001-12-18 US US10/204,066 patent/US6803897B2/en not_active Expired - Lifetime
- 2001-12-18 CN CNA018053955A patent/CN1602511A/zh active Pending
- 2001-12-18 JP JP2002553754A patent/JP2004517357A/ja not_active Withdrawn
-
2002
- 2002-03-27 TW TW091105993A patent/TW554311B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
WO2002052536A2 (en) | 2002-07-04 |
TW554311B (en) | 2003-09-21 |
CN1602511A (zh) | 2005-03-30 |
EP1356445A2 (en) | 2003-10-29 |
WO2002052536A3 (en) | 2003-08-28 |
US20030112214A1 (en) | 2003-06-19 |
US6803897B2 (en) | 2004-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5598565A (en) | Method and apparatus for screen power saving | |
US6747626B2 (en) | Dual mode thin film transistor liquid crystal display source driver circuit | |
US7030850B2 (en) | Signal drive circuit, display device, electro-optical device, and signal drive method | |
US5828367A (en) | Display arrangement | |
JP4204728B2 (ja) | 表示装置 | |
KR100236570B1 (ko) | 액정 디스플레이 작동 시스템과 그 방법 | |
US5757353A (en) | Display control device | |
US20050280623A1 (en) | Display control device and mobile electronic apparatus | |
US7755590B2 (en) | Liquid crystal display device and method of driving the same | |
JP2003162263A (ja) | 表示駆動装置及び駆動制御方法 | |
US7616221B2 (en) | Driving circuits for display device | |
US6075510A (en) | Low power refreshing (smart display multiplexing) | |
JP2004517357A (ja) | 自由にプログラム可能なマルチプレックス・レートを備える表示装置 | |
US6882332B2 (en) | Display device with adaptive selection of the number of simultaneously displayed rows | |
US20020113762A1 (en) | Data driving circuit of liquid crystal display device | |
US5847702A (en) | Liquid crystal display device having a power saving function | |
JP2003177729A (ja) | Lcdフレーム比率制御回路及び方法とlcdシステム | |
US8400435B2 (en) | Circuit arrangement for a display device which can be operated in a partial mode | |
KR100739284B1 (ko) | 유기전계발광 표시장치 및 그의 구동방법 | |
US20050012735A1 (en) | Method and apparatus for saving power through a look-up table | |
EP1599860B1 (en) | Control method and device for a display device | |
US20030034942A1 (en) | Electronic device with a display and method for controlling a display | |
KR100495814B1 (ko) | 박막 트랜지스터 액정 표시 장치 구동 시스템 | |
WO2004111988A1 (en) | Display device and method for driving a display device with reduced power consumption |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040921 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041217 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041217 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20061108 |