CN1681617A - 光热诱发的扩散方法和电气设备 - Google Patents

光热诱发的扩散方法和电气设备 Download PDF

Info

Publication number
CN1681617A
CN1681617A CNA038224372A CN03822437A CN1681617A CN 1681617 A CN1681617 A CN 1681617A CN A038224372 A CNA038224372 A CN A038224372A CN 03822437 A CN03822437 A CN 03822437A CN 1681617 A CN1681617 A CN 1681617A
Authority
CN
China
Prior art keywords
metal
equipment
diffusion
trace
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038224372A
Other languages
English (en)
Other versions
CN100509250C (zh
Inventor
G·布里斯特
G·朗
D·佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1681617A publication Critical patent/CN1681617A/zh
Application granted granted Critical
Publication of CN100509250C publication Critical patent/CN100509250C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12486—Laterally noncoextensive components [e.g., embedded, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12687—Pb- and Sn-base components: alternative to or next to each other
    • Y10T428/12694—Pb- and Sn-base components: alternative to or next to each other and next to Cu- or Fe-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y10T428/12715—Next to Group IB metal-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Metallurgy (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laser Beam Processing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

通过应用光热能的扩散形成混合材料的构造。扩散可以用于产生导电迹线。扩散可以发生在封装衬底，半导体衬底，印刷电路板(PCB)衬底或其他多层衬底中的一种衬底上的材料层(177，179)之间。光热能可以由例如YAG激光装置，CO2激光装置的各种装置(150)或其他能源提供。

Description

光热诱发的扩散方法和电气设备
背景
本发明的实施例涉及半导体封装和印刷电路板(PCB)制造，更具体地涉及一种材料的一部分向另一种材料的扩散。
现有技术的叙述
在集成电路的制造中，半导体晶片经处理后被切割成芯片。然后每个芯片被安装到诸如封装衬底和/或PCB的支撑结构上再用于电子设备中去。形成芯片通常包括淀积各种所需的层次。例如，可以淀积介电交互层(ILD)并形成其图形以保持和电隔离导电的电路图形。芯片的电路包括具有这样的特征的各种层次。
芯片制成后即被封装。封装的工艺可包括将芯片连接到保护性的封装衬底，该衬底继而可直接连接到PCB上。封装衬底可包括耦合到紧凑芯片的金属焊接点阵列或其他导电图形的键合区。键合区继而连接到封装衬底的内部电路上。在这种方式中，较大的封装衬底可用作在芯片紧凑的内部电路和大得多的PCB之间形成电子信号通路的电子界面。
和芯片的形成相似，封装衬底和PCB加工可包括形成上述封装衬底的电路。这样的电路可包括电路图形的多个层次。和芯片电路图形相似，封装衬底电路的图形可包括在介电交互层(ILD)中隔离的金属迹线或封装/PCB表面的金属迹线。为了在封装衬底中形成电路的各个层次，通常采用如下所述的可包括金属淀积，光刻和显影以及刻蚀中的一种或多种工序的耗时的多步骤工艺。
起初，用于封装衬底的具有一个或多个金属层的介电核心材料可在其上具有保护涂层。该保护涂层可以是防止金属层氧化的有机材料或在加工之前覆盖某些或全部原有金属层的第二金属层。该复合的核心和金属层可经受初始的处理，诸如电路形成之前的通路形成或电介质或电路的各个层次的添加等。该保护涂层可事后用机械或化学方法去除，再淀积如上所述的支撑电路的电介质材料层。
金属迹线或其他电路图形可形成到介电材料中或由该介电材料隔离。这可由光刻和显影达到。首先，光刻胶层被置于介电材料之上。光刻胶层可以是经受光刻掩模操作的光敏材料。光刻掩模操作将光能(诸如紫外光)的图形转移到光刻胶层，然后光刻胶层被显影以根据曝光图形选择性地去除部分光刻胶。接着，可将化学刻蚀剂引入到封装衬底上，在未由光刻胶材料保护的位置(即光刻胶已被光刻掩模操作去除的位置)在介电材料中刻蚀出沟道。然后可进行金属化，其中在该沟道中形成金属线或其他电路图形。
不幸的是，由于上述的耗时工艺招致了高成本，产量也受到限制。而且，为了形成即便是单电路层的单金属电路图形，也需要如上所述的各种材料，导致各种材料的费用。
附图简述
本发明可通过参阅下文的叙述和用于说明本发明的实施例的附图而得到理解。附图中：
图1是根据本发明的一个实施例的将光热能引导到包括相邻的第一第二材料的衬底的光热设备的侧截面图。
图2是根据本发明的一个实施例的图1的一部分的放大图。
图3A-3D是根据本发明的一个实施例的封装衬底在各个制造阶段的侧截面图。
图4是根据本发明的一个实施例的另一个封装衬底的侧截面图。
图5是根据本发明的一个实施例利用图4的封装衬底的半导体封装的侧截面图。
图6是根据本发明的一个实施例的方法的流程图。
详细描述
在下文的叙述中将阐明各种具体的细节。但是可以理解，本发明的实施例可以不通过这些具体细节而实施。在其他的实例中，为了不干扰对本叙述的理解，众所周知的电路，结构和技术将不在细节上显示。
各种说法，如“一个实施例”，“实施例”，“实例”，“各个实施例”等表示，这样叙述的本发明的实施例可包括特定的特征，结构或特性，但不是每个实施例都必须包括这些特定的特征，结构或特性。另外，重复使用词组“在一个实施例中”不是必定在同一个实施例中，当然也可能是这样。
文中叙述了将第一材料的一部分扩散入第二材料中。通过附图叙述和说明了各个实施例的各个方面。虽然下文的实施例参考在封装衬底中形成金属迹线的特定方法进行叙述，该实施例也可应用到一种材料到另一种材料中的任何扩散或掺杂。这可以包括用于处理封装或半导体衬底的光热诱导扩散的任何方法。
现在参考图1，图中以例如钇铝柘榴石(YAG)激光装置的激光装置150的形式显示了一种光热设备。激光装置150包括全反射镜151和部分反射镜152，两者之间形成激光腔155。放大媒介165位于激光腔155中。
电源158连接到激光装置150向光源供电，反复地引导内部光160通过放大媒介165，下文将进一步叙述。放大媒介165包括一个提供镧系金属钕离子的钇铝柘榴石杆。当内部光160反复通过放大媒介165时由放大媒介165激励和再激励。当内部光160遭遇全反射镜151时被反射回放大媒介165并朝向部分反射镜152。大部分内部光160又被部分反射镜152反射回放大媒介165。但是，小部分内部光160(例如约1％到3％之间)以激光100的形式射到部分反射镜152的另一边。
图1显示的激光100在包括相邻的第一材料177和第二材料179的衬底175处被引导。材料177和179可以采取衬底175的层次的形式。当激光100遭遇衬底175时，通过激光100给予的热能，部分第一材料177扩散入第二材料。
在一个实施例中，衬底175是容纳半导体芯片的封装衬底。通过参考图3A-5本文进一步叙述这样的实施例的实例。但是，除此之外，包括相邻的第一材料177和第二材料179的任何衬底也可以经受激光100或其他形式的光热能的作用而将一部分第一材料177扩散入第二材料179。这可以包括半导体衬底和印刷电路板(PCB)衬底。
参考图2，图中显示了取自图1的截面2-2的放大图。可以看到激光100穿过了衬底175的第一材料177。在所显示的实施例中，激光100实际上穿过衬底175到达第一材料177另一边的点。但是，如下所述，对于达到向第二材料179中的扩散这是不需要的。这是因为，来自激光100的热量将穿透到激光100的终止点的另一边。虽然为了说明的简单图2中该终止点被显示为急剧的中断，而激光100的终止点实际上因为激光100被吸收入材料而强度可以逐渐减小。
当激光100加热衬底175时，一部分第一材料177被扩散入第二材料179，形成衬底175的结合材料部分225。取决于所传递的热能，至少部分第一材料177可变为气态或等离子态，结果的高能粒子使扩散发生。在材料177，179为不同的金属的一个实施例中，结合材料部分225可以是由不同材料177，179形成的合金。如图2所示，可以在结合材料部分225中看到第一材料177的一些第一粒子176以及第二材料179的第二粒子178。在图2中也可看到，结合材料部分225可在第二材料179上延伸。
参考图1和图2，图中显示了通过部分第一材料177由于诸如激光100的光热能源扩散入第二材料179而形成结合材料部分225。从形成这样的结合材料部分225可选择相当宽的参数范围。例如，考虑到光热能源的尺寸，类型，强度和持续，以及材料177，179和衬底175的形式和类型，可记性各种选择。参考图3A-3D，图中叙述了形成封装衬底的金属迹线325的形式的结合材料部分的特定实施例。但是，如上所述，其他的应用也可以采用所叙述的扩散技术的实施例。另外，所叙述的选择性扩散可以用于构造具有特定的电气，机械或化学性能的结合材料部分225。下文将参考图3A-5叙述这样的一个实施例。
现在参考图3A-3D，图中显示形成金属迹线325的封装衬底375的实施例。封装衬底375可以用于诸如图5显示的半导体封装500的半导体封装封装衬底375可以包括由诸如陶瓷，纤维增强环氧树脂，铜包覆的各种材料形成的核心376。
如下所述并参考图6，如方框610所示，可在核心376上初始形成金属层379。图6是概述形成采用由光热诱发扩散形成的金属迹线的封装衬底和半导体封装的实施例的流程图。贯穿本叙述的其余部分图6都被参考作为解释这些
实施例的辅助。
上述金属层379可以通过诸如电镀或等离子增强化学气相淀积(PECVD)等已知的或正在开发的金属化技术形成在核心376上。
所淀积的金属层379可以是为形成需要类型的金属迹线325而选择的金属层。例如，在金属迹线325为铜基迹线的实施例中，金属层379可以是铜。在一个实施例中，金属层379的厚度可在约5微米和20微米之间，但也可用其他的厚度。
继续参考图3A，图中显示在金属层379上的扩散层377。扩散层377包括为扩散入金属层379选择的材料。例如，扩散层377可包括扩散入金属层379形成铜锡金属迹线325的锡。
扩散层377也可包括为保护金属层379选择的材料。例如，在一个实施例中，扩散层377可用作转化涂层以防止下面的金属层379氧化。在一个实施例中，转化涂层材料可以是通常用于形成表面涂层的常规的有机材料，但也可用其他材料。例如，扩散层377可包括聚合物环氧树脂，有可能再添加氮或溴族元素。另外，扩散层可以是有机金属层，诸如含有锡副族的聚合物，因为锡可以和碳键合。或者，在另一个实施例中，锡可以独立地分散在扩散层377的有机材料中。这样的有机材料通常形成充分的密封剂防止所述的氧化。
如图6的方框620所述，扩散层377可通过诸如用注射传递后加干燥的液体形式的各种方法施加在金属层379上。另外，扩散层377厚度可在约0.01和0.50微米之间。如下文进一步所述，扩散层377的厚度可以根据在形成金属迹线325中将扩散入金属层379的材料的数量确定。
继续参考图3A，图中显示通道350形成在封装衬底375中，如所参考的图6的方框630所述。通道350形成了越过核心376的互连电气通路，使封装衬底375两面的金属迹线能互相连接。通道350可由任何可行的方法形成，诸如激光穿孔，机械冲压等。通道350的具体位置和构型是设计选择的问题，取决于将由封装衬底375采用的电路设计。
参考图3B，图中显示图3A的封装衬底带有金属迹线325的图形。如进一步所述，金属迹线325可以以形成图2的结合金属部分225的方式形成。即，如图6的方框640所述，光热能至少施加到金属迹线325位置上的扩散层377，以将材料从扩散层377扩散入金属层379，在该处形成金属迹线325。金属迹线325是如下所述的特定合金迹线。该合金可以构型成具有特定的化学，电气和机械特性。
在一个实施例中相似于参考图1和2的叙述采用激光装置。激光装置将激光引导在扩散层377上金属迹线将形成的位置上。在一个实施例中，激光束的宽度在约2密耳到8密耳之间。但是，所使用的激光束的具体尺寸是设计选择的问题。实际上，激光的大多数具体参数将是取决于多种因素的设计选择问题。
如上所述应用激光期间可考虑参数的变化。例如，所应用的激光尺寸可取决于例如将形成的金属迹线325的宽度。或者，激光可施加一段充分的时间，将金属迹线325位置上的部分扩散层377完全扩散进金属层379。但是，该时间的数量是设计选择的问题，取决于例如在这些位置的扩散层377的厚度以及所选择的激光的强度。另外，为了确保金属迹线325不超过所需要的尺寸，激光可在每个位置上施加设定的时间，不考虑该位置上扩散层377的其余部分。
在一个实施例中，如上所述的向封装衬底375施加激光导致锡扩散到铜金属层379，形成铜锡合金的金属迹线325。即，激光加热扩散层377和至少一部分金属层379。扩散层377以允许锡扩散入金属层379经加热的部分的方式分解。在另一个扩散层377是聚合物的实施例中，诸如氧，氮，溴的元素或化合物扩散入金属层379在扩散层被分解或状态发生变化时发生。同时，取决于扩散层377的具体构成，可形成诸如氧，二氧化碳，氮和/或其他气体的其他材料并可在形成封装衬底375的金属迹线325时从中消散。
虽然所特定淀积的上述扩散层是为了提供扩散，扩散层也可以用于多种目的。例如，在一个实施例中，焊接掩模层被用于提供扩散材料。
如上所述，金属迹线325通过施加由激光装置提供的激光的形式的光热能形成。但是，也可以用光热能的其他形式将扩散层377的一部分引导入金属层379以形成金属迹线325。例如，CO2或红外激光装置可用于将部分扩散层377扩散入金属层。
所形成的金属迹线325的具体图形仍是一个设计选择问题。有关上述通道350的位置和构型，金属迹线325的图形取决于将由封装衬底375显示的全部电路设计。如上所述，金属迹线325可通过由激光装置引导的扩散形成。因此，激光装置每被编程为引导激光根据封装衬底375的电路设计形成金属迹线325的图形。
继续参考图3B和3C以及图6，如方框680所示，一旦金属迹线325形成，扩散层377的其余部分可去除。扩散层377的去除可通过应用刻蚀或特别构型成去除扩散层377的材料的去除方法达到。例如，在上述实施例中，扩散层377可以是具有被结合在其中的锡元素的环氧树脂聚合物，环氧树脂聚合物可用化学机械处理(CMP)去除。在一个实施例中，氢氧化钠和/或含碱清除剂可用于去除聚合物。另外，这样的清除剂可与氟氧化物溶液相结合以保证去除扩散层377的任何过量的锡。一旦扩散层377被去除，封装衬底375可用冲洗溶液或酸中和溶液冲洗以去除任何过多的溶剂。
参考图3C和3D以及图6，如方框660所示，可去除金属层379的非扩散部分。在金属层379是铜的实施例中，包括氯化铜的的去除化学剂可用于去除金属层379的剩余部分，留下带有如图3D所示的铜锡合金的金属迹线325的衬底375。一旦金属层379被完全去除，封装衬底375可再次用冲洗溶液或酸中和溶液冲洗以去除任何过多的氯化铜。
在上述实例中，扩散层377和金属层379用对金属迹线325有最小效应的化学去除剂去除。例如，在去除金属层379时，氯化铜也可以溶解金属迹线325的一些合金，但仅及金属层379约20-30％的溶解率。因此，在金属迹线325有10-15微米厚度，20-30微米宽度的实施例中，实际上在扩散层377和金属层379去除之前形成的金属迹线325要约大20-30％。例如，在这样的实施例中，金属迹线325最初可如上所述形成为13-20微米厚度和27-35微米宽度。
继续参考图3D，一旦金属迹线如图所示在核心376上形成图形，后继的处理可由各种方法提供。例如，通道350可填充常规的聚合物环氧树脂材料和进行冲压以容纳互连图形。即，衬以环氧树脂的新通道形成后，诸如铜的互连材料可通过各种方法淀积/镀覆到其上。另外，如图6的方框670所示，介电交互层(ILD)材料可淀积/分层设置在金属迹线325之间和之上。如图4所示，金属迹线325上也可以通过各种方法设置其他的电路图形和层次。
参考图4，图中显示了根据上述参考图3A-3D的方法形成的封装衬底475。具体地说，核心476被显示为容纳金属迹线层479，金属迹线425由ILD材料480隔离。一旦金属迹线层480完成，可通过例如CMP的各种技术平面化，留下金属迹线425为电气连接到后继淀积的电路层430而暴露的表面。如图6的方框680所述形成的电路层430可以是有各种电路图形的多层的电路。每个电路层430的具体的构型可以是设计选择的问题。在一个实施例中，电接触点形成在电路层430的表面，用于电连接到另一个器件。
对于封装和PCB应用，介电材料480和/或430可通过分层循环以及用例如电镀或化学镀的各种技术淀积的金属设置和键合。
参考图5，图中显示了作为完成的半导体封装500的一部分的图4的封装衬底475。在所显示的实施例中，键合区515被显示为电连接到电路层430和芯片520的金属焊接点516。芯片516可用粘性的非充满材料510固定到封装衬底475。可用各种焊接技术将键合区515连接到电路层430和金属焊接点516。相似地，可用回流技术固化非充满材料501并如图6的方框690所示将芯片520连接到封装衬底475以完成半导体封装500。
如上所述形成金属迹线提高了产量并可不再需要耗时的光刻工艺。另外，材料费用可以减少，因为可以避免形成衬底的纯粹保护性的层次。而且，相对于封装衬底，扩散层可以是经常设置在封装衬底上的防止氧化的转化涂层，但具有结合在其中的扩散进下层材料中去的附加材料。
上述实施例包括通过光热诱发将一种材料扩散进入另一种材料的诱发方法。另外，各个实施例包括对于诸如金属迹线的具体电路图形的参考。虽然示例的实施例叙述了有关封装衬底的光热扩散的具体方法，也可以有其他的实施例。例如，所叙述的技术可以应用到PCB衬底或其他多层衬底。另外，进入一种材料的扩散可以通过用光热能源熔化该材料上的金属箔形式的部分金属达到。而且，可以进行很多变化，修改和替代而不背离本发明的精神和范围。

Claims (26)

1.一种方法，包括：
将光热能施加到设置在第二材料层上的第一材料层以将部分第一材料扩散进第二材料。
2.如权利要求1所述的方法，其特征在于：
光热能由YAG激光，CO2激光和红外激光中的一种激光提供。
3.如权利要求1所述的方法，其特征在于：
第二材料包括金属；和
光热能至少穿透进第一层，因此扩散形成导电的迹线。
4.如权利要求3所述的方法，其特征在于：
第一材料包括锡，第二材料包括铜，金属迹线包括铜锡合金。
5.如权利要求3所述的方法，其特征在于：
光热能包括具有约2密耳和8密耳之间的宽度的激光束。
6.如权利要求3所述的方法，进一步包括：
去除第一层的非扩散部分；和
去除第二层的非扩散部分。
7.如权利要求6所述的方法，其特征在于：
在所述去除第一和第二层的非扩散部分之前，扩散形成约大20-30％的金属迹线。
8.如权利要求6所述的方法，其特征在于：
衬底是具有核心的封装衬底，核心带有穿透的初始通道并支撑金属迹线，该方法进一步
用聚合物填充该通道；
形成透过聚合物的新通道，留下衬以聚合物的新通道；和
在新通道中淀积互连材料。
9.如权利要求8所述的方法，进一步包括：
淀积介电交互层材料以隔离金属迹线并形成金属迹线层。
10.如权利要求9所述的方法，进一步包括：
平面化金属迹线层以保证暴露金属迹线的表面；和
将芯片电子连接到封装衬底以形成半导体封装。
11.一种方法，包括：
在核心上形成金属层；
将扩散层置于金属层上；和
将光热能施加到扩散层上以将扩散层的一部分扩散进金属层。
12.如权利要求11所述的方法，其特征在于：
扩散层包括转化涂覆材料以保护金属层防止氧化。
13.如权利要求11所述的方法，进一步包括：
去除扩散层的非扩散部分。
14.如权利要求13所述的方法，其特征在于：
所述去除包括用化学机械处理去除。
15.如权利要求11所述的方法，进一步包括：
去除金属层的非扩散部分。
16.如权利要求15所述的方法，其特征在于：
所述去除包括用化学机械处理去除。
17.一种设备，包括：
衬底上的导电迹线，该导电迹线包括第一和第二材料，该导电迹线通过下述步骤形成
将光热能施加到设置在第二材料的第二层上的第一材料的第一层的经选择区域；和
响应所述施加将部分第一材料扩散进部分第二材料。
18.如权利要求17所述的设备，其特征在于：
衬底是半导体封装，印刷电路板和芯片中之一种的一部分。
19.如权利要求17所述的设备，其特征在于：
第二层包括金属。
20.如权利要求17所述的设备，其特征在于：
导电迹线包括铜锡合金。
21.如权利要求17所述的设备，其特征在于：
导电迹线厚度在约10微米和20微米之间，宽度在约27微米和35微米之间。
22.如权利要求17所述的设备，进一步包括：
介电交互层材料电气隔离导电迹线。
23.如权利要求17所述的设备，其特征在于：
第二材料包括铜。
24.如权利要求17所述的设备，其特征在于：
第一材料包括锡。
25.如权利要求17所述的设备，其特征在于：
第一材料包括有机材料。
26.如权利要求17所述的设备，其特征在于：
第一材料包括转化涂层材料。
CNB038224372A 2002-09-23 2003-09-12 光热诱发的扩散方法 Expired - Fee Related CN100509250C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/252,304 US6642158B1 (en) 2002-09-23 2002-09-23 Photo-thermal induced diffusion
US10/252,304 2002-09-23

Publications (2)

Publication Number Publication Date
CN1681617A true CN1681617A (zh) 2005-10-12
CN100509250C CN100509250C (zh) 2009-07-08

Family

ID=29270261

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038224372A Expired - Fee Related CN100509250C (zh) 2002-09-23 2003-09-12 光热诱发的扩散方法

Country Status (5)

Country Link
US (3) US6642158B1 (zh)
KR (1) KR100820991B1 (zh)
CN (1) CN100509250C (zh)
AU (1) AU2003272412A1 (zh)
WO (1) WO2004026524A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101128088B (zh) * 2005-12-30 2014-08-13 英特尔公司 嵌入式波导印刷电路板结构

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642158B1 (en) * 2002-09-23 2003-11-04 Intel Corporation Photo-thermal induced diffusion
US20040219342A1 (en) * 2003-01-07 2004-11-04 Boggs David W. Electronic substrate with direct inner layer component interconnection
US20050003103A1 (en) * 2003-04-29 2005-01-06 Krupa Robert J. Method for embedding a marking substance in a device such as an insertion tube
US7569331B2 (en) * 2005-06-01 2009-08-04 Hewlett-Packard Development Company, L.P. Conductive patterning
US20070145595A1 (en) * 2005-12-27 2007-06-28 Hall Stephen H High speed interconnect
US20070274656A1 (en) * 2005-12-30 2007-11-29 Brist Gary A Printed circuit board waveguide
US20070154157A1 (en) * 2005-12-30 2007-07-05 Horine Bryce D Quasi-waveguide printed circuit board structure
US7800459B2 (en) * 2006-12-29 2010-09-21 Intel Corporation Ultra-high bandwidth interconnect for data transmission
US8035218B2 (en) * 2009-11-03 2011-10-11 Intel Corporation Microelectronic package and method of manufacturing same
KR20230084099A (ko) * 2021-12-02 2023-06-12 양쯔 메모리 테크놀로지스 씨오., 엘티디. 레이저 어닐링을 사용한 반도체 디바이스 제조 방법

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856758B2 (ja) * 1975-12-17 1983-12-16 ミツイアナコンダドウハク カブシキガイシヤ ドウハクヒヨウメンシヨリホウホウ
JPS58207699A (ja) * 1982-05-28 1983-12-03 株式会社日立製作所 配線回路基板の製造方法
US4912545A (en) * 1987-09-16 1990-03-27 Irvine Sensors Corporation Bonding of aligned conductive bumps on adjacent surfaces
US4966887A (en) * 1988-06-24 1990-10-30 The Research Foundation Of State University Of Ny Method for the production of oxide superconducting films by laser assisted molecular beam epitaxy
US4895099A (en) * 1988-11-03 1990-01-23 D.E.M. Controls Of Canada Device for sequential spray application of chemical solutions used in the preparation of circuit board inner layers
US4922322A (en) * 1989-02-09 1990-05-01 National Semiconductor Corporation Bump structure for reflow bonding of IC devices
US4983250A (en) * 1989-06-16 1991-01-08 Microelectronics And Computer Technology Method of laser patterning an electrical interconnect
US4925522A (en) * 1989-08-21 1990-05-15 Gte Products Corporation Printed circuit assembly with contact dot
US5230965A (en) * 1990-01-02 1993-07-27 General Electric Company High density interconnect with electroplated conductors
AU637874B2 (en) * 1990-01-23 1993-06-10 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
US5088087A (en) * 1990-07-25 1992-02-11 Tandy Corporation Dual-metal reflective layer recordable/erasable optical media
JP2787142B2 (ja) * 1991-03-01 1998-08-13 上村工業 株式会社 無電解錫、鉛又はそれらの合金めっき方法
US5264108A (en) * 1992-09-08 1993-11-23 The United States Of America As Represented By The United States Department Of Energy Laser patterning of laminated structures for electroplating
US5821627A (en) * 1993-03-11 1998-10-13 Kabushiki Kaisha Toshiba Electronic circuit device
JP3012436B2 (ja) * 1993-04-02 2000-02-21 三菱電機株式会社 化合物系超電導線およびその製法
JP3512225B2 (ja) * 1994-02-28 2004-03-29 株式会社日立製作所 多層配線基板の製造方法
JP3285294B2 (ja) * 1995-08-08 2002-05-27 太陽誘電株式会社 回路モジュールの製造方法
JPH09245540A (ja) * 1996-03-07 1997-09-19 Mitsubishi Electric Corp Ｎｂ―Ｓｎ系化合物超電導線の先駆体及びその製造方法並びにＮｂ―Ｓｎ系化合物超電導線の製造方法
US5888888A (en) * 1997-01-29 1999-03-30 Ultratech Stepper, Inc. Method for forming a silicide region on a silicon body
JP3411825B2 (ja) * 1998-06-30 2003-06-03 株式会社オートネットワーク技術研究所 嵌合型接続端子の製造方法
US6124205A (en) * 1998-09-03 2000-09-26 Micron Technology, Inc. Contact/via force fill process
JP3287328B2 (ja) 1999-03-09 2002-06-04 日本電気株式会社 半導体装置及び半導体装置の製造方法
ATE305626T1 (de) 2001-02-05 2005-10-15 Quantiscript Inc Herstellung von strukturen einer metall/halbleiter-verbindung durch röntgenstrahl/euv-projektionslithographie
KR100550505B1 (ko) * 2001-03-01 2006-02-13 가부시끼가이샤 도시바 반도체 장치 및 반도체 장치의 제조 방법
JP4684439B2 (ja) * 2001-03-06 2011-05-18 富士通株式会社 伝導性粒子、伝導性組成物および、電子機器の製造方法
US6521523B2 (en) * 2001-06-15 2003-02-18 Silicon Integrated Systems Corp. Method for forming selective protection layers on copper interconnects
DE10224693A1 (de) 2002-06-04 2003-12-18 Bosch Gmbh Robert Verbundwerkstoff zur Herstellung einer elektrischen Kontaktfläche sowie Verfahren zur Erzeugung einer gleitfähigen und korrosionsarmen elektrischen Kontaktoberfläche
US6717266B1 (en) * 2002-06-18 2004-04-06 Advanced Micro Devices, Inc. Use of an alloying element to form a stable oxide layer on the surface of metal features
US6642158B1 (en) * 2002-09-23 2003-11-04 Intel Corporation Photo-thermal induced diffusion

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101128088B (zh) * 2005-12-30 2014-08-13 英特尔公司 嵌入式波导印刷电路板结构

Also Published As

Publication number Publication date
CN100509250C (zh) 2009-07-08
US6642158B1 (en) 2003-11-04
KR20050057310A (ko) 2005-06-16
US7145243B2 (en) 2006-12-05
US20040058521A1 (en) 2004-03-25
WO2004026524A1 (en) 2004-04-01
US20040058561A1 (en) 2004-03-25
AU2003272412A1 (en) 2004-04-08
KR100820991B1 (ko) 2008-04-10
US7064063B2 (en) 2006-06-20

Similar Documents

Publication Publication Date Title
CN1681617A (zh) 光热诱发的扩散方法和电气设备
US5691245A (en) Methods of forming two-sided HDMI interconnect structures
CN100350607C (zh) 半导体器件及其制造方法
US6395633B1 (en) Method of forming micro-via
CN100481402C (zh) 半导体器件和半导体器件的制造方法
CN102064265B (zh) 具有凸柱/基座的散热座及基板的半导体晶片组体
CN102130084B (zh) 具有凸柱/基座的散热座及讯号凸柱的半导体芯片组体
US20090321932A1 (en) Coreless substrate package with symmetric external dielectric layers
WO2003030271A3 (de) Strahlungsemittierender halbleiterchip, verfahren zu dessen herstellung und strahlungsemittierendes bauelement
CN1543674A (zh) 带有埋设电感器的无引线芯片承载器的制造结构和方法
WO2004093142A3 (en) Light emitting device methods
US20130062633A1 (en) LED Array Having Embedded LED and Method Therefor
CN1747630A (zh) 基板制造方法和电路板
CN1234262C (zh) 用于印刷电路板的包层板
CN1348205A (zh) 电路装置的制造方法
CN1346513A (zh) 热加强球型栅极阵列封装的金属芯基质印刷接线板及方法
CN1191618C (zh) 电路装置的制造方法
CN103137613A (zh) 有源芯片封装基板及制备该基板的方法
CN1186808C (zh) 电路装置的制造方法
CN102456828A (zh) 具有凸块/基座的散热座及半导体芯片组
CN102104102B (zh) 半导体芯片组体
CN1627489A (zh) 半导体芯片承载基板及其制造方法
US11903133B2 (en) Structure for embedding and packaging multiple devices by layer and method for manufacturing same
CN102117877B (zh) 半导体芯片组体
JP2001110928A (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090708

Termination date: 20100912