CN1674218A - 半导体器件 - Google Patents

Abstract

本发明的半导体器件包含具有比高速中子与硅的核反应而发生的粒子的最大射程要薄的膜厚的硅基板、以及在所述硅基板的表面形成的半导体元件。

Description

半导体器件

相关申请的交叉参考

本申请是以在先的2004年3月22日提交的日本专利申请NO.2004-083227的优先权为基准并要求享受该优先权的利益，这篇在先申请的全部内容作为参考包含在本申请中。

技术领域

本发明涉及减少因高速中子而引起的软错误的半导体器件。

背景技术

在半导体存储器的一种即SRAM(Static Random Access Memory，静态随机存储器)及DRAM(Dynamic Random Access Memory，动态随机存储器)中，已经知道保持的数据会发生自然破坏的现象，该现象被称为“软错误(soft error)。

作为软错误的原因，已经知道有因焊锡等半导体器件所使用的材料中所包含的放射性物质所放出的α射线而引起的，以及因作为宇宙射线而射来的高速中子等而引起的。

因α射线而引起的软错误，通过减少半导体器件中所包含的放射性物质、以及设定膜厚使得即使α射线入射也不发生数据破坏等预先设计半导体器件，而比较容易能够避免。另外，若与后述的因高速中子而引起的软错误中发生的电子空穴对相比，由于因α射线而引起的软错误中发生的电子空穴对的绝对量要少，因此从这个意义上来说，因α射线而引起的软错误也容易避免。

另一方面，对于因高速中子而引起的软错误，即使高速中子本身通过Si(硅)内，对半导体器件的影响也几乎没有。但是，若高速中子与半导体器件内的Si原子碰撞，发生核散裂，则存在的问题是，碰撞的Si原子序数以下的二次粒子飞出，沿着该二次粒子的轨迹，发生电子空穴对。即，该二次粒了若穿过半导体元件的PN结或通过PN结的附近，则与α射线所引起的软错误相同，沿二次粒子的轨迹而发生的电子空穴对受到对PN结所加的偏置的影响而移动。其结果，电子空穴对成为噪声电流，而使元件误动作。这样的问题如前所述，与因α射线而引起的软错误的情况相比，由于该过程发生的电子空穴对的绝对量是数量级上要大，因此比较严重。

另外，作为与软错误有关的文献，可举出有以下那样的专利文献1、专利文献2及专利文献3。

[专利文献1]特开平11-354690号公报

[专利文献2]特开平8-330478号公报

[专利文献3]特开平9-260427号公报

发明内容

根据本发明一种观点的半导体器件包含具有比高速电子与硅的核反应而发生的粒子的最大射程要薄的膜厚的硅基板、以及在所述硅基板的表面形成的半导体元件。

附图说明

图1所示为本发明第1实施形态有关的半导体器件的剖视图。

图2所示为本发明第1实施形态有关的、二次粒子因核反应飞出的角度图。

图3所示为本发明第1实施形态有关的、二次粒子因核反应飞出的能量图。

图4所示为本发明第1实施形态有关的、SOI膜的膜厚(5～20nm)与载流子迁移率的关系图。

图5所示为本发明第1实施形态有关的、SOI膜的膜厚(3～5nm)与载流子迁移率的关系图。

图6所示为本发明第1实施形态有关的、SOI膜的膜厚(2～3nm)与载流子迁移率的关系图。

图7所示为本发明第1实施形态有关的、150MeV的中子与Si碰撞时产生核散裂的微分截面积图。

图8所示为图7的各粒子的生成量减少25％、50％、75％时的能量图。

图9所示为相对于图8的能量的各粒子在Si中的射程图。

图10所示为本发明第1实施形态有关的、150MeV的中子与Si碰撞时产生核散裂的微分截面积图。

图11所示为本发明第1实施形态有关的具有岛状硅基板的半导体器件的立体图。

图12所示为本发明第2实施形态有关的、每个原子序数的能量损耗图。

图13所示为本发明第2实施形态有关的原子序数表。

图14所示为本发明第2实施形态有关的具有感应区的半导体器件剖视图。

图15所示为本发明第2实施形态有关的半导体器件的剖视图。

图16所示为本发明第2实施形态有关的具体半导体器件的半导体芯片剖视图。

图17所示为本发明第2实施形态有关的保护膜粘贴方法图。

图18所示为本发明第2实施形态有关的保护膜的粘接剂图。

图19所示为本发明第3实施形态有关的具有引线框的半导体器件剖视图。

具体实施方式

以下参照附图说明本发明的实施形态。

[第1实施形态]

第1实施形态中，为了减少因高速中子而引起的软错误，使形成半导体元件的硅基板的厚度比由于硅与高速中子的核散裂而发生的粒子的最大射程要薄。关于这样的硅基板，以下具体进行说明。

(a)硅基板的厚度

图1所示为本发明第1实施形态有关的半导体器件的剖视图。如图1所示，在硅基板11上隔着栅极绝缘膜形成栅极电极12，在该栅极电极12的两侧的硅基板11内，形成源极/漏极扩散层13a和13b，通过这样形成半导体元件即MOSFET14。在硅基板11内形成STI(Shallow Trench Isolation，浅沟槽隔离)结构的元件分离区15，在硅基板11上形成层间膜16。在该层间绝缘膜16内形成与源极/漏极扩散层13a及13b连接的触点17a及17b、以及布线18a及18b。

在这样的半导体器件中，若高速中子20与硅基板11的Si原子碰撞而发生核反应(核散裂)，则发生比Si原子的原子序数小的原子序数的二次粒子30。即，发生原子序数从1到13的原子即H(氢)、He(氦)、Li(锂)、Be(铍)、B(硼)、C(碳)、N(氮)、O(氧)、F(氟)、Ne(氖)、Na(钠)、Mg(镁)、Al(铝)的二次粒子30。这样的二次粒子30由于核反应而具有图2及图3所示的角度及能量飞出。

这里，如图2所示可知，α粒子(He)几乎沿同方向飞出，重粒子(Si)多向前方飞出。另外，如图3所示可知，α粒子(He)与重粒子(Si)相比，高能量成分多。根据这样的情况，可以认为α粒子(He)是二次粒子30中因核反应而产生的射程距离最长的粒子。因此，根据具有30MeV的初始能量的α粒子(He)的最大射程为约30μm，最好取硅基板11的厚度X例如等于小于30μm。

另外，硅基板11的厚度X若比由于硅与高速中子的核散裂而发生的二次粒子的最大射程(例如为30μm)要薄，则也可以减薄至能够形成半导体元件的最低限度的厚度，例如最好是2nm≤X≤6μm。这是基于以下的理由。

首先，利用图4至图6来说明硅基板11的厚度X最好是大于等于2nm以上的理由。另外，由于若根据软错误的观点，则硅基板11的厚度越薄越好，因此这里硅基板11的最小膜厚是根据另的观点来决定。

图4至图6所示为SOI(Silicon On Insulator，绝缘体上硅膜)膜的膜厚与载流子迁移率的关系。这些图是在高木等人的文献(S.Takagiet.al.，Jpn.A.Appl.Phys.37，p.(1998))中揭示的，详细内容请参照文献。

如图4至图6所示，根据高木等人的理论计算，在SOI结构的MOSFET中，若减薄硅的SOI膜，则次能带被调制，载流子迁移率变化。即，若将SOI膜从20nm减薄至5nm左右，则载流子的迁移率先下降(参照图4)。然后，若将SOI膜从5nm减薄至4nm左右，是载流子的迁移率增加，若SOI膜达到3nm左右，则载流子的迁移率达到峰值(参照图5)。再进一步将SOI膜从3nm依次减薄，若SOI膜达到2.5至2nm左右，则载流子的迁移率降低达到SOI膜为5nm左右的迁移率(参照图6)。其中所述，若考虑这些关系，则可以认为硅基板11的厚度X最好取大于等于2nm。

下面用图7至图10说明硅基板11的厚度X最好为小于等于6μm的理由。

在美国的电子器件有关的标准化机构JEDEC(http：//www.jedec.ory/)中JESD 89：“Measurement and Reporting of Alpha Particles and TerrestrialCosmic Ray-Induced Soft Errors in Semiconductor Devices”的44页中，SER(Soft Error Rate，软错误率)的标准计算式如以下的式(1)所示进行定义。在该式(1)中，σ表示SER截面积(单位通量的错误率)，#表示数量(number)。

SER/(#of Bits)＝3.86σ(14MeV)+3.72σ(50MeV)

                +1.83σ(100MeV)+3.98σ(150MeV)

                                              …(1)

根据该式(1)，宇宙射线中所包含的高速中子产生的器件的SER是这样计算的，即照射14MeV、50MeV、100MeV、150MeV的中子，计算各能量的SER载面积σ，对它们加权层再相加。这里，上述四个能量中权重最大的150MeV的情况。根据这一情况，采用权重最大的150MeV中子的数据来考虑硅基板11的厚度。

图7所示为150MeV的中子与Si碰撞时产生核散裂的微分截面积。如图7所示，根据150MeV中子的核散裂的仿真可知，中子与Si碰撞时发生的每个粒子相对于初台能量的微分截面积不同。

图8所示为图7的各粒子生成量减少25％、50％、75％时的能量。在图8中，相对于图7的分布，发生的粒子总数从无穷大向零减少25％、50％、75％，对各粒子算出减少25％、50％、75％的能量。

图9所示为相对于图8的能量的各粒子在Si中的射程。在图9中，在各粒子具有图8的能量作为初速度时，算出各粒子在Si中的平均射程。这里，各粒子的射程由于可以考虑作为硅基板11的膜厚，因此图中的纵轴表示基板膜厚。

图10所示为150MeV的中子与Si碰撞时产生核散裂的微分截面积。图10是将图7的曲线对能量进行积分，求出各粒子的150MeV的截面积。

如图10所示，截面积大到高2位的粒子是Proton及He。这些Proton与He的截面积之和与原子序列大于C的粒子的截面积之和近似相等。因此，将这些粒子生成量成为小于等于25％的硅基板11的厚度作为基板膜厚的最大值。因而，根据图9，由于只要读取C的生成量成为75％(减少25％)的膜厚即可，所以硅基板11的膜厚最大值成为6μm。

另外，在仅注意SRE时，硅基板11的最佳膜厚最好是图9所示的Si成为减少25％的膜厚。因而，在这种情况下，硅基板11的厚度X为约0.5μm可以说是最佳值。

(b)硅基板的形状

在第1实施形态中，为了减少因高速中子而引起的软错误，最好限定硅基板11在仅形成元件的区域内，在除此以外的区域中不设置硅基板11。

因此，如图11所示，在绝缘膜31上设置岛状的硅基板11，在该硅基板11上形成MOSFET14，而且用绝缘膜32包围硅基板11的周围。因而，最好如采用SOI基板的结构那样，仅保留MOSFET14的形成区的硅基板11，除此以外的区域形成绝缘膜31及32。这里，绝缘膜31及32最好用后述的保护膜41形成，关于这一点将在第2实施形态中详细叙述。

另外，在形成岛状的硅基板11时，从基板上面来看的平面形状不限定于图11那样的四边形，可以根据LSI的电路设计进行各种改变。

另外，硅基板11的形状不一定必须是板状，只要对半导体元件的特性不产生大的影响，也可以削减例如距离源极/漏极扩散层的13a及13b最远的硅区域，使该远方的硅区域小于形成源极/漏极扩散层13a及13b的硅区域。

根据以上那样的第1实施形态，使形成半导体元件的硅基板11的厚度比由于硅与高速中子20的核散裂而发生的二次粒子30的最大射程要薄。通过这样，能够减少二次粒子30通过PN结附近等感应区内的概率，而且即使通过感应区，也能够减少在该区域内发生的电子空穴对的数量。因此，能够减少因高速中子而引起的软错误。

[第2实施形态]

第2实施形态是在第1实施形态的半导体器件中，还具有利用包含原子序数从1至13的原子中至少一种原子的材料形成的保护膜。关于这样的保护膜，下面将具体加以说明。

(a)保护膜的材料

因某一次粒子与高速中子产生的核反应所发生的二次粒子，是具有原子序数小于一次粒子的原子序数的粒子。即，若高速中子与Si原子碰撞而发生核反应(核散裂)，则原子序数小于Si原子的原子序数的二次粒子全部有可能发生。因此，为了减少软错误，可以说比较有效的方法是减少因核反应而产生的二次粒子的种类。

另外，核反应的全部截面积σ与质量数(将原子序列Z与中子数N相加的数)A有式(2)的关系成立。因而，如式(2)所示，由于核反应的全部截面积σ与质量数A成比例，因此可以说质量数A越小，发生的二次粒子的种类越少。

σ∝π(1.2×A^1/3)²                             …(2)

另外，如图12所示，原子序数Z越大，单位长度的能量损耗越多，由于已经知道，一般能量损耗3.6eV将发生一个电子空穴对，因此原子序数Z越大的原子，生成的电子空穴对越多。因而，可以说因核反应而发生的二次粒子的原子序数越小越好。另外，关于图12的详细内容，请参照以下的URL的文献。“http：//lithonet.eecs.Berkeley.edu/Variations/presentations/Intel_C.Dai Soft％20Errors.pdf”。

根据以上的内容，在第2实施形态中，半导体器件中具有用原子序数小于Si的13个原子的某一个形成的保护膜。换句话说，具有用包含原子序列从1至13的原子中的至少一个原子的材料形成的保护膜。

这里，所谓原子序列数从1至13的原子，如图13所示，按照从原子序列1开始，依次是H(氢)、He(氦)、Li(锂)、Be(铍)、B(硼)、C(碳)、N(氮)、O(氧)、F(氟)、Ne(氖)、Na(钠)、Mg(镁)、Al(铝)。以下，将这样的原子序列从1至13的原子称为原子群35。

保护膜可以用上述原子群35中的一个原子形成，例如最好用聚酰亚胺等形成。

另外，在上述原子群35中，即使是原子序数相同但中子数不同的同位素，但因原子的质量数(原子序列+中子数)不同而产生的效果之差也达到可以忽略的程度。但是，必须是α不衰变的原子。

另外，在上述原子群35中，金属元素(Li、Be、Na、Mg、Al)与非金属元素(H、He、B、C、N、O、F、Ne)的属性即使不同，但也能够得到同样的效果。

另外，保护膜中最好不含有上述原子群35以外的原子，但若上述原子群35以外的原子是微量的(百分之几的程度)，则也可以含有。关于这一点，在下面进行说明。

首先，图14所示的感应区60是指在该感应区60内发生的载流子全部通过PN结被收集的区域(图14的情况下是向漏极收集)。利用这一概念，来考虑关于软错误发生的比例(Fit率：Fit)。

在因核反应而发生的二次粒子30是仅有一种时或有多种时，在通过平均操作等能够等效地用一种粒子近似的情况下，作为目标的膜中包含的原子是一种时，软错误发生的比例(Fit率：Fit)如下式(3)表示。式中，P_G表示二次粒子30发生的概率，P_P表示该二次粒子30通过感应区60的概率，P_C表示感应区60中发生的电荷量的总量越过临界电量的概率，α表示比例系数。

Fit＝αP_GP_PP_C                                  …(3)

在该式(3)中，P_G如式(4)所示。式中，Fn表示入射至目标的中子通量，ρt表示成为目标的膜的密度，σr表示因核反应而发生的二次粒子30的发生面积β表示比例常数

在式(3)中，P_G能被表示成

P_G＝βF_nρ_tσ_r                                 …(4)

再有，在成为目标的膜中所包含的原子是多种时，式(4)就变成式(5)所示。式中，A表示目标中所包含的原子，γ_A表示目标中所包含的原子的组成比，(式(6)的关系成立)，σ^A _r表示因原子A的核反应而发生的二次粒子30的发生截面积。

$P_G={\mathrm{\βF}}_n{\mathrm{\ρ}}_t\underset{A}{\mathrm{\Σ}}{r}_A{\mathrm{\σ}}_r^A---\left(5\right)$

$\underset{A}{\mathrm{\Σ}}{r}_A=1---\left(6\right)$

根据这些关系，在因核反应而发生的二次粒子能够等效地近似为一种时的Fit率如式(7)所示。

$\mathrm{Fit}\∝\underset{A}{\mathrm{\Σ}}{r}_A{\mathrm{\σ}}_r^A---\left(7\right)$

因而，保护膜中混入上述原子群35以外的原子中的一种时的Fit率如式(8)所示。式中，I表示混入保护膜的上述原子群35以外的原子，r_I表示其组成比(在膜的密度一定时，式(9)的关系成立)，σ^I _r表示因它的核反应而发生的二次粒子30的发生截面积。

$\mathrm{Fit}\∝r_I{\mathrm{\σ}}_r^I+\underset{A}{\mathrm{\Σ}}{r}_A{\mathrm{\σ}}_r^A---\left(8\right)$

$r_I+\underset{A}{\mathrm{\Σ}}{r}_A=1---\left(9\right)$

根据这一关系，保护膜中混入上述原子群35以外的原子时的Fit率的增加量ΔFit如式(10)所示。

$\mathrm{\ΔFit}\∝r_I{\mathrm{\σ}}_r^I---\left(10\right)$

式中，ΔfFit是根据半导体元件的性能决定应该为多大程度。例如，若设ΔFit为小于等于不混入上述原子群35以外的原子的纯粹的膜的1％，则只要用式(10)，如式(12)所示那样求出r_I即可。

$\frac{\mathrm{\ΔFit}}{\mathrm{Fit}}\≈\frac{r_I{\mathrm{\σ}}_r^I}{\underset{A}{\mathrm{\Σ}}{r}_A{\mathrm{\σ}}_r^A}\≤0.01---\left(11\right)$

$r_I\≤0.01\frac{\underset{A}{\mathrm{\Σ}}{r}_A{\mathrm{\σ}}_r^A}{{\mathrm{\σ}}_r^I}---\left(12\right)$

再有，在保护膜是由一种原子构成时，如式(13)所示。

$r_I\≤0.01\frac{{\mathrm{\σ}}_r^A}{{\mathrm{\σ}}_r^I}---\left(13\right)$

式中，例如设A为碳12，设I为硅28，若考虑150KeV的中子入射时，则r_I如式(14)所示，也可以混入小于等于约0.55％的硅。另外，在能够允许Fit达到小于等于不混入上述原子群35以外的原子的纯粹的膜的10％时，则能够允许混入达到约5/5％。

$r_I\≤0.01\frac{{\mathrm{\σ}}_r^A}{{\mathrm{\σ}}_r^I}=0.01\frac{237.1}{425.8}\≈5.5422E-3---\left(14\right)$

(b)保护膜的形成位置

图15所示为本发明第2实施形态有关的半导体器件的剖视图。如图15所示，在第2实施形态中，在硅基板11的背面(与形成半导体元件的表面相反一侧的面)上，设置用包含上述原子群35中的至少一个原子的材料形成的保护膜41。

另外，保护膜41不仅在硅基板11的背面设置，也可以在以下那样的位置设置。

例如，也可以如图15所示，用上述保护膜形成的硅基板11内形成的STI结构的元件分离区42。在这种情况下，元件分离区42采用上述原子群35中具有作为绝缘体功能原子即可。

另外，也可以如图15所示，用上述保护膜形成在MOSFET 14上或布线间形成的绝缘膜43及44。在这种情况下，绝缘膜43及44采用上述原子群35中具有作为绝缘体功能的原子即可。

另外，也可以如图15所示，用上述保护膜形成与MOSFET14的源极/漏极扩散层13a及13b连接的布线46a及46b、触点45a及45b、或上层布线47。在这种情况下，布线46a46b、47及触点45a、45b采用上述原子群35中具有作为导电体功能的金属原子即可。

另外，也可以如图15所示，用上述保护膜形成在MOSFET14的上方的最上层布线上形成的钝化膜48。在这种情况下，钝化膜48采用上述原子群35中具有作为绝缘体功能的原子即可。

另外，也可以如图16所示，在安装图15的半导体器件的半导体芯片50的侧面保护膜51。

(c)保护膜的厚度

保护膜41的厚度Y根据保护膜材料的原子种类及构成比(组成)和密度而变化。因此，这里通过研究为了阻止α射线而必需的最低限度的膜厚，来规定保护膜的厚度。另外，这所以以α射线为基准，是因为从放射性物质放射的放射线中，由于α射线轻，因此穿透物质的能力强，另外因宇宙射线中所包含的高速中子而引起发生的α射线的能量高。

首先，α射线的典型能量一般认为是1～11MeV。因此，将为了阻止最低能量即1MeV的α射线用的膜厚作为最低值，规定保护膜41的厚度为大于等于该最低值。因而，在保护膜41采用聚酰亚胺的情况下，为了阻止1MeV的α射线，由聚酰亚胺形成的保护膜41采用大于等于约2.1μm的膜厚即可。

另外，从焊锡凸点等经常使用的焊锡所含有的铝等中包含的放射性物质放出的α射线的能量一般认为是5.5MeV左右。因此，为了阻止5.5MeV的α射线，由聚酰亚胺形成的保护膜41采用大于等于4.7μm的膜厚即可。

根据以上的情况，保护膜41的厚度Y最低希望是大于等于2μm，更好的是采用大于等于5μm。

另外，这里是以在硅基板11的背面形成的保护膜41为例进行说明的，但即使是在其它位置设置的保护膜，也可以适用上述那样的保护膜41的厚度。

(d)保护膜的粘贴方法

保护膜41可以如下面那样进行粘贴。例如有利用真空粘贴的方法(http：//www.technorise.ne.jp/item/02.html)及“Rao R.Tsummala et.al.(香山监译)、微电子封装手册、日经BP社(1991)的第6章芯片与封装的连接”中所写的方法等。

这里，为了将物体相互之间粘贴(接合)，必须使物体相互之间的原子接近达到原子间隔的程度。若原子相互之间接近达到原子间隔的程度，则利用1)化学键(金属键)、2)共价键、3)离子键、4)物理结合、5)机械结合，将物质相互之间结合。物体的表面通常有吸附层或氧化膜等，作为除去这些障碍来进行粘贴的手段，如图1 7所示，已知有1)熔接(Welding)、2)压接(DiffusionBonding)、3)钎接(Brazing)、4)粘接。另外，关于图17，请参照“http：//www.avio.co.jp/products/assem/basic.pdf”的P3。

在这些粘贴方法中，关于本发明的第2实施形态，根据保护膜41的材料当然可考虑各种方法，保可以认为例如希望采用裸片键合。即，作为第2实施形态有关的粘贴方法，最好采用a)环氧树脂(包含聚酰亚胺)接合等的粘接、b)共晶接合。

e)保护膜的粘贴材料

在使用粘结剂将保护膜41与硅基板11粘贴时，粘结剂最好用包含上述原子群35中至少一个原子的材料形成。

这里，作为粘接剂考虑的具体例子，例如如图18所示，考虑有“RaoR.Tsummala et.al.(香山监译)、微电子封装手岫、日经BP社(1991)”的P442的表8-5所揭示的环氧或聚酰亚胺等。

另外，在硅基板11比较厚、需要基板触点时，最好采用导电性的粘接剂，在硅基板11较薄、不用基板触点时，最好采用绝缘性的粘接剂。

根据以上那样的第2实施形态，不仅能够得到与上述第1实施形态相同的效果，而且还能够得到下述那样的效果。

在第2实施形态中，通过在硅基板11的背面设置保护膜41，起到作为薄薄形成的硅基板11的增强板的功能，还由于该保护膜41是用包含上述原子群35中至少一个原子的材料形成的，因此在该保护膜41内即使发生核反应，也能够减少二次粒子30的发生。

另外，在如倒装芯片那样将芯片的正反面倒过来安装时，也可以在没有形成元件的硅基板一侧形成保护膜41。

[第3实施形态]

第3实施形态是将第1实施形态有关的半导体器件设置在引线框上的形态。

图19所示为本发明第3实施形态有关的具有引线框的半导体器件的剖视图。如图19所示，在第3实施形态中，在硅基板11与引线框70之间不存在氧化膜及支持基板等，在引线框70上形成硅基板11。该引线框70最好用包含上述原子群35中至少一个原子的材料形成。

根据以上那样的第3实施形态，能够得到与上述第1实施形态相同的效果。

另外，在第3实施形态中，在引线框70与硅基板11之间还可以形成上述第2实施形态所示的保护膜41。在这种情况下，引线框70的材料也可以不用包含上述原子群35中至少一个原子的材料形成。

本发明附加的优点和更正对于本行业人员来说已非常清楚，本发明详细说明中所作的具体实施形态或实施例，最终是为了便于对本发明技术内容的理解，不应限于这些具体例子而作狭义的解释，在本发明的精神及以后所述的权利要求范围内，可作各种变更并进行实施。

Claims (20)

1.一种半导体器件，其特征在于，包含

具有比高速中子与硅的核反应而发生的粒子的最大射程要薄的膜厚的硅基板、以及

在所述硅基板的表面形成的半导体元件。

2.如权利要求1所述的半导体器件，其特征在于，

所述硅基板的膜厚是小于等于30μm。

3.如权利要求1所述的半导体器件，其特征在于，

所述硅基板的膜厚是是2nm至630μm。

4.如权利要求1所述的半导体器件，其特征在于，

所述硅基板的膜厚是0.5μm。

5.如权利要求1所述的半导体器件，其特征在于，

所述硅基板是岛状。

6.如权利要求1所述的半导体器件，其特征在于，

还具备用包含原子序数从1至13的原子中的至少一个原子的材料形成的保护膜。

7.如权利要求6所述的半导体器件，其特征在于，

所述保护膜的材料是α不衰变的原子。

8.如权利要求6所述的半导体器件，其特征在于，

所述保护膜用聚酰亚胺形成。

9.如权利要求6所述的半导体器件，其特征在于，

所述保护膜的膜厚是大于等于2μm。

10.如权利要求6所述的半导体器件，其特征在于，

所述保护膜的膜厚是大于等于5μm。

11.如权利要求6所述的半导体器件，其特征在于，

所述保护膜设置在所述硅基板的背面。

12.如权利要求11所述的半导体器件，其特征在于，

还具备设置在所述硅基板内的、用包含原子序列从1至13的原子中的至少一个原子的材料形成的元件分离区。

13.如权利要求11所述的半导体器件，其特征在于，

还具备设置在所述半导体元件上的、用包含原子序数从1至13的原子中的至少一个原子的材料形成的绝缘膜。

14.如权利要求11所述的半导体器件，其特征在于，

还具备与所述半导体元件电气连接的、用包含原子序数从1至13的原子中的至少一个原子的材料形成的布线。

15.如权利要求11所述的半导体器件，其特征在于，

还具备与所述半导体元件电气连接的、用包含原子序数从1至13的原子中的至少一个原子的材料形成的触点。

16.如权利要求11所述的半导体器件，其特征在于，

还具备设置在所述半导体元件上方的、用包含原子序数从1至13的原子中的至少一个原子的材料形成的钝化膜。

17.如权利要求6所述的半导体器件，其特征在于，

还具备将所述保护膜与所述硅基板粘贴的、用包含原子序数从1至13的原子中的至少一个原子的材料形成的粘接剂。

18.如权利要求17所述的半导体器件，其特征在于，

所述粘接剂用聚酰亚胺或环氧形成。

19.如权利要求6所述的半导体器件，其特征在于，

所述保护膜与所述硅基板利用环氧树脂接合或共晶接合进行粘接。

20.如权利要求1所述的半导体器件，其特征在于，

还具备设置在所述硅基板的背面的、用包含原子序数从1至13的原子中的至少一个原子的材料形成的引线框。

Images