CN1667579A - 定制和监视多个接口并实现容错和隔离功能的装置和方法 - Google Patents

定制和监视多个接口并实现容错和隔离功能的装置和方法 Download PDF

Info

Publication number
CN1667579A
CN1667579A CNA2005100042429A CN200510004242A CN1667579A CN 1667579 A CN1667579 A CN 1667579A CN A2005100042429 A CNA2005100042429 A CN A2005100042429A CN 200510004242 A CN200510004242 A CN 200510004242A CN 1667579 A CN1667579 A CN 1667579A
Authority
CN
China
Prior art keywords
interface
pair
interfaces
target
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100042429A
Other languages
English (en)
Other versions
CN100377098C (zh
Inventor
詹姆斯·F·戴利
史蒂文·M·道斯基
迈克尔·J·汉密尔顿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1667579A publication Critical patent/CN1667579A/zh
Application granted granted Critical
Publication of CN100377098C publication Critical patent/CN100377098C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test
    • G01R31/318563—Multiple simultaneous testing of subparts

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Hardware Redundancy (AREA)

Abstract

提供一种用于定制和监视诸如多个IEEE1149.1标准接合测试接入组(JTAG)接口之类的多个接口并且实现增强型容错和隔离功能的装置和方法。第一接口被连接到一对主源上。第二接口被连接到多个目标接口上，并且提供用于多个预定控制信号的第三接口。提供一对冗余选择器来将选择信号与第一复用器连接以便选择多个目标接口中的一个。提供一对冗余ATTENTION监视器功能元件(function)来监视多个目标接口的每一个的ATTENTION信号。

Description

定制和监视多个接口并实现容错和隔离功能的装置和方法
技术领域
总的来说本发明涉及集成电路设计领域，尤其涉及用于定制和监视诸如多个IEEE1149.1标准接合测试接入组(JTAG)接口之类的多个接口，并且实现增强型容错和故障隔离功能的装置和方法。
背景技术
被称为连接测试动作组(JTAG)接口IEEE标准1149.1的芯片级及更高级的标准接口已被开发以使外部接入到达集成电路装置变得更加容易。提供了具有与JTAG兼容的集成电路装置的标准测试接入端口(TAP)，用来允许执行边界扫描操作以响应外部TAP控制器通过装置的TAP端口发出的命令，并且通过相同端口把结果输回。经由标准化接口，同样是通过TAP控制器与多个芯片或卡之间的接口连接来允许卡级和系统级测试。
芯片级或更高级的接口(如JTAG接口)不适合于测试多个芯的设计，因为这样做，这些接口总是要求单独的芯来利用独立JTAG控制器，因此需要在集成电路装置上多次复制控制器电路和用于每个控制器的专用I/O针。而且这些接口也不是被设计成在相同的接口上允许多个可切换的主控制器，这可能会增加额外的需要来接入在集成电路装置上的多个芯的复制电路的数量。鉴于用于该目的而实现的接口所需的额外的电路和I/O针的费用，这种方法有很大的缺陷。
已知的设计设备(arrangement)以增加卡的实际区域(estate)以及接口的延时为代价增加了大量的缓冲等级来提供电压调整和信号完整性。故障隔离和容错被限制在关于数据的CRC并用共享JTAG接口上的用于隔离的一些设计来限制。
与IEEE标准1149.1相比，IEEE1149.5规定了一种独特的接口和控制结构，其需要对软件和硬件进行显著的系统设计改变。德州仪器的SN54ABT8996等(ASP)提供可单独寻址的芯片，但是每个接收器上包含一个ASP。松下半导体公司的SCANSTA112将一个JTAG接口翻译为许多串行扫描链。二者中任何一个都不涉及两个主源的容错方面及可应用的所需的故障分析需求。
有一种对用于与多个接口(如多JTAG IEEE1149.1接口)工作，解决关于容错、故障隔离、具有最小的延时和缓冲的多电压电平支持，同时保持信号完整性的改善的机制的需求。
发明内容
本发明主要提供一种用于定制和监视如多个IEEE1149.1标准接合测试接入组(JTAG)接口的多个接口，并且实现增强型容错和隔离功能的装置和方法。本发明另一个重要方面是提供一种没有负面效应的、用于定制和监视多个接口并且克服现有技术布置的许多缺点的装置和方法。
简单的说，该装置和方法提供一种用于定制和监视诸如多个IEEE1149.1标准接合测试接入组(JTAG)接口之类的多个接口，并且实现增强型容错和隔离功能的装置和方法。第一接口被连接到一对主源上。第二接口被连接到多个目标接口上；并且提供用于多个预定控制信号的第三接口。第一复用器被耦合在一对主源和到多个目标接口的第二接口之间。一对第二复用器被耦合在第二接口和多个目标接口以及一对主源中的各自一个之间。提供一对冗余选择器来将选择信号与第一复用器耦合以便选择多个目标接口中的一个。提供一对冗余ATTENTION监视器功能元件(function)来监视多个目标接口每一个接口的ATTENTION信号。
附图说明
通过结合附图对本发明的优选实施例进行详细描述，本发明的上述目的和优点将会变得更加清楚，其中：
图1是根据优选实施例的一种用于定制和监视多个接口并且实现增强型容错和隔离功能的示例接口控制装置的方框图。
图2是图解根据优选实施例的用于图1的示例性接口控制装置的双芯片设计的方框图。
图3是图解根据优选实施例的用于图1的示例性接口控制装置的单芯片设计的方框图。
具体实施方式
根据本发明的特征，提供了通过在设计中包含所有的缓冲和重新调整时间并且允许许多分立接口以便降低负荷来最大化接口速度的优选实施例的接口控制装置。提供了优选实施例的接口控制器装置来支持两个JTAG主源用于一条或两条路径的容错、控制故障分析(resolution)、隔离和报告。优选实施例的接口控制装置提供用于中断每个接口的连续监视或者屏蔽小过冲保护ATTENTION信号，用于故障隔离。优选实施例的接口控制器装置对于每个现场可换单元支持多个分立JTAG接口或按比例决定制造的替换单元。优选实施例的接口控制器装置提供用于支持主要和目标接口的热插拔的JTAG信号隔离。
参照附图，在图1中图示了根据优选实施例概括的由参考字符100标明的用来实现增强型容错和故障隔离功能的JTAG控制器这样的接口控制器。接口控制装置100启动定制和监视多个接口，如多个IEEE1149.1标准接合测试接入组(JTAG)接口。JTAG接口是串行接口，其中数据经由测试数据输入(TDI)数据路径输入并且经由测试数据输出(TDO)数据路径输出。两个控制信号，即测试时钟(TCK)和测试模式选择(TMS)信号用于控制测试接入端口(TAP)控制器状态机器。
接口控制装置100连接到三个一般由参考字符102、104和106标明的主要接口。接口控制装置100连接到一对服务处理器102 SP0、SP1，其包含一个标准4线路JTAG连接(TCK、TMS、TDI、TDO)和标记错误的附加中断信号(ATTENTION)以及用于每个服务处理器SP0、SP1的一些选择信号(GPIO)。接口控制器装置100通过附加的ATTENTION信号连接多个系统JTAG接口104。接口控制器装置100通过接口106与根据优选实施例实现的多个新的控制器装置间控制信号相连。
连接到两个服务处理器102、SP0、SP1的连接是点对点的连接并且被匹配为合适的电压电平。GPIO信号是直流并且直接连接到一对内部复用器(MUX)110、112，用于当SP接口是主接口时将JTAG接口连接到所选择的系统JTAG接口。另外，对内部接入功能元件114、内部JTAG接口寄存器116、同时所有的接口和没有任何接口分配选择。接入功能元件114由两个问候(complimentary)地址中的任意一个选择，允许容错重试。在接口控制器装置100内部，内部JTAG接口寄存器116被耦合到将内部寄存器值路由到复用器(MUX)120的选择器118，允许系统JTAG接口104的任意组合与每个服务处理器102的连接。接口控制器装置100包含ATTENTION监视器122。接口控制器装置100包含分别与MUX110耦合的ATTENTION屏蔽124。ATTENTION监视器122被耦合到系统JTAG接口104的接收器126上。复用器(MUX)120与输出驱动器128耦合。
与系统JTAG接口104的连接通常是点对点的连接，并且被匹配为合适的电压电平。接口控制器装置100支持例如最多62个系统JTAG接口104，然而应该清楚的是，系统JTAG接口104的数量可以按比例增加或减少以满足特定系统的需要。每个来自每个接口104的ATTENTION信号被连续抽样并且被组合来驱动信号ATTENTION返回主服务处理器102。一旦接收到ATTENTION信号，服务处理器102甚至可以在ATTENTION信号已经回落时查询内部寄存器122，来识别哪个接口104提高了ATTENTION信号。此外，包含在每个ATTENTION信号上的是少量的小过冲保护，其需要最少的寄存器内部正常运行时间和单独的接口屏蔽。
根据优选实施例的特征，接口控制器装置100包含一对实质上相同的冗余控制器130、132，其具有与在其他控制器装置100之间或在单一控制器装置100的控制器130、132之间的接口106的内部连接。接口106的内部连接包含主MASTER、ISOLATE、RESET和具有配置输入PRIORITY、EXMASTER、DUAL和CONFIG的FLUSH。所有这些功能包括例如两个或三个差错纠正为正确值或者具有被禁止功能的安全状态的信号。
根据优选实施例的特征，当DUAL是无效时，MASTER、FLUSH、ISOLATE和RESET功能在两个单独控制器芯片100间交互。当DUAL是有效时，这些功能是接口控制器装置100的每个相同的冗余控制器130、132之间的内部信号。
根据优选实施例的特征，接口控制器装置100的每个冗余控制器130、132将其MASTER状态馈送到其它控制器130、132来表明其为主控制器，其它控制器绝对不能驱动系统JTAG接口104。如果两个控制器同为有效，则仅对其中一个有效的PRIORITY信号用来分析单一主控制器(master)。虽然MASTER功能仍然在两个主控制器之间分析，但EXTMASTER允许外源分配该单一主控制器。RESET功能可以用于重置接口控制器装置100的冗余控制器130、132中的另一个。举例来说，当问题出现时，GRABMASTER序列允许接口控制器装置100的冗余控制器130、132中的一个重置接口控制器装置100的冗余控制器130、132中的另一个的主控制并且可选地接管主控制。ISOLATE功能允许接口控制器装置100的冗余控制器130、132中的一个将另一个从其服务处理器接口102隔离，其对去除热插拔和故障部分的效果是有帮助的。CONFIG功能允许GPIO选择器重定向到不同的一组的系统JTAG接口104上。
参考图2，其图示了由参考字符200标明的根据本发明优选实施例的用于示例的接口控制器装置100的双芯片设计。双芯片设计200包括一对现场可编程门阵列(FPGA)202，用于实现一对接口控制器装置100的冗余控制器130、132的芯片0和芯片1。在一对现场可编程门阵列(FPGA)202，芯片0和芯片1之间连接到接口106的内部连接定义一对接口控制器装置100，具有冗余控制器130、132，其包含MASTER，、ISOLATE、RESET和FLSUSH并分别包含奇偶校验和ECC逻辑门204以及配置输入PRIORITY、EXTMASTER、DUAL、CONFIG。
参考图3，其图示了由参考字符300标明的根据本发明优选实施例的用于示例的接口控制器装置100的单芯片设计。单芯片设计300包括用于实现接口控制器装置100的冗余控制器130、132的现场可编程门阵列(FPGA)302。连接到接口106的在冗余控制器130、132之间的内部连接包含MASTER、ISOLATE、RESET和FLSUSH，分别包含奇偶校验和ECC逻辑门304并且每个都用具有配置输入PRIORITY，EXTMASTER，DUAL，CONFIG的双模式控制306选通。
尽管已参照本发明的确定优选实例表示和描述了本发明，但本领域内的普通技术人员将理解的是，可在不背离由所附权利要求书限定的本发明宗旨和范围的前提下对本发明进行各种形式和细节上的修改。

Claims (20)

1.一种用于定制和监视多个接口并且实现增强型容错和故障隔离功能的装置，该装置包括：
控制器，所述控制器包括
到一对主源上的第一接口；
到多个目标接口上的第二接口；
用于多个预定控制器控制信号的第三接口；
耦合在所述的一对主源和到所述多个目标接口的所述第二接口之间的第一复用器；
耦合在到所述多个目标接口的所述第二接口以及所述一对主源中的各自一个之间的一对第二复用器；
将选择信号与所述第一复用器耦合以便选择所述多个目标接口中的一个的一对冗余选择器；及
用于监视所述多个目标接口的每一个的ATTENTION信号的一对冗余ATTENTION监视器功能元件。
2.如权利要求1所述的装置，其中，多个接口包括多个IEEE1149.1标准接合测试接入组(JTAG)。
3.如权利要求1所述的装置，其中，所述一对主源包括一对服务处理器。
4.如权利要求1所述的装置，其中，所述多个目标接口包括多个接合测试接入组(JTAG)接口。
5.如权利要求1所述的装置，其中，所述多个预定的控制信号包括用于定义所述一对冗余选择器中的主件(master)的主控制信号和ATTENTION监视器功能。
6.如权利要求1所述的装置，其中，所述多个预定控制信号包括用于重置第二控制器的重置控制信号。
7.如权利要求1所述的装置，其中，所述多个预定控制信号包括用于将第二控制器从主源隔离的隔离控制信号。
8.如权利要求1所述的装置，其中，所述多个预定控制信号包括用于在一对控制器之间提供互连信号或者在所述一对冗余功能元件之间提供内部互连信号的双配置控制信号。
9.如权利要求1所述的装置，其中，所述多个预定控制信号包括用于定义所述冗余功能元件或一对控制器的主件的外部主配置控制信号。
10.如权利要求1所述的装置，其中，所述多个预定控制信号包括用于在所述冗余功能元件或一对控制器之间分析主件的优先级配置控制信号。
11.如权利要求1所述的装置，其中，所述主源包括一对服务处理器；并且所述第一接口到所述一对主源包括多个用于每个服务处理器的选择信号。
12.如权利要求11所述的装置，其中，所述多个预定控制信号包括用于将所述多个用于每个服务处理器的选择信号重定向到所选的一系列所述目标接口上。
13.如权利要求1所述的装置包括一对分别耦合到所述一对第二复用器上的冗余ATTENTION屏蔽功能元件，用于独立的目标接口屏蔽。
14.如权利要求1所述的装置包括一对用于编码数值的冗余接口寄存器用来选择所述目标接口，其中每一个分别耦合到所述冗余选择器功能元件中的一个上。
15.一种用于定制和监视多个接口并且实现增强型容错和隔离功能的方法，所述方法包括如下步骤：
将第一接口连接到一对主源上；
将第二接口连接到多个目标接口上；
将第三接口与多个预定控制器控制信号连接；
提供耦合在所述一对主源和到所述多个目标接口的所述第二接口之间的第一复用器；
提供耦合在到所述多个目标接口的所述第二接口以及所述一对主源中的各自一个之间的一对第二复用器；
利用一对冗余选择器功能元件将选择信号与所述第一复用器耦合，用于选择所述多个目标接口中的一个；及
利用一对冗余ATTENTION监视器功能元件用于监视所述多个目标接口的每一个的ATTENTION信号。
16.如权利要求15所述的方法，其中，将所述第三接口与所述多个预定控制信号连接的步骤包括提供用于定义所述冗余选择器对的主件的主控制信号和ATTENTION监视功能元件的步骤。
17.如权利要求15所述的方法，其中，将所述第三接口与所述多个预定控制信号连接的步骤包括提供隔离控制信号来提供用于在所述第一接口和所述第二接口上热插拔支持的隔离的步骤。
18.如权利要求15所述的方法，其中，将所述第三接口与所述多个预定控制信号连接的步骤包括提供用于将多个用于每个主源的选择信号重定向到所选的一系列所述目标接口上的配置控制信号的步骤。
19.如权利要求15所述的方法，其中，将所述第三接口与所述多个预定控制信号连接的步骤包括提供用于在所述冗余功能元件之间或在一对控制器之间分析主件的优先级配置控制信号的步骤。
20.如权利要求15所述的方法，包括提供分别耦合到所述一对冗余选择器功能元件中的一个上的接口寄存器来编码数值，以便选择所述目标接口的步骤。
CNB2005100042429A 2004-03-11 2005-01-04 定制和监视多个接口并实现容错和隔离功能的装置和方法 Expired - Fee Related CN100377098C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/798,912 US7114109B2 (en) 2004-03-11 2004-03-11 Method and apparatus for customizing and monitoring multiple interfaces and implementing enhanced fault tolerance and isolation features
US10/798,912 2004-03-11

Publications (2)

Publication Number Publication Date
CN1667579A true CN1667579A (zh) 2005-09-14
CN100377098C CN100377098C (zh) 2008-03-26

Family

ID=34920376

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100042429A Expired - Fee Related CN100377098C (zh) 2004-03-11 2005-01-04 定制和监视多个接口并实现容错和隔离功能的装置和方法

Country Status (2)

Country Link
US (1) US7114109B2 (zh)
CN (1) CN100377098C (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7200783B2 (en) * 2003-11-04 2007-04-03 Texas Instruments Incorporated Removable and replaceable TAP domain selection circuitry
US7296129B2 (en) 2004-07-30 2007-11-13 International Business Machines Corporation System, method and storage medium for providing a serialized memory interface with a bus repeater
US7512762B2 (en) 2004-10-29 2009-03-31 International Business Machines Corporation System, method and storage medium for a memory subsystem with positional read data latency
US7331010B2 (en) 2004-10-29 2008-02-12 International Business Machines Corporation System, method and storage medium for providing fault detection and correction in a memory subsystem
US7441060B2 (en) * 2004-10-29 2008-10-21 International Business Machines Corporation System, method and storage medium for providing a service interface to a memory system
US7395476B2 (en) * 2004-10-29 2008-07-01 International Business Machines Corporation System, method and storage medium for providing a high speed test interface to a memory subsystem
US7299313B2 (en) 2004-10-29 2007-11-20 International Business Machines Corporation System, method and storage medium for a memory subsystem command interface
US7478259B2 (en) * 2005-10-31 2009-01-13 International Business Machines Corporation System, method and storage medium for deriving clocks in a memory system
US7685392B2 (en) 2005-11-28 2010-03-23 International Business Machines Corporation Providing indeterminate read data latency in a memory system
US7636813B2 (en) * 2006-05-22 2009-12-22 International Business Machines Corporation Systems and methods for providing remote pre-fetch buffers
US7584336B2 (en) * 2006-06-08 2009-09-01 International Business Machines Corporation Systems and methods for providing data modification operations in memory subsystems
US7669086B2 (en) 2006-08-02 2010-02-23 International Business Machines Corporation Systems and methods for providing collision detection in a memory system
US7581073B2 (en) * 2006-08-09 2009-08-25 International Business Machines Corporation Systems and methods for providing distributed autonomous power management in a memory system
US7870459B2 (en) * 2006-10-23 2011-01-11 International Business Machines Corporation High density high reliability memory module with power gating and a fault tolerant address and command bus
US7721140B2 (en) 2007-01-02 2010-05-18 International Business Machines Corporation Systems and methods for improving serviceability of a memory system
US7906984B1 (en) 2008-02-26 2011-03-15 The United States Of America As Represented By The Secretary Of The Air Force Relocatable field programmable gate array bitstreams for fault tolerance
CN101865976A (zh) * 2009-04-14 2010-10-20 鸿富锦精密工业（深圳）有限公司 边界扫描测试系统及测试方法
CN101621293B (zh) * 2009-07-23 2012-09-26 中兴通讯股份有限公司 Jtag设备及隔离电路实现jtag数据下载的方法
US9323633B2 (en) * 2013-03-28 2016-04-26 Stmicroelectronics, Inc. Dual master JTAG method, circuit, and system
CN104601697A (zh) * 2015-01-14 2015-05-06 浪潮电子信息产业股份有限公司 一种云实验平台下资源优化方法
US9952948B2 (en) * 2016-03-23 2018-04-24 GM Global Technology Operations LLC Fault-tolerance pattern and switching protocol for multiple hot and cold standby redundancies

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5325368A (en) * 1991-11-27 1994-06-28 Ncr Corporation JTAG component description via nonvolatile memory
US5745684A (en) * 1995-11-06 1998-04-28 Sun Microsystems, Inc. Apparatus and method for providing a generic interface between a host system and an asynchronous transfer mode core functional block
US5802265A (en) * 1995-12-01 1998-09-01 Stratus Computer, Inc. Transparent fault tolerant computer system
US6078733A (en) * 1996-03-08 2000-06-20 Mitsubishi Electric Information Technolgy Center America, Inc. (Ita) Network interface having support for message processing and an interface to a message coprocessor
US6202108B1 (en) * 1997-03-13 2001-03-13 Bull S.A. Process and system for initializing a serial link between two integrated circuits comprising a parallel-serial port using two clocks with different frequencies
US7292897B2 (en) * 2000-04-28 2007-11-06 Hitachi, Ltd. Multiplexing control system and multiplexing method therefor
US6778526B1 (en) * 2000-12-22 2004-08-17 Nortel Networks Limited High speed access bus interface and protocol
US6965558B1 (en) * 2001-08-23 2005-11-15 Cisco Technology, Inc. Method and system for protecting a network interface

Also Published As

Publication number Publication date
US7114109B2 (en) 2006-09-26
CN100377098C (zh) 2008-03-26
US20050204216A1 (en) 2005-09-15

Similar Documents

Publication Publication Date Title
CN100377098C (zh) 定制和监视多个接口并实现容错和隔离功能的装置和方法
KR100570134B1 (ko) 자체 치유 칩과 칩 사이의 인터페이스
EP0219413A2 (en) An array reconfiguration apparatus and method particularly adapted for use with very large scale integrated circuits
US6928606B2 (en) Fault tolerant scan chain for a parallel processing system
JP2006309700A (ja) 動的代替機能を持つ論理集積回路、これを用いた情報処理装置及び論理集積回路の動的代替方法
KR20030044354A (ko) 데이터 버스 시스템 및 그 제어방법
CN101458624B (zh) 可编程逻辑器件的加载方法、处理器和装置
JPH0831856B2 (ja) 故障信号搬送ラインを予備信号搬送ラインで置き換える装置及び方法
JP4392025B2 (ja) 障害条件に対するオートノミック・バスの再構成
KR100277137B1 (ko) 전기 및 데이터 통신장치
US5612946A (en) Electrical device with input and output ports for changing the multiplex number of transmittal buses and system using the electrical device
US20040177289A1 (en) Method and arrangement for detecting and correcting line defects
US20090150112A1 (en) Scan method and system of testing chip having multiple cores
WO2017058013A1 (en) A reconfigurable hardware device for providing a reliable output signal as well as a method for providing said reliable output
JPH04293132A (ja) 論理回路のバックアップ方式
Koal et al. Logic self repair based on regular building blocks
JP4760536B2 (ja) 集積回路及びその試験方法
JPS60245053A (ja) 論理回路の診断方式
JPH06214822A (ja) ディジタル信号処理装置
JPH04238544A (ja) シフトパス故障診断方式
JPS5856046A (ja) デ−タ処理装置
JPS6389936A (ja) シフトパス故障診断方式
JPS617901A (ja) デイジタル制御装置
GB2093235A (en) Improvements in or relating to circuit arrangements for simulating peripheral units of electronic processors
JPS62126444A (ja) 故障診断システム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080326

Termination date: 20110104