CN1650224A - 薄膜晶体管阵列面板 - Google Patents

薄膜晶体管阵列面板 Download PDF

Info

Publication number
CN1650224A
CN1650224A CNA028295153A CN02829515A CN1650224A CN 1650224 A CN1650224 A CN 1650224A CN A028295153 A CNA028295153 A CN A028295153A CN 02829515 A CN02829515 A CN 02829515A CN 1650224 A CN1650224 A CN 1650224A
Authority
CN
China
Prior art keywords
line
gate
contact hole
film transistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028295153A
Other languages
English (en)
Other versions
CN100351689C (zh
Inventor
金东奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1650224A publication Critical patent/CN1650224A/zh
Application granted granted Critical
Publication of CN100351689C publication Critical patent/CN100351689C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/13378—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation
    • G02F1/133784—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation by rubbing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/13373—Disclination line; Reverse tilt
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

根据本发明的薄膜晶体管阵列面板包括第一连线、第二连线和象素电极。第一连线形成在绝缘衬底上并且用作栅极线或存储电容电极。第二连线经由栅极绝缘层与第一连线重叠并且用作存储电容导体或漏电极。象素电极形成在覆盖第二连线的钝化层上并且通过第二绝缘层的接触孔连接到第二连线。为了确保象素的孔径比并阻挡光泄漏，在配向处理或摩擦终止的位置处所述接触孔的边界和与其相邻并位于所述接触孔的边界外部的第一连线或第二连线的边界之间的距离设计得比在其他位置的所述接触孔的边界与所述第一连线或第二连线的边界之间的距离宽。

Description

薄膜晶体管阵列面板
技术领域
本发明涉及一种薄膜晶体管阵列面板，尤其涉及一种用作液晶显示器面板的薄膜晶体管阵列面板。
背景技术
作为广泛使用的平板显示器之一的典型的液晶显示器(“LCD”)包括两个面板，这两个面板具有多个产生电场的电极、插入其间的液晶层，以及粘附到面板的外表面用于使光偏振的起偏器。LCD将电压施加到电极上从而使液晶层中的液晶分子重新取向，由此调整穿过其中的光的数量。LCD使用的特性之一是电压的施加使液晶分子的取向变化，并且利用光的透射或反射的LCD需要内部或外部的光源，因为液晶自身不发光。
用于LCD的薄膜晶体管阵列(“TFT”)面板用作以独立方式驱动象素的电路板。TFT阵列面板包括用于传输扫描信号的扫描信号连线(scanningsignal wire)或栅极连线(gate wire)，用于传输图像信号的图像信号连线(image signal wire)或数据连线(data wire)，连接到所述栅极连线和数据连线的多个TFT，以及通过TFT连接到所述连线以用于显示图像的多个象素电极。
象素电极被设计为与栅极连线和数据连线重叠，用于确保象素的孔径比，并且在象素电极与栅极连线和数据连线之间设置有具有低介电常数的厚绝缘层，从而使其间产生的寄生电容最小化。
然而，液晶分子排布的不需要的反向引起了用于连接象素电极和数据连线的绝缘层的环绕的接触孔，这使得光泄漏表现出旋错(disclination)，由此降低显示质量。原因在于，沿绝缘层的斜面形成的象素电极所产生的电场的方向与液晶分子的取向相反，由此破坏了液晶分子的排布。尽管通过将例如栅极连线和数据连线的不透明薄膜设计得较宽可以阻挡光泄漏，但这样降低了孔径比，尤其对于高分辨率LCD。
发明内容
本发明的目的在于提供一种用于液晶显示器的薄膜晶体管阵列面板，其能够确保孔径比并使光泄漏最小化。
在根据本发明实施例的用于LCD的薄膜晶体管阵列面板中，在其中配向处理(alignment treatment)或摩擦终止的接触部分处的接触孔的边界以及与其相邻的连线的边界之间的距离比其他部分处其边界之间的距离宽。
更具体而言，不透明膜形成在绝缘衬底上并且被具有接触孔的绝缘层覆盖，接触孔在接触部分处至少部分地暴露不透明膜并且具有多个边界，所述边界的至少一部分位于所述不透明膜的边界之内。导电层形成在绝缘层上并通过接触孔连接到不透明膜。在配向处理或摩擦终止的位置处接触部分的接触孔的边界之一与位于所述接触孔外部的不透明膜的边界之一之间的距离比在其他位置的接触孔的边界与不透明膜的边界之间的距离宽。
不透明膜包括第一连线以及与第一连线绝缘并重叠的第二连线，并且第二连线通过接触孔暴露。第一连线和第二连线的边界之一优选位于在配向处理或摩擦终止的位置处的接触孔的边界外部。
第一连线可以是栅极连线或者存储电容连线，第二连线可以是数据连线或者存储电容导体，并且导电层可以是优选由透明导电材料制成的象素电极。
栅极连线优选包括栅极线(gate line)和连接到栅极线的栅电极，数据连线优选包括与栅极线相交的数据线(data line)、连接到数据线并靠近栅电极的源电极、以及相对于栅电极与源电极相对的漏电极。
根据本发明的薄膜晶体管阵列面板还可进一步包括覆盖栅极连线的栅极绝缘层，以及形成在栅电极与源电极和漏电极之间的栅极绝缘层上的半导体层。除了源电极和漏电极之间的沟道部分外，半导体层可具有与数据连线相同的形状。
存储电容连线可包括与栅极连线分离的存储电容线以及连接到存储电容线的存储电容电极，存储电容导体可以连接到数据连线。
绝缘膜优选由氮化硅、有机绝缘材料或低介电CVD膜制成。
附图说明
图1A是用于根据本发明实验性实例的LCD的连线接触部分的布局图；
图1B表示了沿IB-IB’线得到的图1A所示的接触部分的截面，曲线表示了在黑暗状态的光泄漏；
图2是根据本发明第一实施例的LCD的TFT阵列面板的布局图；
图3是沿III-III’线得到的图2所示的TFT阵列面板的截面图；
图4A、5A、6A和7A是用于LCD的TFT阵列面板的布局图，依次表示了根据本发明实施例的TFT阵列面板制造方法的中间步骤；
图4B是沿IVB-IVB’线得到的图4A所示的TFT阵列面板的截面图；
图5B是在图4B所示步骤之后的步骤中，沿VB-VB’线得到的图5A所示的TFT阵列面板的截面图；
图6B是在图5B所示步骤之后的步骤中，沿VIB-VIB’线得到的图6A所示的TFT阵列面板的截面图；
图7B是在图6B所示步骤之后的步骤中，沿VIIB-VIIB’线得到的图7A所示的TFT阵列面板的截面图；
图8是根据本发明第二实施例的LCD的TFT阵列面板的布局图；
图9和10分别是沿IX-IX’线和X-X’线得到的图8所示的TFT阵列面板的截面图；
图11A是在根据本发明第二实施例的制造方法的第一步骤中图8所示的TFT阵列面板的布局图；
图11B和11C分别是沿XIB-XIB’线和XIC-XIC’线得到的图11A所示的TFT阵列面板的截面图；
图12A和12B是在图11B和11C所示步骤之后的步骤中，分别沿XIB-XIB’线和XIC-XIC’线得到的图11A所示的TFT阵列面板的截面图；
图13A是在图12A和12B所示步骤之后的步骤中，TFT阵列面板的布局图；
图13B和13C分别是沿XIIIB-XIIIB’线和XIIIC-XIIIC’线得到的图13A所示的TFT阵列面板的截面图；
图14A、15A和16A以及图14B、15B和16B分别是沿XIIIB-XIIIB’线和XIIIC-XIIIC’线得到的图13A所示的TFT阵列面板的截面图，依次表示了在图13B和图13C所示的步骤之后的步骤；
图17A是在图16A和16B所示步骤之后的步骤中，TFT阵列面板的布局图；
图17B和17C分别是沿XVIIB-XVIIB’线和XVIIC-XVIIC’线得到的图17A所示的TFT阵列面板的截面图；
图18是根据本发明第三实施例的LCD的TFT阵列面板的布局图；以及
图19是沿XIX-XIX’线得到的图18所示的TFT阵列面板的截面图。
具体实施方式
以下将参照附图更充分地描述本发明，附图中表示了本发明的优选实施例。然而，本发明可以以多种不同形式实施而不应解释为仅限于在此阐述的实施例。
在附图中，为了清晰起见，夸大了层和区域的厚度。通篇用相同的附图标记表示相同的元件。应理解的是，当例如层、膜、区域、衬底或面板的元件被称为在另一元件“上”时，其可以直接在另一元件上，或者存在插入元件。相反，当一元件被称作“直接”在另一元件“上”时，则不存在插入元件。下面，将参照附图描述根据本发明实施例的液晶显示器。
现在，将参照附图详细描述根据本发明实施例的LCD的TFT阵列面板。
图1A是用于根据本发明实验性实例的LCD的连线接触部分的布局图，图1B表示了沿IB-IB’线得到的图1A所示的接触部分的截面，并且曲线表示了在黑暗状态的光泄漏。实验性实例在与通过实际工艺制造的LCD相同的条件下设计了LCD并测量了在黑暗状态的光泄漏。在这种情况下，插入在两个面板之间的液晶分子以扭转向列(twisted nematic，TN)模式排列，使得液晶分子长轴的取向被配向为与两个面板平行并且在没有电场时从一个面板向另一个面板成螺旋形扭转。
如图1A和1B所示，根据本发明实施例的LCD的TFT阵列面板包括：形成在下部绝缘衬底110上的第一不透明连线200，经由第一绝缘层400与第一连线200重叠的第二不透明连线700，以及第一导电层900，其形成在第二连线700上的第二绝缘层800上并通过第二绝缘层800的接触孔连接到第二连线700。
平行面对TFT阵列面板的滤色器阵列面板包括第二导电层270，其形成在上部绝缘层210上并面对第一导电层900以产生用于重新排列或驱动液晶分子的电场。
如图1B所示，在对液晶层300施加由导电层900和700提供的电压所产生的足够强度的电场时，插入在衬底110和210之间的液晶层300中的液晶分子被配向，使得液晶层300的液晶分子的长轴平行于电场方向因而垂直于衬底110和210。经过配向处理或摩擦以用于使液晶分子初始配向的具有预定方向的配向膜(未示出)的配向力(alignment force)迫使与衬底110和210相邻的液晶分子与衬底110和210呈角度。
然而，在第一导电层700通过第二绝缘层800的接触孔连接到第二导电层900的接触部分中配向处理或摩擦终止的位置，液晶分子的排列被破坏，这增大了光泄漏。分子排列的无序源于与液晶分子的取向相反的由第二绝缘层800上的第一导电层900的倾斜表面诱发的电场。在本发明中，形成第一连线200或第二连线700以阻挡旋错区域从而防止接触部分的光泄漏。为了最优地设计第一和第二连线200和700以确保象素的孔径比，优选用具有最小面积的第一和第二连线200和700来覆盖旋错区域。为了这一目的，在接触孔的边缘和与其相邻并位于接触孔边缘外部的第一连线200和第二连线700的边缘之间的距离a、b、c和d中，靠近配向处理或摩擦终止的位置的距离b和d设计得比靠近其他位置的距离a和c宽。以这种方式，第一和第二连线200和700能够被设计为具有最小面积以用于确保象素的孔径比，同时，能够用第一和第二连线200和700来阻挡光泄漏。尽管第一和第二连线200和700的边界如图1A所示位于接触孔边界的外部，但两条边界中仅有一条可以位于其外部。然而，优选的是，靠近配向处理或摩擦终止的接触孔部分的那一部分的第一和第二连线200和700的边界中，至少一条位于其外部。
在LCD中，第一连线200可以是栅极线或者是用作存储电容的一个电极的存储电极，第二连线700可以是漏电极或者是用作存储电容的另一电极的存储电容导体。第一和第二导电层900和210可以分别是象素电极和公共电极。尽管图1A和图1B表示的是在TN模式的液晶排列，但根据本发明的接触部分的结构也适用于OCB(最佳补偿弯曲)模式的LCD，其中，具有正介电各向异性的液晶分子被配向为相对于两个衬底之间的中间平面对称，并且从面板的表面到该中间平面，液晶分子的配向从平行(或水平)配向到垂直(或竖直)配向变化。此外，根据本发明的接触部分的结构也适用于VA(竖直配向)模式的LCD，其中具有负介电各向异性的液晶分子初始排列为与两个面板的表面垂直，并且从面板的表面到两个面板之间的中间平面，液晶分子的配向从平行配向到垂直配向变化。
现在，将详细描述根据本发明实施例的具有接触部分的LCD的TFT阵列面板及其制造方法。
首先，将参照图2和3详细描述根据本发明第一实施例的LCD的TFT阵列面板。
图2是根据本发明第一实施例的LCD的TFT阵列面板的布局图，图3是沿III-III’线得到的图2所示的TFT阵列面板的截面图。
在绝缘衬底110上形成优选由Ag、Ag合金、Al或Al合金制成的单层所构成的具有低电阻率的栅极连线，或者包括所述单层的多层。栅极连线包括在横向方向延伸的多条栅极线121、连接到栅极线121的一端并且从外部器件向栅极线121传递栅极信号的多个栅极焊盘125，以及连接到栅极线121的多个TFT的栅电极123。栅极连线与连接到象素电极82的存储电容导体177重叠以形成用于增强象素的电荷存储能力的存储电容，这将在下文中进行说明。
优选由SiNx制成的栅极绝缘层140形成在衬底110上并覆盖栅极连线121、123和125。
优选由非晶硅制成的半导体层150形成在栅极绝缘层140上，与栅电极123相对。在半导体层150上形成优选由硅化物或者重掺杂有n型杂质的n+氢化非晶硅制成的欧姆接触层163和165。
数据连线形成在欧姆接触层163和165或者栅极绝缘层140上。数据连线包括优选由具有低电阻率的导电材料、如Ag和Al制成的导电层。数据连线包括在纵向方向延伸并且与栅极线121相交以界定多个象素区域的多条数据线171，连接到数据线171并延伸到欧姆接触层部分163上的多个源电极173，连接到数据线171的一端并从外部器件接收图像信号的多个数据焊盘179，以及多个漏电极175，其形成在欧姆接触层的另一部分165上，在位置上与源电极173关于栅电极123相对，并且与源电极173分离。数据连线包括多个存储电容导体177，其与栅极线121重叠并连接到后面形成的象素电极190上。
钝化层180形成在数据连线171、173、175、177和179以及没有被数据连线171、173、175、177和179覆盖的半导体层150的部分上。钝化层180包括优选由具有极佳平滑特性的感光有机材料或者低介电绝缘材料、如Si:C:O:H制成的绝缘层。钝化层180可进一步包括由SiNx制成的绝缘层，其优选设置在有机绝缘层下方以直接覆盖半导体层150。此外，优选从设置栅极焊盘125和数据焊盘179的焊盘部分去除有机绝缘材料，这种结构特别有利于COG(玻璃芯片，chip on glass)型LCD，其将栅极驱动IC和数据驱动IC直接安装在TFT阵列面板上。
钝化层180设置有分别暴露漏电极175、存储电容导体177和数据焊盘179的多个接触孔185、187和189，并且钝化层180和栅极绝缘层140具有暴露栅极焊盘125的多个接触孔182。如上所述，为了最优地设计漏电极175、存储电容导体177以及与它们重叠的栅极线121的部分以确保象素的孔径比，接触部分处的旋错区域用其最小面积覆盖。为了这个目的，在接触孔185和187的边缘和与其相邻的漏电极175、栅极线121以及存储电容导体177的边缘之间的距离c1、c2、d1和d2中，靠近配向处理或摩擦终止的位置的距离d1和d2比靠近其他位置的距离c1和c2宽。以这种方式，能够将漏电极175、存储电容导体177以及与它们重叠的栅极线121设计为具有最小的面积以确保象素的孔径比，并阻挡在接触部分的光泄漏。
在钝化层180上形成位于象素区域中的多个象素电极190。象素电极190通过接触孔185电连接到漏电极175并且优选由透明导电材料、如氧化铟锌(IZO)或氧化铟锡(ITO)制成。此外，在钝化层180上形成多个辅助栅极焊盘123和多个辅助数据焊盘179。辅助栅极焊盘123和辅助数据焊盘179分别通过接触孔182和189连接到栅极焊盘125和数据焊盘179。辅助栅极焊盘92和辅助数据焊盘97用于保护栅极焊盘125和数据焊盘179，但不是必须的。
现将参照图4A至7B以及图2和3详细描述TFT阵列面板的制造方法。
首先，如图4A和4B所示，优选由低电阻率导电材料、如Al或Al合金制成的单层或者包括所述单层的多层被淀积在玻璃衬底110上并利用掩模被光蚀刻(photo-etch)以形成栅极连线，该栅极连线包括多条栅极线121、多个栅电极123以及多个栅极焊盘125。
如图5A和5B所示，在其上依次淀积三层，包括优选由氮化硅制成的栅极绝缘层140、优选由非晶硅制成的半导体层150以及掺杂的非晶硅层。使用掩模光蚀刻掺杂的非晶硅层以及半导体层以形成半导体层150和在栅极绝缘层140上与栅电极123相对的欧姆接触层160。
此后，如图6A和6B所示，淀积并使用掩模光蚀刻由具有低电阻率的导电材料制成的用于数据连线的导电层以形成数据连线。数据连线包括与栅极线121相交的多条数据线171，连接到数据线171并延伸到栅电极123上的多个源电极173，连接到数据线171一端的多个数据焊盘179，与源电极173分离并且与源电极173关于栅电极123相对的多个漏电极175，以及多个存储电容导体177。
然后，去除没有被数据线171、173、175、177和179覆盖的掺杂的非晶硅层图案160的部分，从而形成包括多对关于栅电极123的两个分隔部分163和165的掺杂的非晶硅层，并且暴露在掺杂的非晶硅层的分隔部分163和165之间的半导体层150的部分。为了稳定半导体层150的暴露表面，优选进行氧等离子处理。
如图7A和7B所示，通过淀积氮化硅，通过涂敷具有良好平滑特性的感光有机绝缘材料，或者通过使用等离子增强化学汽相淀积(PECVD)来淀积低介电CVD膜、如a-Si:C:O和a-Si:O:F，来形成钝化层180。使用掩模光蚀刻保护层180以及栅极绝缘层140，从而形成分别暴露栅极焊盘125、漏电极175、存储电容导体177和数据焊盘179的多个接触孔182、185、187和189。
最后，如图2和3所示，淀积并使用掩模光蚀刻ITO层或IZO层，从而形成多个象素电极190，多个辅助栅极焊盘92以及多个辅助数据焊盘97。象素电极190分别通过接触孔185和187连接到漏电极175和存储电容导体177。辅助栅极焊盘92和辅助数据焊盘97分别通过接触孔182和189连接到栅极焊盘125和数据焊盘179。
尽管本发明的实施例应用于通过使用分离掩模的光蚀刻来形成半导体层和数据连线的制造方法中，但根据本发明的连线的制造方法也适用于通过使用单一光致抗蚀剂图案的光蚀刻来形成半导体层和数据连线的LCD的TFT阵列面板的制造方法。现将参照附图详细描述。
首先，参照图8-10描述根据本发明第二实施例的LCD的TFT阵列面板的象素单元。
图8是根据本发明第二实施例的LCD的TFT阵列面板的布局图，图9和10分别是沿IX-IX’线和X-X’线得到的图8所示的TFT阵列面板的截面图。
在绝缘衬底110上形成栅极连线。栅极连线包括由具有低电阻率的导电材料，如Ag、Ag合金、Al、Al合金、Cr或Ta制成的单层或多层。栅极连线包括多条栅极线121、多个栅极焊盘125和多个栅电极123。在衬底110上还形成存储电容连线。存储电容连线包括多条存储电容线131以及连接到其上的多个存储电极133，存储电容线131与栅极线121平行并且被供以外部电压，如施加到上部面板的公共电极的公共电压。存储电极133与连接到象素电极190的存储电容导体177重叠，以形成用于增强象素的电荷存储能力的存储电容，这将在下面描述。在象素电极190与栅极线121的重叠提供足够的存储电容的情况下，可以省略存储电容连线。
优选由SiNx制成的栅极绝缘层140形成在栅极连线121、123和125以及存储电容连线131和133上从而覆盖栅极连线121、123和125以及存储电容连线131和133。
在栅极绝缘层140上形成优选由多晶硅或非晶硅制成的半导体图案152和157。在半导体图案152和157上形成优选由重掺杂有n型杂质如磷P或p型杂质的非晶硅制成的欧姆接触图案(或中间层图案)163、165和167。
在欧姆接触图案163、165和167上形成优选和第一实施例一样由具有低电阻率的导电材料制成的数据连线。数据连线包括多个数据线单元171、173和179，多个TFT的漏电极175以及多个存储电容导体177。每个数据线单元包括在纵向方向延伸的数据线171，连接到数据线171的一端并且从外部器件接收图像信号的数据焊盘179，以及从数据线171分支的多个TFT的源电极173。每个漏电极175与数据线单元171、173和179分离并且被设置为与相应的源电极173关于TFT的相应的栅电极123或沟道部分C相对。存储电容导体177设置在存储电容连线131和133的上方。在没有存储电容连线131和133的情况下，存储电容导体177也被省略。尽管存储电容导体177连接到漏电极175，但它们也可以不连接到漏电极175。
数据连线171、173、175、177和179可以包括优选由Ag、Ag合金、Al、Al合金、Cr、Mo、Mo合金、Ta或Ti制成的导电层。
欧姆接触图案163、165和167降低了下层的半导体图案152和157与上层的数据连线171、173、175、177和179之间的接触电阻并且与数据连线171、173、175、177和179具有基本相同的形状。也就是说，欧姆接触图案163、165和167包括与数据线单元171、173和179具有基本相同的形状的多个数据线欧姆接触163，与漏电极173具有基本相同的形状的多个漏电极欧姆接触163，以及与存储电容导体177具有基本相同的形状的存储电容欧姆接触167。
同时，除了TFT沟道区域C之外，半导体图案152和157具有与数据连线171、173、175、177和179以及欧姆接触图案163、165和167基本相同的形状。更具体而言，半导体图案152和157包括与存储电容导体177和存储电容欧姆接触167具有基本相同的形状的多个存储电容半导体157，以及与剩下的数据连线和欧姆接触图案在形状上稍微有所不同的多个TFT半导体152。也就是说，数据线单元171、173和175，特别是源电极173和漏电极175在TFT沟道区域C处彼此分离，在TFT沟道区域C处数据线欧姆接触163和漏电极欧姆接触165也彼此分离。然而，TFT半导体152继续延伸到TFT沟道区域C处而没有断开以形成TFT沟道。
钝化层180形成在数据连线171、173、175、177和179以及没有被数据连线171、173、175、177和179覆盖的半导体层152上。钝化层180优选包括绝缘层、如SiNx和SiOx，优选由具有低介电常数的有机材料制成的有机绝缘层，或者低介电CVD层。
钝化层180具有暴露漏电极175、存储电容导体177和数据焊盘179的多个接触孔185、187和189。钝化层180以及栅极绝缘层140还设置暴露栅极焊盘125的多个接触孔182。和第一实施例一样，为了最优地设计漏电极175、存储电容导体177以及在接触部分处与它们重叠的存储电极133的部分以确保象素的孔径比，接触部分处的旋错区域用其最小面积覆盖。为了这个目的，在接触孔185和187的边缘和漏电极175、存储电极133以及存储电容导体177的边缘之间的距离c3、c4、c5、d3、d4和d5中，靠近配向处理或摩擦终止的位置的距离d3、d4和d5比靠近其他位置的距离c3、c4和c5宽。以这种方式，能够将漏电极175、存储电容导体177以及与它们重叠的存储电极133设计为具有最小的面积以确保象素的孔径比，并阻挡在接触部分的光泄漏。
在钝化层180上形成从TFT接收图像信号并与上面板的电极协作以产生电场的多个象素电极190。象素电极190由透明导电材料、如ITO或IZO制成。象素电极190通过接触孔185在物理上并在电学上连接到漏电极175以接收图像信号。象素电极190与相邻的栅极线121和相邻的数据线171重叠以增大孔径比，但也可省略该重叠。象素电极190还通过接触孔187连接到存储电容导体177并将图像信号传输给导体177。
同时，多个辅助栅极焊盘92和多个辅助数据焊盘97形成在栅极焊盘125和数据焊盘179上并分别通过接触孔182和189连接到其上。辅助栅极焊盘92和辅助数据焊盘97补偿了焊盘125和179对于外部电路器件的粘结性并保护焊盘125和179。辅助栅极焊盘92和辅助数据焊盘97不是必须的，也可以以选择性的方式加入。
现将参照图11A-17C以及图8和10详细描述图8-10所示的LCD的TFT阵列面板的制造方法。
首先，如图11A-11C所示，包括Ag、Ag合金、Al和Al合金的导电层被淀积在衬底110上并且利用掩模被光蚀刻以形成栅极连线和存储电容连线。栅极连线121、125和123包括多条栅极线121、多个栅电极123以及多个栅极焊盘125，存储电容连线包括多条存储电容线131以及多个存储电极133。
如图12A和12B所示，通过CVD在衬底110上依次电极厚度1500-5000埃的氮化硅栅极绝缘层140、厚度500-2000埃的本征非晶硅的半导体层、以及厚度300-600埃的非本征非晶硅的中间层160。在中间层160上形成导电层170，并在其上涂敷厚度1-2微米的光致抗蚀剂膜210。
之后，光致抗蚀剂膜210通过掩模被曝光并且被显影以形成具有多个第一部分214和多个第二部分212的光致抗蚀剂图案，如图13B和13C所示。光致抗蚀剂图案212和214的每个第一部分214位于源电极173和漏电极175之间的TFT的沟道区域C上。每个第二部分212位于在形成数据连线171、173、175和179的位置的数据区域A上。去除在剩余区域B上的光致抗蚀剂膜210的所有部分，并且第一部分214被制造得比第二部分212薄。此处，依据之后描述的后续蚀刻步骤的工艺条件，调节沟道区域C上得第一部分214和数据区域A上得第二部分212的厚度比，优选的是，第一部分214的厚度等于或小于第二部分212厚度的一半，例如等于或小于4000埃。
通过几种技术来得到光致抗蚀剂图案212和214依赖于位置的厚度。在掩模上设置狭缝图案、网格图案或者半透明膜以调整区域C中的光透射率。
当使用狭缝图案时，优选的是，狭缝的宽度或者狭缝之间的距离小于用于光刻的曝光机的分辨率。在使用半透明膜的情况下，可使用具有不同透射率或者不同厚度的薄膜来调整掩模上的透射率。
当光致抗蚀剂膜210通过这样的掩模而曝光时，直接曝光的部分的聚合物几乎彻底地分解，而通过狭缝图案或半透明膜曝光的部分的聚合物并未彻底分解，因为光辐射的量很小。通过设置在掩模上的光阻挡膜而阻挡的光致抗蚀剂膜210部分的聚合物几乎不分解。在光致抗蚀剂膜210显影之后，留下了未分解的包含聚合物的部分。此时，具有较小曝光量的部分的厚度比没有曝光的部分的厚度薄。由于过长的曝光时间会分解所有的分子，有必要调整曝光时间。
可使用回流(reflow)获得光致抗蚀剂图案的第一部分214。也就是说，光致抗蚀剂膜由可回流材料制成并且通过具有不透明和透明部分的正常掩模曝光。光致抗蚀剂膜然后被显影并经受回流使得部分光致抗蚀剂膜向下流到没有光致抗蚀剂的区域上，由此形成薄的部分。
接下来，光致抗蚀剂膜212和214以及包括导电层170、中间层160和半导体层150的下层被蚀刻使得数据连线和所述下层遗留在数据区域A上，只有半导体层遗留在沟道区域C上，并且去除所有的三层170、160和150以暴露在剩余区域B上的栅极绝缘层140。
首先，如图14A和14B所示，去除在其他区域B上的导电层170的暴露部分以暴露中间层160的下层部分。干法蚀刻和湿法蚀刻均在这个步骤中被选择性地使用并优选在导电层170较容易地被蚀刻且光致抗蚀剂图案212和214很难被蚀刻地条件下执行。然而，由于对于干法蚀刻很难确定上述条件，所以干法蚀刻可以在光致抗蚀剂图案212和214以及导电层170同时被蚀刻的条件下执行。在这种情况下，优选将用于干法蚀刻的第一部分214制造得比用于湿法蚀刻的第一部分214厚，以防止第一部分214的去除以及由此造成的导电层170的下层部分的暴露。
结果，如图14A和图14B所示，只有沟道区域C和数据区域A上的导电层170的部分，即源极/漏极(“S/D”)导体178和存储电容导体177遗留下来而在剩余区域B上的导电层170的剩余部分被去除以暴露中间层160的下层部分。此处，S/D导体177具有与数据线171、173、175、177和179基本相同的平面形状，除了源电极173和漏电极175不断开而是彼此连接。当使用干法蚀刻时，将光致抗蚀剂图案212和214的厚度降低到某一程度。
接下来，如图15A和图15B所示，通过干法蚀刻去除中间层160的暴露部分和区域B上半导体层150的下层部分以及光致抗蚀剂图案212和214的第一部分214。该蚀刻在光致抗蚀剂图案212和214、中间层160和半导体层150较容易地被蚀刻而栅极绝缘层140很难被蚀刻的条件下执行。(需注意的是在中间层和半导体层之间的蚀刻选择性几乎为零。)更具体而言，优选的是，对于光致抗蚀剂图案212和214以及半导体层150的蚀刻比率几乎相同。例如，通过使用SF6和HCl的气体混合物或者SF6和O2的气体混合物，光致抗蚀剂图案212和214以及半导体层150的蚀刻厚度可以几乎相同。当对于光致抗蚀剂图案212和214以及对于半导体层150的蚀刻比率相同时，第一部分214的初始厚度等于或小于半导体层150的厚度与中间层160的厚度之和。
因此，如图15A和15B所示，在沟道区域C上的第一部分214被去除以暴露S/D导体178的下层部分，并且在剩余区域B上的中间层160和半导体层150的部分被去除以暴露栅极绝缘层140的下层部分。同时，在数据区域A上的第二部分212也被蚀刻从而变得更薄。而且，在这一步骤中完成了半导体图案152和157。附图标记168和167分别表示在S/D导体178下面的欧姆接触以及在存储电容导体177下面的存储电容欧姆接触。
然后，通过灰化去除遗留在沟道区域C上的S/D导体178的表面上的光致抗蚀剂残余物。
接下来，如图16A和16B所示，在沟道区域C上的S/D导体178的部分以及S/D欧姆接触168的下层部分被蚀刻从而被去除。此处，可以仅使用干法蚀刻来完成S/D导体178以及S/D欧姆接触168的蚀刻。可选择地，可通过湿法蚀刻来蚀刻S/D导体178并通过干法蚀刻来蚀刻S/D欧姆接触168。在前一种情况下，优选在S/D导体178与S/D欧姆接触168之间的蚀刻选择性较高的条件下执行蚀刻。这是因为低的蚀刻选择性使得蚀刻完成点的确定较为困难，由此使得对于遗留在沟道区域C上的半导体图案152的部分的厚度调整比较困难。在交替采用湿法蚀刻和干法蚀刻的后一种情况下，形成了阶梯式的横向侧壁，因为湿法蚀刻蚀刻S/D导体178的横向侧面，而干法蚀刻几乎不蚀刻S/D欧姆接触168的横向侧面。用于蚀刻S/D欧姆接触168的蚀刻气体的实例是CF4和HCl的气体混合物以及CF4和O2的气体混合物。使用CF4和O2的气体混合物能够获得半导体图案152和157的均匀厚度。在这点上，如图16B所示，半导体图案152和157的暴露部分被蚀刻从而具有减小的厚度，光致抗蚀剂图案212和214的第二部分212也被蚀刻从而具有减小的厚度。这一蚀刻在栅极绝缘层140不被蚀刻的条件下执行，并且优选的是，光致抗蚀剂图案212和214足够厚以防止第二部分212被去除从而暴露数据连线171、173、175、177和179的下层部分。
因此，源电极173和漏电极175彼此分隔，并且，同时完成了其下的数据连线171、173、175、177和179以及欧姆接触图案163、165和167。
最后，去除遗留在数据区域A上的光致抗蚀剂图案212和214的第二部分212。可选择地，在沟道区域C上的S/D导体178的部分被去除之后并且在S/D欧姆接触168的下层部分被去除之前来去除第二部分212。
如上所述，可以接连地执行湿法蚀刻和干法蚀刻，但也可以仅使用干法蚀刻。后者相对简单，但与前者相比，不容易找到合适的蚀刻条件。相反，对于前一种情况来说，容易找到合适的蚀刻条件，但前者与后者相比相对复杂。
此后，通过淀积和第一实施例一样的绝缘材料来形成钝化层180。
如图17A至17C所示，使用掩模蚀刻钝化层180以及栅极绝缘层140以形成暴露漏电极175、栅极焊盘125、存储电容导体177和数据焊盘179的多个接触孔185、182、187和189。
最后，如图8至10所示，淀积并使用掩模蚀刻厚度1500-500埃的ITO层或IZO层以形成连接到漏电极175和存储电容导体177的多个象素电极190，连接到栅极焊盘125的多个辅助栅极焊盘92，以及连接到数据焊盘179的多个辅助数据焊盘97。
由于使用单一掩模形成数据连线171、173、175、177和179，其下的欧姆接触图案163、165和167，以及其下的半导体图案152和157，源电极173和漏电极175在这种工艺中彼此分隔，本发明的第二实施例提供了简单的制造方法以及第一实施例所提供的优点。
根据本发明的接触部分的结构也适用于将滤色器设置在TFT阵列面板上的COA(面板上滤色器)结构。这将参照附图详细描述。
图18是根据本发明第三实施例的LCD的TFT阵列面板的布局图，图19是沿XIX-XIX’线得到的图18所示的TFT阵列面板的截面图。
大部分结构与第一实施例的结构基本相同。
然而，在钝化层180下面的各个象素区域中形成在纵向方向延伸的多个红、绿和蓝滤色器R、G和B。滤色器R、G和B具有分别暴露多个漏电极173和多个存储电容导体177的多个孔C1和C2。在这个实施例中，滤色器R、G和B的边界被表示为彼此重合并位于多条数据线171上。然而，滤色器R、G和B可以在数据线171上彼此重叠以阻挡象素区域之间的光泄漏。在设置有多个栅极焊盘125和多个数据焊盘179的焊盘区域附近不形成滤色器R、G和B。
形成在滤色器R、G和B上的钝化层180以及栅极绝缘层140具有分别暴露栅极焊盘125、漏电极175、存储电容导体177以及数据焊盘179的多个接触孔182、185、187和189。暴露漏电极175和存储电容导体177的接触孔185和187位于滤色器R、G和B的孔C1和C2之内。
具有COA结构的LCD的TFT阵列面板能够提供与第一和第二实施例的TFT阵列面板等同的效果。
尽管以上已详细描述了本发明的优选实施例，但应清楚理解的是，本领域技术人员进行的对此处所述的基本发明构思的多种变化和/或改进仍将落入由所附权利要求限定的本发明的主旨和范围内。
如上所述，本发明将配向处理或摩擦终止的部分处接触孔的边界设计的比其他部分处的接触孔的边界宽。以这种方式，通过具有最佳条件的连线确保了象素的孔径比并阻挡了光泄漏。

Claims (10)

1.一种薄膜晶体管阵列面板，包括：
绝缘衬底；
形成在所述绝缘衬底上的不透明膜；
覆盖所述不透明膜并且具有接触孔的绝缘层，所述接触孔在接触部分处至少部分地暴露所述不透明膜并且具有多个边界，所述边界的至少一部分位于所述不透明膜的边界之内；以及
形成在所述绝缘层上并通过所述接触孔连接到所述不透明膜的导电层，
其中在配向处理或摩擦终止的位置处所述接触部分的接触孔的边界之一与位于所述接触孔外部的不透明膜的边界之一之间的距离比在其他位置的所述接触孔的边界与所述不透明膜的边界之间的距离宽。
2.根据权利要求1所述的薄膜晶体管阵列面板，其中所述不透明膜包括第一连线以及与所述第一连线绝缘并重叠的第二连线，所述第二连线通过所述接触孔暴露。
3.根据权利要求2所述的薄膜晶体管阵列面板，其中所述第一连线和所述第二连线的边界之一位于在配向处理或摩擦终止的位置处所述接触孔的边界外部。
4.根据权利要求3所述的薄膜晶体管阵列面板，其中所述第一连线是栅极连线或者存储电容连线，所述第二连线是数据连线或者存储电容导体，并且所述导电层是由透明导电材料制成的象素电极。
5.根据权利要求4所述的薄膜晶体管阵列面板，其中所述栅极连线包括栅极线和连接到所述栅极线的栅电极，所述数据连线包括与所述栅极线相交的数据线、连接到所述数据线并靠近所述栅电极的源电极、以及关于所述栅电极与所述源电极相对的漏电极。
6.根据权利要求5所述的薄膜晶体管阵列面板，还包括覆盖所述栅极连线的栅极绝缘层，以及形成在所述栅电极与所述源电极和所述漏电极之间的栅极绝缘层上的半导体层。
7.根据权利要求6所述的薄膜晶体管阵列面板，其中除了所述源电极和所述漏电极之间的沟道部分外，所述半导体层具有与所述数据连线相同的形状。
8.根据权利要求4所述的薄膜晶体管阵列面板，其中所述存储电容连线包括与所述栅极连线分离的存储电容线以及连接到所述存储电容线的存储电容电极。
9.根据权利要求8所述的薄膜晶体管阵列面板，其中所述存储电容导体连接到所述数据连线。
10.根据权利要求1所述的薄膜晶体管阵列面板，其中所述绝缘膜包括氮化硅、有机绝缘材料或低介电CVD膜。
CNB028295153A 2002-07-30 2002-09-18 薄膜晶体管阵列面板 Expired - Lifetime CN100351689C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020020044940A KR100859521B1 (ko) 2002-07-30 2002-07-30 박막 트랜지스터 어레이 기판
KR2002/0044940 2002-07-30

Publications (2)

Publication Number Publication Date
CN1650224A true CN1650224A (zh) 2005-08-03
CN100351689C CN100351689C (zh) 2007-11-28

Family

ID=36652874

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028295153A Expired - Lifetime CN100351689C (zh) 2002-07-30 2002-09-18 薄膜晶体管阵列面板

Country Status (7)

Country Link
US (1) US7242451B2 (zh)
JP (1) JP4638227B2 (zh)
KR (1) KR100859521B1 (zh)
CN (1) CN100351689C (zh)
AU (1) AU2002330336A1 (zh)
TW (1) TWI245145B (zh)
WO (1) WO2004011999A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097963B (zh) * 2006-06-30 2010-06-09 株式会社半导体能源研究所 半导体装置及其制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100710166B1 (ko) * 2003-06-28 2007-04-20 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
KR100980010B1 (ko) * 2003-07-14 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판
US7190000B2 (en) * 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
JP4155227B2 (ja) * 2004-05-07 2008-09-24 セイコーエプソン株式会社 液晶表示装置および電子機器
KR100942265B1 (ko) 2004-05-31 2010-02-16 엘지디스플레이 주식회사 씨오티 구조 액정표시장치 및 제조방법
KR100679100B1 (ko) * 2004-10-29 2007-02-06 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 패널 및 그 제조방법
KR100685427B1 (ko) * 2004-11-26 2007-02-22 삼성에스디아이 주식회사 액정표시장치 및 그 제조방법
KR101535810B1 (ko) * 2009-01-14 2015-07-10 삼성디스플레이 주식회사 액정 표시 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3109979B2 (ja) * 1994-06-20 2000-11-20 キヤノン株式会社 液晶表示装置
JP3081468B2 (ja) * 1994-09-30 2000-08-28 三洋電機株式会社 液晶表示装置
JPH08262219A (ja) 1995-03-28 1996-10-11 Toshiba Corp カラーフィルタ
JP3130761B2 (ja) * 1995-05-15 2001-01-31 シャープ株式会社 液晶表示装置の製造方法
USRE44267E1 (en) * 1995-10-03 2013-06-04 Seiko Epson Corporation Method to prevent static destruction of an active element comprised in a liquid crystal display device
JP3716580B2 (ja) * 1997-02-27 2005-11-16 セイコーエプソン株式会社 液晶装置及びその製造方法、並びに投写型表示装置
KR100238795B1 (ko) * 1997-03-03 2000-01-15 구본준 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
KR100255592B1 (ko) * 1997-03-19 2000-05-01 구본준 액정 표시 장치 구조 및 그 제조 방법
KR100262953B1 (ko) * 1997-06-11 2000-08-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
KR100262954B1 (ko) * 1997-09-03 2000-08-01 구본준 액정 표시 장치 제조 방법 및 그 제조 방법에 의한 구조
US6297519B1 (en) * 1998-08-28 2001-10-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
KR100321925B1 (ko) * 1998-11-26 2002-10-25 삼성전자 주식회사 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
JP3733769B2 (ja) * 1999-01-22 2006-01-11 セイコーエプソン株式会社 液晶装置
JP3139549B2 (ja) * 1999-01-29 2001-03-05 日本電気株式会社 アクティブマトリクス型液晶表示装置
US7023021B2 (en) * 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TWI301915B (zh) * 2000-03-17 2008-10-11 Seiko Epson Corp
JP2002122887A (ja) * 2000-06-12 2002-04-26 Nec Corp 液晶表示装置及びその製造方法
KR100796481B1 (ko) * 2000-12-29 2008-01-21 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097963B (zh) * 2006-06-30 2010-06-09 株式会社半导体能源研究所 半导体装置及其制造方法

Also Published As

Publication number Publication date
JP4638227B2 (ja) 2011-02-23
TWI245145B (en) 2005-12-11
CN100351689C (zh) 2007-11-28
JP2005534959A (ja) 2005-11-17
KR20040011805A (ko) 2004-02-11
AU2002330336A1 (en) 2004-02-16
WO2004011999A1 (en) 2004-02-05
US20060152655A1 (en) 2006-07-13
TW200500698A (en) 2005-01-01
KR100859521B1 (ko) 2008-09-22
US7242451B2 (en) 2007-07-10

Similar Documents

Publication Publication Date Title
US11003012B2 (en) Liquid crystal display device and manufacturing method thereof
CN1294622C (zh) 具有薄膜晶体管上滤色器结构的阵列基板及其制造方法
CN1280665C (zh) 液晶显示装置的阵列衬底及其制造方法
CN1288477C (zh) 液晶显示器件的阵列基板及其制造方法
CN100350319C (zh) 液晶显示板及其制造方法
CN1652002A (zh) 薄膜晶体管阵列面板及包括该薄膜晶体管阵列面板的液晶显示器
CN1892394A (zh) 液晶显示器件及其制造方法
CN1573491A (zh) 薄膜晶体管阵列板和包含该板的液晶显示器
CN1610110A (zh) 显示器件的薄膜晶体管基板及其制造方法
CN1495477A (zh) 显示器基板、液晶显示器和制造该液晶显示器的方法
CN1623117A (zh) 用于显示装置的薄膜晶体管阵列板的制造方法
CN1530721A (zh) 用于显示器的面板及其制造方法以及包括该面板的液晶显示器
CN1808252A (zh) 薄膜晶体管阵列面板和包括该面板的液晶显示器
CN1773354A (zh) 一种液晶显示器件及其制造方法
CN1489217A (zh) 薄膜晶体管阵列面板
CN1573445A (zh) 液晶显示器件及其制造方法
CN1625714A (zh) 垂直排列模式的液晶显示装置
CN1577019A (zh) 薄膜晶体管显示板及包含该显示板的液晶显示器
CN1501153A (zh) 薄膜晶体管阵列面板及其制造方法
CN1758126A (zh) 液晶显示器及其薄膜晶体管阵列面板
CN1866083A (zh) 液晶显示器件的阵列基板及其制造方法
CN1625717A (zh) 多区域液晶显示器及其薄膜晶体管基片
CN1668967A (zh) 垂直排列模式液晶显示器
CN1737653A (zh) 液晶显示装置
CN1825172A (zh) 阵列基板及其制造方法、显示面板和液晶显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG MONITOR CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121029

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121029

Address after: Gyeonggi Do, South Korea

Patentee after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co.,Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20071128