CN1645566A - 制备电容器装置中的硬质掩模的方法及用于电容器装置中的硬质掩模 - Google Patents

制备电容器装置中的硬质掩模的方法及用于电容器装置中的硬质掩模 Download PDF

Info

Publication number
CN1645566A
CN1645566A CN200410100749.XA CN200410100749A CN1645566A CN 1645566 A CN1645566 A CN 1645566A CN 200410100749 A CN200410100749 A CN 200410100749A CN 1645566 A CN1645566 A CN 1645566A
Authority
CN
China
Prior art keywords
thermal decomposition
hardmask
decomposition process
layer
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200410100749.XA
Other languages
English (en)
Inventor
庄豪仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1645566A publication Critical patent/CN1645566A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0042—Photosensitive materials with inorganic or organometallic light-sensitive compounds not otherwise provided for, e.g. inorganic resists
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种制备电容器装置中的硬质掩模的方法及一种用于电容器装置中的硬质掩模，该方法包含如下步骤：向所述电容器装置上涂布光敏溶胶凝胶层，向所述的溶胶凝胶层上形成图案，以形成图案层，和对所述图案层进行热分解处理，以将其转变成为硬质掩模层。

Description

制备电容器装置中的硬质掩模的方法及 用于电容器装置中的硬质掩模
技术领域
本发明涉及一种制备电容器装置中的硬质掩模的方法及一种用于电容器装置中的硬质掩模。
背景技术
常规的铁电电容器包括在底电极和顶电极之间插入的一层或多层铁电体层。在这种电容器的制备过程中，必须对顶电极和底电极进行蚀刻。这可以通过使用一步法蚀刻方法或通过两步蚀刻方法来实现，在一步法蚀刻方法中，蚀刻从顶电极延伸至底电极，在两步法蚀刻方法中，用单独的方法来蚀刻顶电极和底电极。在每一种情况下，使用硬质掩模来限定蚀刻图案。即，在蚀刻后，硬质掩模的剩余部分留在原地，且根据需要，在硬质掩模的剩余部分上沉积另外的层，并且这些剩余部分和层被结合在最终的装置中。
典型地，在可以开始蚀刻方法之前，用于制备FeRAM电容器中的硬质掩模的常规方法包括至少五个步骤。首先，向待蚀刻的装置上涂布例如原硅酸四乙酯(TEOS)的硬质掩模层。接着，使用旋涂技术向硬质掩模层上涂布光刻胶层。然后，使用光刻法向光刻胶层上形成蚀刻图案。然后，根据所形成的图案，对硬质掩模进行活性离子蚀刻。接着，除去光刻胶层。然后可以开始主要的蚀刻方法。
上面所述类型的常规方法具有很多的缺点，例如，这种方法涉及许多工艺步骤，使它们费时费工。此外，由于蚀刻方法在蚀刻硬质掩模TEOS层的同时，还蚀刻电容器材料如电介质层和金属层，且硬质掩膜材料如TEOS的蚀刻速率与电容器材料的蚀刻速率几乎相同，当向下蚀刻底电极时，需要厚的硬质掩模TEOS层，以保持掩模的形状。
而且，典型高度的常规铁电电容器(约17600埃，由于硬质掩模层的存在，约为它的三分之一)存在许多问题。由于典型高度的常规铁电电容器，受装置中的空间限制，难以在装置中包含许多的这种电容器。
考虑到常规方法和装置所存在的上述问题，存在对用于制备硬质掩模层的容易应用的方法的需要，所述的方法在不减少产量及没有牺牲装置的性能的条件下，需要较少的步骤，且得到的电容器比常规电容器的高度低。
发明内容
发明概述
根据本发明，提供一种制备电容器装置中的硬质掩模的方法，该方法包含如下步骤：
向所述电容器装置上涂布光敏溶胶凝胶层，
向所述的溶胶凝胶层上形成(applying)图案，以形成图案层，和
对所述图案层进行热分解处理，以将其转变成为硬质掩模层。
根据本发明的另一个方面，提供一种铁电电容器装置和一种FeRAM装置，其是根据由上面所述的方法形成的硬质掩模而蚀刻的。
还提供一种由上面所述的方法而形成的硬质掩模。
与常规形成硬质掩模的方法相比，在本发明所采用的方法中，减少了加工步骤数。此外，本发明所采用的方法在不减少产量及没有牺牲装置的性能的条件下，容易应用且可以降低硬质掩模层的厚度，由此克服涉及常规电容器装置高度的问题。
附图说明
现在，通过举例，参考附图来描述本发明的优选特征，其中：
图1a是现有技术的电容器在对硬质掩模形成图案前的剖面示意图；
图1b是现有技术的电容器在硬质掩模材料上涂布光刻胶层的剖面示意图；
图1c是现有技术的电容器在通过光刻法曝光光刻胶层后的剖面示意图；
图1d是现有技术的电容器在通过活性离子蚀刻打开硬质掩模后的剖面示意图；
图1e是现有技术的电容器在除去残余的光刻胶材料后的剖面示意图；
图2a是本发明一个实施方案的电容器在制备硬质掩模第一阶段时的剖面示意图；
图2b是本发明一个实施方案的电容器在制备硬质掩模第二阶段时的剖面示意图；和
图2c是本发明一个实施方案的电容器在制备硬质掩模第三阶段时的剖面示意图。
具体实施方式
优选实施方案详述
图1a至1e所示为用于FeRam电容器的硬质掩模的常规制备方法中的五个阶段。
图1a所示为包含衬底2的电容器装置，在衬底上沉积了底电极4。向底电极涂布了介电材料层6。然后，由顶电极8覆盖介电层6。然后，在装置上涂布硬质掩模材料如原硅酸四乙酯(TEOS)的厚层10。
图1b所示为方法中的下一阶段，其是向TEOS硬质掩模层10上涂布光刻胶材料层12。
图1c所示为制备方法中的第三阶段，其包含使用光刻法，向光刻胶层12形成蚀刻图案。
图1d所示为制备方法中的第四阶段。蚀刻通过硬质掩模材料层10，在光刻胶层12中形成的图案，以得到或“打开”硬质掩模。
图1e为制备硬质掩模中的最后阶段，其中余下的光刻胶材料已被除去。
图2a至2c所示为根据本发明的一个优选实施方案，在制备电容器中的硬质掩模的方法中的各个阶段。这些图表明从顶电极至底电极的一步骤法蚀刻的掩模，但该方法可以同样地应用于以单独的方法蚀刻顶电极和底电极。
如图2a所示，电容器装置包含例如原硅酸四乙酯(TEOS)的衬底20，在衬底上已沉积了底电极22。向底电极22上涂布介电材料层24，然后其由顶电极层26覆盖。
在制备的第一阶段，如图2a所示，例如使用旋涂技术，向装置的顶电极层26上涂布光敏有机凝胶层28。光敏凝胶是溶胶凝胶，例如，Ti或Ti-Al有机凝胶。
图2b所示为方法的下一阶段。使用例如光刻法，对凝胶层28进行图案。
图2c所示为制备方法的最后阶段。使用例如氧或氮热分散处理，将形成图案的凝胶层28转变为硬质掩模材料30，如TiO2(或TiN)或Ti-Al-O(或Ti-Al-N)。然后，可以通过硬质掩模材料薄层30蚀刻电容器。
使用上面所述的方法形成的硬质掩模材料可以是在TEOS上面的纯钛化合物层或钛化合物层，这取决于装置所应用的领域。
有很多可以制备用于光敏凝胶层28的光敏Ti化合物溶液的方法。一个实例是将钛醇盐如(TiOEt)4或Ti(OEt)4+Al(OBu)3与乙酰乙酸乙酯(EacAc)混合。由于钛化合物，如TiO2，TiN，TiAlN具有更高的敏感性，即，它们比电极或介电材料蚀刻得更慢，所以与制备电容器的常规方法相比，本发明所采用的方法显著减少了硬质掩模的总厚度。此外，由于硬质掩模材料的剩余部分通常保留于原地，所以将由此减少最终装置的总高度。
总之，本发明提供了一种用于电容器装置如铁电电容器或FeRAM装置的硬质掩模的简化形成方法。它是一种对“外来的”硬质掩模材料如TiO2，TiN，或Al2O3形成图案的容易而方便的方法。
可以对本发明上面所述的实施方案作出各种修改，例如，可以加入或替换上面所述的那些材料和步骤的其它材料和步骤。因此，尽管使用具体的实施方案对本发明进行了描述，但对于本领域的技术人员清楚的是，在没有离开本发明的精神和范围的条件下，在权利要求的范围内，许多变化是可能的。

Claims (17)

1.一种制备电容器装置中的硬质掩模的方法，该方法包含如下步骤：
向所述电容器装置上涂布光敏溶胶凝胶层，
向所述的溶胶凝胶层上形成图案，以形成图案层，和
对所述图案层进行热分解处理，以将其转变成为硬质掩模层。
2.根据权利要求1所述的方法，该方法进一步包含以下步骤：为了在所述的电容器装置中蚀刻一层或多层，根据所述的图案蚀刻所述的硬质掩模层，以提供用于图案。
3.根据权利要求1所述的方法，其中涂布所述光敏溶胶凝胶的步骤包含涂布钛有机凝胶层。
4.根据权利要求1所述的方法，其中涂布所述光敏溶胶凝胶的步骤包含涂布钛-铝有机凝胶层。
5.根据权利要求1所述的方法，其中涂布所述光敏溶胶凝胶的步骤包含涂布一种或多种钛醇盐与乙酰乙酸乙酯(EacAc)的混合物。
6.根据权利要求5所述的方法，其中所述的涂布光敏溶胶凝胶的步骤包含涂布一种或多种(TiOEt)4或(TiOEt)4加上Al(OBu)3与乙酰乙酸乙酯(EacAc)的混合物。
7.根据权利要求1所述的方法，其中所述形成图案的步骤包含使用光刻法形成所述的图案。
8.根据权利要求1所述的方法，其中所述进行热分解处理的步骤包含进行氧热分解处理，以将所述的图案层转变为硬质掩模材料。
9.根据权利要求8所述的方法，其中所述进行热分解处理的步骤包含进行氧热分解处理，以将所述的图案层转变为TiO2硬质掩模材料。
10.根据权利要求8所述的方法，其中所述进行热分解处理的步骤包含进行氧热分解处理，以将所述的图案层转变为Ti-Al-O硬质掩模材料。
11.根据权利要求1所述的方法，其中所述进行热分解处理的步骤包含进行氮热分解处理，以将所述的图案层转变为硬质掩模材料。
12.根据权利要求11所述的方法，其中所述进行热分解处理的步骤包含进行氮热分解处理，以将所述的图案层转变为TiN硬质掩模材料。
13.根据权利要求11所述的方法，其中所述进行热分解处理的步骤包含进行氮热分解处理，以将所述的图案层转变为Al-Ti-N硬质掩模材料。
14.根据权利要求1所述的方法，其中涂布所述的光敏有机凝胶层的步骤包含使用旋涂技术涂布所述的层。
15.一种根据由权利要求1所述的方法形成的硬质掩模而蚀刻的铁电电容器装置。
16.一种根据由权利要求1所述的方法形成的硬质掩模而蚀刻的FeRAM装置。
17.一种根据权利要求1所述的方法而形成的硬质掩模。
CN200410100749.XA 2003-12-11 2004-12-13 制备电容器装置中的硬质掩模的方法及用于电容器装置中的硬质掩模 Pending CN1645566A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/734,749 2003-12-11
US10/734,749 US20050130076A1 (en) 2003-12-11 2003-12-11 Method for producing a hard mask in a capacitor device and a hard mask for use in a capacitor device

Publications (1)

Publication Number Publication Date
CN1645566A true CN1645566A (zh) 2005-07-27

Family

ID=34653435

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200410100749.XA Pending CN1645566A (zh) 2003-12-11 2004-12-13 制备电容器装置中的硬质掩模的方法及用于电容器装置中的硬质掩模

Country Status (3)

Country Link
US (1) US20050130076A1 (zh)
CN (1) CN1645566A (zh)
DE (1) DE102004059034B4 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5028829B2 (ja) * 2006-03-09 2012-09-19 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
TWI297527B (en) * 2006-04-12 2008-06-01 Ind Tech Res Inst Method for fabricating a capacitor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051858A (en) * 1996-07-26 2000-04-18 Symetrix Corporation Ferroelectric/high dielectric constant integrated circuit and method of fabricating same
US7074640B2 (en) * 2000-06-06 2006-07-11 Simon Fraser University Method of making barrier layers
TW513745B (en) * 2000-06-06 2002-12-11 Ekc Technology Inc Method of fabricating a hard mask
WO2002017347A1 (en) * 2000-08-21 2002-02-28 Corning Incorporated Electron-beam curing and patterning of sol-gel
US6596547B2 (en) * 2001-12-21 2003-07-22 Texas Instruments Incorporated Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing

Also Published As

Publication number Publication date
US20050130076A1 (en) 2005-06-16
DE102004059034A1 (de) 2005-07-07
DE102004059034B4 (de) 2007-11-29

Similar Documents

Publication Publication Date Title
US7459363B2 (en) Line edge roughness reduction
DE3687409T2 (de) Verfahren zur herstellung von schmalen, leitenden linien, von mustern und von verbindern.
CN101061436A (zh) 包括具有氢流速渐变的光刻胶等离子体老化步骤的蚀刻方法
CN1213463C (zh) 具有钌或氧化钌的半导体器件的制造方法
CN1645566A (zh) 制备电容器装置中的硬质掩模的方法及用于电容器装置中的硬质掩模
CN1197133C (zh) 半导体装置的制造方法
CN100485861C (zh) 薄膜刻蚀方法
US20040121597A1 (en) Patterning method for fabricating integrated circuit
CN1282224C (zh) 半导体结构的制造方法
CN1187815C (zh) 半导体存储元件的制造方法
CN1263096C (zh) 干光刻法及用其形成栅图案的方法
CN1440051A (zh) 缩小图案间隙且确保该间隙的方法
KR19990049367A (ko) 반도체장치의 커패시터 제조방법
US6924156B2 (en) Method for forming a ferroelectric capacitor device
JP3348564B2 (ja) 誘電体キャパシタの製造方法
CN1249787C (zh) 避免硅层蚀刻不均匀的方法
EP1258912A3 (en) A single RIE process for MIMCAP top and bottom plates
KR100791676B1 (ko) 커패시터의 형성 방법
CN1242455C (zh) 应用于集成电路的图案化的方法
EP3882955A1 (en) A method of manufacturing a semi-conducting thin film device
KR100255164B1 (ko) 반도체 소자의 폴리실리콘/옥사이드 식각방법
CN1263101C (zh) 减少蚀刻制作工艺期间微粒产生的方法
CN1571138A (zh) 半导体制程中降低器具污染之方法
JPS59123246A (ja) 微細パタ−ン形成方法
JPH0391974A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication