CN1642015A - 数字模拟转换器装置 - Google Patents

数字模拟转换器装置 Download PDF

Info

Publication number
CN1642015A
CN1642015A CNA2004100457615A CN200410045761A CN1642015A CN 1642015 A CN1642015 A CN 1642015A CN A2004100457615 A CNA2004100457615 A CN A2004100457615A CN 200410045761 A CN200410045761 A CN 200410045761A CN 1642015 A CN1642015 A CN 1642015A
Authority
CN
China
Prior art keywords
digital
signal
input
monobasic
input signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100457615A
Other languages
English (en)
Other versions
CN100505550C (zh
Inventor
M·克拉拉
J·豪特曼恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Germany Holding GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1642015A publication Critical patent/CN1642015A/zh
Application granted granted Critical
Publication of CN100505550C publication Critical patent/CN100505550C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/392—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及一种数字模拟转换器装置。根据本发明，提供一种能够处理具有不同信号频宽的输入信号的数字模拟转换器装置。该装置包括第一输入端用以接收第一数字输入信号，第二输入端用以接收第二数字输入信号以及切换装置耦合至该第一及第二输入端并用以在该第一与第二数字输入信号之间选择，以便对应该第一及第二数字输入信号的被选择之一而输出一个中间数字信号。该中间数字信号由一个一元数字模拟转换组件阵列接收，每一个一元数字模拟转换组件适用于使得作为一个模拟输出信号的、该一元数字模拟转换组件的输出信号的一总和信号被输出。

Description

数字模拟转换器装置
技术领域
本发明涉及数字模拟转换器(digital-to-analog converter)装置。尤其是，本发明涉及处理至少二不同的数字数据格式，其可使用于例如多标准DSL(数字用户专线，Digital Subscriber Line)模拟前端的数字模拟转换装置。
背景技术
在多标准DSL模拟前端中，由于下表粗略表示的二种例示的数据格式的需求而需要处理不同的数据格式，例如ADSL(Asymmetric DigitalSubscriber Line；非对称数字用户专线)以及VDSL(Very Higf Bit RateDigital Subscriber Line；极高位速率数字用户专线)：
ADSL VDSL
调变 DMT(不连续调变技术) QAM(四分之一向位调变)
信号频率范围 38KHz-1,1MHz 1MHz-12MHz
有效分辨率 13.5位 11-12位
总谐波失真(THD) ＞80dB 65-70dB
如以上表格所见，此二种标准的信号频率及性能需求相当不同。因此，为了处理这些信号，通常没有适合功率消耗及芯片区域消耗且能处理二种型态信号的共同电路解决方案。这对模拟前端(analog front end)中所使用的数据转换器而言尤其为真。
在此种模拟前端的传输路径中，数字模拟转换器(DAC)系用以将来自数字信号处器(DSP)的数字信号转换为模拟信号，其随后于被输入至传输线的前被过滤及放大。
在以下将依据以上描述的二种不同DSL标准领域解释数字模拟转换器。
图2表示一种区段性电流引导DAC(segments current steering DAC)，如同例如Chi-Hung以及Klass Bult的IEEE J.Solid State Circuits，vol33pp 1948-1958“A 10-b，500-msAMPLE/S cmos dac in 0.6mm2”，此内容被合并于此供参考。在图2所示的DAC中，具有，例如12位宽度0....11的一数字输入信号被输入区段装置1。区段装置1传输较低的位，例如位0至3，做为信号d至包含二元电流胞元3的一数字模拟转换器2。在此例中，数字模拟转换器2包括对应信号d的4个位的4个二元电流胞元。每一位电流胞元依据信号d的位中的一位位的值而被驱动或解除驱动。对应信号a的最小有效位(LSB)的信号d的最小有效位(LSB)，例如号码0位，驱动适用于输出相对大小1的电流的输出的一二位电流胞元，信号d的号码1位造成相对大小2的电流，信号d的号码2位造成相对大小4的电流，而信号d的号码3位最后驱动适用于产生相对大小8的二位电流胞元3。由数字模拟转换器2输出的电流被相加以形成一输出信号e。
数字输入信号a的上部位被输入温度计编码器6(thermometer encoder)做为信号c。在此例中，信号c包括数字输入信号a的8个位号码。
在温度计编码器6中，此8位信号c被转换至温度计编码信号1。因为8个位可呈现数值0至255，在此情况中温度计编码信号由255字节成，位数字没定为代表8位信号c的数值1。此温度计编码信号1随后被输入一元(unary)数字模拟转换器组件9的一阵列8，其被实施为一个一元电流胞元，也就是说，每一数字模拟转换组件9输出相同的电流，如果被驱动的话。阵列8包括至少255个这些一元数字数字模拟转换组件9，且温度计编码信号1的每一位被输入恰好一个一元数字模拟转换装置。在此例中，被驱动的数字模拟转换组件9的输出电流的相对大小为16。因此，等于8位字信号cc的数值的数目的数字模拟转换组件9被驱动，且其输出电流被增加以形成输出信号f。输出信号e及f藉由加法装置10被相加以形成输出信号g，其大小对应数字输出信号a的数值。
使用阵列8的的优点在于数字输入信号a的转换具高度线性，而由二元加权电流胞元3的较低位的转换被用以降低芯片区域需求。为数字输入信号a的所有12位的转换，将需要4095个一元数字模拟转换组件，对照范例中的255组件。
图2所示的此种DAC通常用于具有温和过度取样的VDSL。因此，可能要提供降低噪声用的低阶(例如第一阶)数字噪声塑形(noise shaping)，如同H.Weinberger等人于IEEE ISSCC 2002”A 1.8V 450mW VDSL 4-BandAnalog Front End IC in 0.18μm CMOS”所描述，其内容被合并于此做为参考。
相反地，图3表示一种适合ADSL的的数字模拟转换器。此传输格式通常需要较高的线性及分辨率。
在图3，数字输入信号b被输入至噪声降低装置4，例如数字噪声塑形器。因为相较于VDSL信号ADSL信号存在较多的过度取样，此数字噪声塑形可被用以增加频带间(in band)分辨率。因此所产生的噪声塑形数字输入信号k被输入温度计编码器6，如图2所示。此温度计编码器从噪声塑形数字输入信号k再次产生一温度计编码信号1。例如，如果数字输入信号b由7个位0...6组成，此对应的温度计编码信号1包括27-1＝127位。此温度计编码信号可以直接输入一元数字模拟转换组件9的一阵列8。但是，为改善DAC的线性，可以额外提供动态组件匹配装置7。经由这些动态组件匹配装置7施加动态组件匹配算法，因此阵列8的数字模拟转换组件9不以温度计编码信号1的个别位的固定次序呈现，而是以任意的次序。此种算法在US 6,464,691 B2中曾描述，其内容被合并于此做为参考。
一种在多标准DSL模拟前端中实施DAC的简单的方法是使用如图2及三所示的二种传输格式用的最佳化DACs并由数字控制选择适合的一个。虽然此解决方案相对于功率消耗是好的，其将遭受大的硅区域费用，因为需要数字模拟转换组件的二分离阵列8。此外，也需要多任务控制二实施的DACs的输出用的模拟多任务器，其容易使输出信号品质退化。
发明内容
因此，本发明的一目的在于提供一种数字模拟转换器装置，其能够处理具有使所需芯片区域最小但维持低功率消号二种不同需求的数据格式。
为达成此目的，依据本发明提供一种数字模拟转换器，包括一个第一输入端用以接收一个第一数字输入信号，一个第二输入端用以接收一个第二数字输入信号，切换装置耦合至该第一及第二输入端并用以在第一与第二数字输入信号之间做选择以输出对应第一与第二数字输入信号之一的一个中间数字信号，以及一元对模拟转换组件的一阵列耦合至该切换装置用以接收来自其中的该中间数字信号，每一一元数字模拟转换组件适用于使得作为一个模拟输出信号的、该一元数字模拟转换组件的输出信号的一总和信号被输出。
在此种数字模拟转换器装置中，一元数字模拟转换组件的一单一阵列可被用以第一数字输入信号与第二数字输入信号二者的转换，因此节省芯片区域。
于一较佳实施例中，温度计编码装置耦合至切换装置以及一元数字模拟转换组件阵列，该温度计编码装置适用于转换中间数字信号至一温度计编码中间信号，藉此，温度计编码中间信号的每一位被输入至一差动一元数字模拟转换组件。此一元数字模拟转换组件可以是依据输入其中的温度计编码中间信号的个别位值而被驱动的电流源。
为改善数字模拟转换器装置的线性，可以提供动态组件匹配装置。
较佳者，一元数字模拟转换组件阵列包括至少2n-1一元数字模拟转换组件，n是第一及第二数字输入信号的位宽度的较大的一个。
量化噪声降低装置可以被用于输入信号中至少一个具有一高过度取样的情况下。
例如，为处理VDSL信号，数字模拟转换器装置可更包括区段装置，其具有一个第三输入端用以接收一个第三数字输入信号，此区段装置是适合的，因此第三数字输入信号的预定数目的上部位被输出至第一或第二输入端之一，因此形成第一或第二输入信号，而第三输入信号剩下的较低位被输出至其它用以将这些第三数字信号的较低位转换为其它模拟输出信号的数字模拟转换装置。这些其它的数字模拟转换装置可以包括二元电流胞元。该其它模拟输出信号与一元数字模拟转换组件阵列的模拟输出信号被相加以形成一相加的输出信号。
此数字模拟转换器装置可被实现为一单极电流引导(unipolar currentsteering)数字模拟转换器装置，或一全差动电流引导(fully differentialcurrent steerign)数字模拟转换器装置，例如在多标准DSL调变解调器中所使用者。
较佳者，第一数字输入信号是一VDSL信号，而第二数字输入信号是一ADSL信号。但是，当然，本发明并不受限于这些特定的数据格式，但一般可被应用于任何可能的数字数据格式。
附图说明
本发明的较佳实施例将藉由实施例，参照所附图式而被描述，其中：
图1是本发明数字模拟转换器装置的一优选实施例；
图2是已知VDSL信号使用的数字模拟转换器的实施例；
图3是已知ADSL信号使用的数字模拟转换器的实施例。
具体实施方式
在图1表示本发明数字模拟转换器装置的一优选实施例。此数字模拟转换器装置展示图2及图3的已知数字模拟转换器的特征，其二者已经于前文被详细描述。与图1及三共同的数字模拟转换器装置的组件被标示相同的参考标号，而这些组件标号也可被使用于以上相对于图2及图3的描述。
现在参照图1，一第三数字输入信号a，例如具有12位0至11的VDSL信号，被输入数字模拟转换器装置的区段装置1。数字输入信号a的特定数目的较低位，例如位号码0至3的4个较低位，做为信号d，被输入至包括位位电流胞元3的一数字模拟转换组件装置2。为信号d的每一位提供一个数字电流胞元3。信号d的最小有效位，亦即号码0的位，以具有相对大小2的电流输出控制一数字电流胞元，下一个有效位，位1，以相对大小2控制一二元电流胞元，信号d的号码2的位控制一二元电流胞元3，其输出电流具有一相对大小8。数字电流胞元的输出电流被相加以形成一输出信号e，其大小对应4位数字信号d之类比数值。
数字输入信号a的剩下位，在本例中为位号码4至11，形成一第一数字信号c。此第一数字信号c被输入一多任务器5。
此外，一第二数字输入信号b，例如具有位号码0至5的6位ADSL输入信号，被输入数字模拟转换器装置的一第二输入端。噪声降低装置4被提供以施加一噪声塑形算法至第二数字输入信号b以降低，例如量化噪声。以此方式获得的数字信号k也被输入一多任务器5。多任务器5被当成切换装置以选择第一输入信号c或数字信号k并输出一中间数字信号m。此选择系依据选择控制信号h所影响。此选择控制信号可以是，例如，藉由可让使用者依据模拟数字转换器装置系为VDSL或ADSL信号而使用而操作的一开关(未示出)所产生，或可提供信号侦测装置(未示出)以自动侦测是否数字输入信号a或数字输入信号b被输入且因此操作多任务器5。
数字信号m随后被输入至一温度计编码器6。此温度计编码器6转换此数字信号m至温度计编码信号1。此温度计编码信号1具有至少2n-1位，n为信号m的最大位宽度。在所示的实施中，信号m的位宽度为8或6，依据信号c或k是否被选择而定。因此，在温度计编码信号1中的字节的数目对应数字信号m的数值。温度计编码信号1被输入动态组件匹配装置7。
动态组件匹配装置7连接至一元数字模拟转换组件9的阵列8，亦即，1位数字模拟转换器，其输出一般为相同电流，当输入其中的位被设定时，而它们所有都不输出电流，如果输入其中的位未被设定的话。此动态组件匹配装置7输入温度计编码信号1的每一位至任意一元数字模拟转换组件9。此动态组件匹配装置7可被关闭，因此温度计编码信号1的位以固定的次序被输入一元数字模拟转换组件9。例如，动态组件匹配装置7可被关闭如果多任务器已经选择第一数字输入信号c，其为VDSL数字输入信号a的一部份，因为由于VDSL比ADSL降低的过度取样，动态组件匹配(「扰乱」)不像在ADSL信号情况中般地有用。
在本情况中，信号一元数字模拟转换组件9的输出电流具有相对大小16以匹配数字模拟转换组件2。所有阵列8中的一元数字模拟转换组件被相加以形成一模拟信号f。相加装置10被提供以将模拟输出信号e及f‘相加以形成数字擂比转换器装置的模拟输出信号g，其大小对应数字输入信号a或第二数字输入信号b的数值，依据多任务器5的选择而定。
应该说明的是，在所述的实施例中，对应数字输入信号a的最小有效位的数值的相对大小为1，而对应数字输入信号b的最小有效位的数值的相对大小为16。但是，这仅是一特定实施例，当然其它的位宽度组合也是可能的。
二元加权电流胞元3的数目以及一元数字模拟转换组件9的数目可以依据特定应用而变化。
此种数字模拟转换器装置的主要优点在于最佳的晶粒(die)区域，因为仅需一个一元数字模拟转换组件阵列。功率消耗费用也可以被维持最小。不需要模拟多任务器。
此数字模拟转换器装置可以被实现为具有被动电阻端的一单极电流引导数字模拟转换器装置，或其可以是具有芯片上转阻(transimpedance)输出缓冲器的全差动电流引导数字模拟转换器装置，如同M.Clara，A.Wiesbauer，B.Seger在Teletik 4/2000”12-Bit Fully DifferentialCurrent-Steering DAC with Regulated Segmented Architecture”所描述，其内容被合并于此做为参考。
以上所述的实施例的不同变化是可能的。例如，噪声塑形算法，尤其是低阶噪声塑形，也可被应用于数字输入信号a。此外，此数字模拟转换器装置不需要受限于ADSL与VDSL输入之间的选择，但是不同型态的数字信号或其它xDSL标准用的多标准数字模拟转换器装置也可被实现。理论上，此装置尤其可被使用于任何处理不同信号频宽的DAC解决方案。同时，多任务器5也可被用以在多于二种信号之间选择，因此可以处理更多不同信号型态。

Claims (15)

1.一种数字模拟转换器装置，包括：
一个第一输入端用以接收一个第一数字输入信号；
一个第二输入端用以接收一个第二数字输入信号；
切换装置，耦合至该第一及第二输入端并用以在该第一与第二数字输入信号之间选择，以便对应该第一及第二数字输入信号的被选择的一个而输出一个中间数字信号；以及
一个一元数字模拟转换组件阵列，耦合至该切换装置，用以接收来自其中的该中间数字信号，每一个一元数字模拟转换组件适用于使得作为一个模拟输出信号的、该一元数字模拟转换组件的输出信号的一总和信号被输出。
2.按照权利要求1所述的数字模拟转换器装置，其特征在于，
温度计编码装置耦合至该切换装置以及该一元数字模拟转换组件的阵列，
所述温度计编码装置可用以转换该中间数字信号为一温度计编码中间信号，
其中所述温度计编码中间信号的每一位被输入该个别的一个一元数字模拟转换组件。
3.按照权利要求2所述的数字模拟转换器装置，其特征在于，
该一元数字模拟转换组件是依据施加至其中的该温度计编码中间信号的该个别位的一个数值而被驱动的电流源。
4.按照权利要求2所述的数字模拟转换器装置，其特征在于，
还包括动态组件匹配装置，用以输入该温度计编码中间信号的任意位至个别的一元数字模拟转换组件。
5.按照权利要求4所述的数字模拟转换器装置，其特征在于，
该动态组件匹配装置依据该第一及第二输入信号被该切换装置选择而被驱动或解除驱动。
6.按照权利要求1所述的数字模拟转换器装置，其特征在于，
该一元数字模拟转换组件的阵列包括至少2n-1个一元数字模拟转换组件，n是第一及第二数字输入信号的位宽度的较大的一个。
7.按照权利要求1所述的数字模拟转换器装置，其特征在于，
噪声降低装置耦合至该输入端与该切换装置的至少一个。
8.按照权利要求1所述的数字模拟转换器装置，其特征在于，
还包括区段装置，具有一第三输入端用以接收一第三数字输入信号，此区段装置适用于使得该第三数字输入信号的预定数目的上部位被输出至该第一或该第二输入端之一，因此形成第一或第二输入信号，而该第三输入信号剩下的较低位被输出至其它用以将这些第三数字信号的较低位转换为其它模拟输出信号的另一个数字模拟转换装置。
9.按照权利要求8所述的数字模拟转换器装置，其特征在于，
该数字模拟转换装置包括二元电流胞元。
10.按照权利要求8所述的数字模拟转换器装置，其特征在于，
还包括相加装置耦合至该数字模拟转换装置以及该一元数字模拟转换组件阵列，用以将该等个别模拟输出信号相加以形成一相加的模拟输出信号。
11.按照权利要求1所述的数字模拟转换器装置，其特征在于，
该数字模拟转换器信号被设计为一单极电流引导数字模拟转换器装置。
12.按照权利要求1所述的数字模拟转换器装置，其特征在于，
该数字模拟转换器信号被设计为一全差动电流引导数字模拟转换器装置。
13.按照权利要求1所述的数字模拟转换器装置，其特征在于，
该转换器被设计为转换做为该第一数字输入信号的一个第一型态DSL的至少一部份以及做为该第二数字输入信号的一个第二型态DSL信号的至少一部份。
14.按照权利要求13所述的数字模拟转换器装置，其特征在于，
该第一数字输入信号是一个VDSL信号，而该第二数字输入信号是一个ADSL信号。
15.通信装置，具有一数字模拟转换器装置，该数字模拟转换器装置包括：
一个第一输入端，用以接收一个第一数字输入信号；
一个第二输入端，用以接收一个第二数字输入信号；
切换装置，耦合至该第一及第二输入端并用以在该第一与第二输入信号之间选择，以便对应该第一及第二数字输入信号的被选择的一个而输出一个中间数字信号；以及
一个一元数字模拟转换组件阵列，耦合至该切换装置，用以接收来自其中的该中间数字信号，每一个一元数字模拟转换组件适用于使得作为一个模拟输出信号的、该一元数字模拟转换组件的输出信号的一总和信号被输出。
CNB2004100457615A 2003-05-23 2004-05-22 数字模拟转换器装置 Expired - Fee Related CN100505550C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/445255 2003-05-23
US10/445,255 US6831581B1 (en) 2003-05-23 2003-05-23 Digital-to-analog converter arrangement with an array of unary digital-to-analog converting elements usable for different signal types

Publications (2)

Publication Number Publication Date
CN1642015A true CN1642015A (zh) 2005-07-20
CN100505550C CN100505550C (zh) 2009-06-24

Family

ID=33450829

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100457615A Expired - Fee Related CN100505550C (zh) 2003-05-23 2004-05-22 数字模拟转换器装置

Country Status (3)

Country Link
US (1) US6831581B1 (zh)
KR (1) KR100623263B1 (zh)
CN (1) CN100505550C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111580451A (zh) * 2019-02-15 2020-08-25 西门子股份公司 模拟输入模块

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602005006792D1 (de) * 2005-07-27 2008-06-26 Verigy Pte Ltd Singapore Verfahren und System zur Digital-Analog-Wandlung unter Anwendung eines Mehrzweckstromsummierers
KR101066658B1 (ko) * 2010-06-11 2011-09-22 주식회사 맥사이언스 솔라 시뮬레이터의 광 안정화장치 및 그 방법
CN102832946B (zh) * 2012-08-23 2016-05-18 昆腾微电子股份有限公司 数模转换器
EP2746891B1 (en) * 2012-12-20 2015-06-03 Imec A current waveform generator

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07212234A (ja) * 1994-01-25 1995-08-11 Hitachi Ltd Ｄａ変換器およびそれを用いた周波数シンセサイザ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111580451A (zh) * 2019-02-15 2020-08-25 西门子股份公司 模拟输入模块

Also Published As

Publication number Publication date
KR20040101074A (ko) 2004-12-02
KR100623263B1 (ko) 2006-09-19
US20040239543A1 (en) 2004-12-02
CN100505550C (zh) 2009-06-24
US6831581B1 (en) 2004-12-14

Similar Documents

Publication Publication Date Title
CN101192831B (zh) 数字模拟转换器
US5243347A (en) Monotonic current/resistor digital-to-analog converter and method of operation
CN101128980B (zh) 分辨率对采样与保持信道的数目可互换的模拟-数字转换器
CN101427469B (zh) 具有比较器偏置噪声转换的△-∑调制器
KR100814255B1 (ko) 디지털-아날로그 변환기
CN1484889A (zh) 数模转换器
US5936566A (en) Auto-reference pseudo-flash analog to digital converter
US11133818B2 (en) Interpolation digital-to-analog converter (DAC)
US10784886B1 (en) Segmented digital to analog converter
CN1582534A (zh) 可变全刻度的多比特σ－δ模数变换器
CN1288848C (zh) 用引入的非线性改善模数转换器线性的结构和方法
CN101056106A (zh) 数模转换器
KR100550102B1 (ko) 전류셀 구동 방식의 디지털-아날로그 변환기
CN1595810A (zh) 半导体电路装置
US6452524B1 (en) Delta sigma converter incorporating a multiplier
CN110557123A (zh) 分段式电阻型数模转换器
CN1286273C (zh) 将多位数字输入信号转换成模拟输出信号的数模转换器
WO2023092887A1 (zh) 流水线逐次逼近型模数转换器、集成电路和电子设备
CN1203484A (zh) 具有较高线性的数－模转换器件
CN100505550C (zh) 数字模拟转换器装置
CN1402908A (zh) 数模转换器
JP6683390B2 (ja) マルチ状態スイッチモード電力増幅器システムおよびその動作方法
CN112152622B (zh) 一种数模转换器
US20090040087A1 (en) Data weighted average circuit and dynamic element matching method
EP1473835A2 (en) Per-element resampling for a digital-to-analog converter

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: INFINEON TECHNOLOGIES WIRELESS SOLUTIONS AB

Free format text: FORMER NAME: INFINEON TECHNOLOGIES AG

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER NAME: INFENNIAN TECHNOLOGIES AG

Owner name: LANTIQ DEUTSCHLAND GMBH

Free format text: FORMER NAME: INFINEON TECHNOLOGIES WIRELESS SOLUTIONS AB

CP01 Change in the name or title of a patent holder

Address after: German Neubiberg

Patentee after: Lantiq Deutschland GmbH

Address before: German Neubiberg

Patentee before: Infineon Technologies Wireless Solutions Ltd.

Address after: German Neubiberg

Patentee after: Infineon Technologies Wireless Solutions Ltd.

Address before: German Neubiberg

Patentee before: Infineon Technologies AG

CP03 Change of name, title or address

Address after: German Neubiberg

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20180510

Address after: German Neubiberg

Patentee after: LANTIQ BETEILIGUNGS GmbH & Co.KG

Address before: German Neubiberg

Patentee before: Lantiq Deutschland GmbH

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090624

Termination date: 20190522