CN1633703A - 使用一步快速热退火工艺及尾端处理形成硅化镍的方法 - Google Patents
使用一步快速热退火工艺及尾端处理形成硅化镍的方法 Download PDFInfo
- Publication number
- CN1633703A CN1633703A CN 01820186 CN01820186A CN1633703A CN 1633703 A CN1633703 A CN 1633703A CN 01820186 CN01820186 CN 01820186 CN 01820186 A CN01820186 A CN 01820186A CN 1633703 A CN1633703 A CN 1633703A
- Authority
- CN
- China
- Prior art keywords
- nickel
- silicide
- semiconductor structure
- high resistance
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 229910021334 nickel silicide Inorganic materials 0.000 title abstract description 12
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 title abstract description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 83
- 229910000990 Ni alloy Inorganic materials 0.000 claims abstract description 45
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 39
- 238000006243 chemical reaction Methods 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims description 114
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 239000000126 substance Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 6
- 229910005883 NiSi Inorganic materials 0.000 claims description 2
- 238000003672 processing method Methods 0.000 claims 9
- 229910021332 silicide Inorganic materials 0.000 abstract description 72
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 71
- 239000002210 silicon-based material Substances 0.000 abstract description 12
- 238000000151 deposition Methods 0.000 abstract description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 23
- 229910052719 titanium Inorganic materials 0.000 description 23
- 239000010936 titanium Substances 0.000 description 23
- 238000004151 rapid thermal annealing Methods 0.000 description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 21
- 229920005591 polysilicon Polymers 0.000 description 21
- 239000010941 cobalt Substances 0.000 description 19
- 229910017052 cobalt Inorganic materials 0.000 description 19
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 19
- 238000005192 partition Methods 0.000 description 15
- 239000011159 matrix material Substances 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 229910021341 titanium silicide Inorganic materials 0.000 description 11
- 229910001069 Ti alloy Inorganic materials 0.000 description 9
- 229910000531 Co alloy Inorganic materials 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 238000003754 machining Methods 0.000 description 5
- 229910008484 TiSi Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 101100400452 Caenorhabditis elegans map-2 gene Proteins 0.000 description 1
- 101100373011 Drosophila melanogaster wapl gene Proteins 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- -1 nickel metals Chemical class 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 210000004483 pasc Anatomy 0.000 description 1
- 150000002978 peroxides Chemical class 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种自行对准硅化物工艺，其可在一受控的反应中，允许一低热预算，并形成一些尺度小的硅化物区域(64，66)。在一第一温度处理中，一镍金属或镍合金(52)，将与一硅材料(46)反应，以形成至少一高电阻硅化镍区域(56，58)。未反应的镍(54)将被移除。在该等高电阻值的硅化镍区域(56，58)上面，接着沉积一介电质层(60)。在一第二温度处理中，该等至少一高电阻硅化物区域(56，58)与介电质层(60)，将会在一预定的温度下反应，以形成至少一低电阻硅化物区域(64，66)，并处理该介电质层(60)。彼等区域间的桥接，可藉由控制硅化物的成长以及在其第一温度处理后移除彼等硅化镍区域(56，58)间未反应的镍(54)等二步骤的处理，来加以避免。该等高电阻硅化镍区域(56，58)与介电质层(60)的处理，传统上系结合成一单一温度处理。在其它的实施例中，上述的第二温度处理，系在其介电质层(60)的沉积和处理前，独立地执行。
Description
技术领域
本发明涉及一种使用一步快速热退火和尾端处理工艺形成硅化镍的方法。
背景技术
在半导体加工工业中，作为在一种欲处理以形成半导体装置的半导体结构的预先界定的区域上集成低电阻材料的方法，形成自行对准硅化物是公知的。具体地，自行对准硅化物工艺，是一种使半导体结构的硅区域与金属反应以形成硅化物区域的方法。该自行对准的硅化物可在半导体结构上面选择形成，而不必图案化或蚀刻已沉积的硅化物，藉以形成一些低电阻的区域。
钛、钴和镍，是一些已被用来与硅材料反应以便在半导体结构上面形成自行对准硅化物的金属。自行对准方法中，可于半导体结构上形成硅化钛。图1显示一范例性硅基质10，此硅基质10上面形成有一多晶硅区域16。与此多晶硅区域16相邻的，有一些隔片14。此等隔片14可为氧化物、氮化物或其它陶瓷材料。该等硅基质10，具有一些活性区域12，该活性区域在特性上系属掺杂硅，并且在功能上可作为一晶体管的源极和漏极。在图2中，在图1的半导体结构上面，沉积有一层钛金属或钛合金18。图2的半导体结构，接着进行一温度范围在550℃至750℃内的第一快速热退火(RTA)。图3显示图2的半导体结构在此第一快速热退火后的半导体结构。有某些钛金属或钛合金层18，会与多晶硅区域16反应，形成高电阻硅化物(TiSi2)区域22。此外，有某些钛层18会与活性区域12的硅反应，形成高电阻硅化钛(TiSi2)区域20。在第一快速热退火期间，并无钛层18会与隔片14反应。由于硅化物并不会在该等隔片上面形成，该等高电阻硅化钛区域20、22，系以一自行对准的方式形成，因为其并不需要图案化或自隔片蚀刻掉硅化物，来界定该等多晶硅区域16和活性区域12上面的硅化钛区域20、22。在该等隔片14上面形成硅化物是不当的，因为此将会导致栅极与源极/漏极区域12间的桥接。图3的未反应的金属层19中的钛，系使用传统式剥除技术来加以剥除。图4系显示图3的半导体结构在剥除未反应的金属层19后的情形。该等高电阻硅化钛区域20、22，在上述未反应的金属层19的湿式剥除后，将会与该半导体结构保持积体成形。图4的半导体结构，接着要进行一温度范围在750℃至900℃内的第二快速热退火。图5系显示图4的半导体结构在此第二快速热退火后的半导体结构，其中的高电阻硅化钛区域20、22，将会反应以形成一些低电阻硅化物(TiSi2)区域24、26。该等低电阻硅化钛区域24，系形成于其多晶硅区域16上面，以及该等低电阻硅化钛区域26，系形成于其硅基质10的活性区域12上面。
上文所述使用钛金属或钛合金层以自对准方式形成低电阻硅化钛的二步骤快速热退火程序，有着几项缺点。随着半导体技术的进步，某一定半导体结构的尺度，希望能变得更小。例如，希望该等多晶区域16和隔片14，在半导体基质10上面的形成能尽可能小，藉以使用此一类型的结构，来增强彼等半导体装置的性能。例如，采用此一般性半导体结构的晶体管，系以如此小的尺度来设计及加以具现，以使该等晶体管能在较快的速度下执行计算机指令。其经常需要在半导体结构上面形成低电阻硅化钛区域，以促成一半导体装置的半导体组件的电性内连接。此等范例性区域为图5的活性区域12与多晶区域16。在二步骤的快速热退火处理中使用钛，藉以自对准的方式形成硅化钛，对较小尺度的半导体结构而言并非有效，因为钛金属或钛合金层，并不会与类似图1至图5的多晶硅区域16和活性区域12等硅材料的小表面完全反应。钛在自行对准硅化物工艺中的此项缺点背后的理由是，钛与硅材料的反应，会受制于硅化物的成核，并且因而该硅化物并非以一致的方式形成。如图3至5中所例示，钛金属或钛合金与硅材料的反应，将会形成一些分散的、不一致的硅化钛区域，而不适用于某些类似晶体管等半导体装置中的硅化物区域的形成。由于并非所有的钛金属或钛合金会在小半导体结构的硅材料上面反应，钛与硅质材料的反应，并无法适当地降低该半导体结构的硅质组件的电阻值。因此，对于相对小的半导体结构使用钛并不足以达到以自行对准的方式形成硅化物的目地。在自行对准硅化物中使用钛的限制，经常被称作线宽度的相依性。
使用钛金属或钛合金来形成半导体结构中的硅化钛的另一项缺点是，该等第一和第二快速热退火的温度相当高。此等高温限制了半导体结构利用自行对准硅化物的设计。高温会对半导体结构诱导出应力，并会破坏其半导体装置的功能。形成硅化钛的二步快速热退火工艺的其它缺点亦很常见。
钴亦可与例如多晶硅或硅基质等的硅材料反应，藉以在一半导体结构中形成自行对准的硅化钴区域。举例而言，图6系显示一具有活性区域12的半导体基质10和此半导体基质10上面所形成的一多晶硅区域16。隔片14系形成于该硅基质10上面，而邻接该多晶硅区域16。如图7中所示，在图6的半导体结构上面，系形成有一层钴金属或钴合金28。图7的半导体结构，将进行一温度范围在450℃至510℃内的第一快速热退火。图8系显示该等多晶硅区域16和活性区域12上面所形成，而为第一快速热退火程序的产物的高电阻硅化钴(CoSi)区域30、32。任何未反应的金属钴或钴合金29，系使用传统式剥除技术来加以湿剥除。图9显示图8的半导体结构，其在剥除未反应的金属钴或钴合金29后，于上述硅基质10的多晶硅区域16和活性区域12上，具有高电阻硅化钴区域30、32。在该等隔片14上面并无硅化钴形成；此特征例示出自行对准硅化物的自行对准特性。此外，其剥除运作并不会剥除掉任何已形成的硅化钴，仅会剥除掉其未反应的金属钴或钴合金29。图9的半导体结构，接着进行一温度范围在760℃至840℃内的第二快速热退火。此第二快速热退火，可使该等高电阻硅化钴区域30、32反应，以形成一些低电阻硅化钴(CoSi2)区域34、36。图10系显示上述硅基质10的多晶硅区域和活性区域12上面所形成的低电阻硅化钴区域34、36。
在半导体加工中使用钴金属或钴合金使与硅材料反应以产生硅化钴，有着几项缺点。其一项缺点是，其形成低电阻(CoSi2)所需要的二步骤快速热退火工艺需要相当高的温度。此等高温可能会与其半导体结构现有组件的半导体加工不兼容，或不为其所希望。详言之，此等高温会对现有半导体结构的其它半导体组件及/或扩散材料诱导出应力。
使用镍来形成自行对准硅化物，业已建立出使用一步快速热退火程序。举例而言，图11系显示一具有活性区域12的硅基质10。在此硅基质10上面形成有一多晶硅区域16，且隔片14在形成上系邻接此多晶硅区域16。在图11的范例性半导体结构上面，形成有一层镍金属或镍合金。举例而言，图12系显示一层形成在图11的半导体结构上方的镍金属或镍合金38。一步快速热退火，系在一范围在350℃至700℃的温度下进行，以使该镍金属或镍合金反应，以形成一电阻相当低的硅化物。举例而言，图13系描绘自此一步快速热退火形成的硅化物区域40、42。在其所必需的范围在350℃至700℃的快速热退火温度下，在该等活性区域12上面所形成的硅化镍与多晶硅区域16上面所形成的硅化镍之间，可能会发生非期望的桥接。剥除未反应的镍层4A，而留下图14的结构。
上述硅化镍的一步快速热退火，将会引发出某些问题。其一问题是，硅化镍相对地难以控制的反应和过量的形成，将会如图14中所见，在多晶硅区域16上面所形成的硅化镍40与活性区域12上面所形成的硅化镍42之间，造成上述的桥接现象。
发明内容
一自行对准硅化物工艺，需要能在处理期间允许低热预算，以及能使金属或合金与硅材料有一受控的硅化反应。此外，一自行对准硅化物工艺，需要能结合半导体装置的制造过程中的处理步骤。
此等与其它需要，可藉由本发明的实施例而满足，其提供了一种一步温度处理工艺和尾端处理(backend processing)，藉以在一半导体结构内，形成一些自行对准的硅化镍区域。本发明包括在一硅材料上面沉积一层镍金属或镍合金。至少有一部分镍金属或合金在第一温度下，与至少一部分的硅层反应一第一段时间，以形成至少一高电阻硅化镍层。未反应的镍金属或镍合金，将自该半导体结构移除，而留下至少一集成进此半导体结构的高电阻硅化物层。在该至少一高电阻硅化镍层上方，接着沉积一介电质层。该介电质层和该至少一高电阻硅化镍层，将在第二温度下经受一第二段时间，以形成至少一低电阻硅化镍层。
本发明具有可在一相当低的温度下制造硅化物的优点。此一特征可降低半导体结构的其它现有半导体组件上面的应力。此一特征亦可容许有更复杂及有用的半导体结构的半导体加工。本发明的另一优点是，该等镍金属层可以受控的方式，与硅质材料层反应。此系一重要及有用的属性，因为当足够的硅化镍会反应，以致线宽度的相依性不会成为一种障碍，并且在同一半导体结构上面所形成的硅化物区域间，将可避免桥接现象。此外，本发明具有在第二温度处理一第二段时间的一步中结合高电阻硅化镍层的处理与介电质层的处理的优点。
前述的需要，亦可藉由本发明的实施例而满足，其提供了一种二步温度处理工艺，可在一半导体结构内，形成自行对准的硅化镍区域。此种二步温度处理，包括在一硅材料上面沉积一层镍金属或镍合金。至少有一部分镍金属或合金，于第一温度下，与至少一部分的硅层反应一第一段时间，以形成至少一高电阻硅化镍层。所有未反应的镍金属或镍合金，将自该半导体结构移除，而留下至少一集成进此半导体结构内的高电阻硅化物层。此至少一高电阻硅化镍层，将于第二温度下反应一第二段时间，以形成至少一低电阻硅化镍层。
本发明具有可在一相当低的温度下制造硅化物的优点。此一特征可降低一半导体结构的其它现有半导体组件上面的应力。此一特征可容许有更复杂及有用的半导体结构的半导体加工。本发明的另一优点是，该等镍金属层可以一受控的方式，与该等硅质材料层反应。此系一重要及有用的属性，因为反应足够的硅化镍，以致线宽度的相依性，不会成为一种障碍，并且在同一半导体结构上面所形成的硅化物区域间，将可避免桥接现象。
本发明上述的和其它的特征、形貌和优点，将可由以下所附附图的详细说明，而更臻明确。
附图的简要说明
图1系在一硅化物形成前一典型的半导体结构的现有技术简图；
图2系图1的半导体结构在此半导体结构上面沉积有一钛金属或钛合金层的现有技术简图；
图3系图2的半导体结构在第一快速热退火后的现有技术简图；
图4系图3的半导体结构在移除其未反应的钛金属或钛合金后的
现有技术简图；
图5系图4的半导体结构在第二快速热退火后的现有技术简图；
图6系在一硅化物形成前一典型的半导体结构的现有技术简图；
图7系图6的半导体结构在此半导体结构上面沉积有一钴金属或钴合金层的现有技术简图；
图8系图7的半导体结构在第一快速热退火后的现有技术简图；
图9系图8的半导体结构在移除其未反应的钴金属或钴合金后的
现有技术简图；
图10系图9的半导体结构在第二快速热退火后的现有技术简图；
图11系在一硅化物形成前一典型的半导体结构的现有技术简图；
图12系图11的半导体结构在此半导体结构上面沉积有一镍金属或镍合金层的现有技术简图；
图13系图12的半导体结构在单一快速热退火后的现有技术简图；
图14系图13的半导体结构在移除其未反应的镍金属或镍合金后的现有技术简图；
图15系一半导体结构的简图；
图16系图15的半导体结构在此半导体结构上面沉积有一镍金属或镍合金层的简图；
图17系图16的半导体结构在第一温度处理后的简图；
图18系图17的半导体结构在移除其未反应的镍金属或镍合金后的简图；
图19系图18的半导体结构在沉积一介电质层后的简图；
图20则系图19的半导体结构在第二温度处理后的简图。
较佳实施例的详细说明
本发明涉及一种可在一半导体结构上面形成硅化镍的一步温度处理及尾端处理工艺。本发明的工艺包括在一硅层上面沉积一镍金属或镍合金。该等镍金属或镍合金与硅层在第一温度下反应一第一段时间，以形成至少一高电阻硅化镍层。接着剥除未反应的镍金属或镍合金，并且至少有一高电阻硅化镍区域保持集成进该半导体结构内。在此较高电阻硅化镍区域上方，接着沉积一介电质层。此介电质层和至少一高电阻硅化镍区域，将会在一第二段时间，经受第二温度，以形成至少一低电阻硅化镍区域。藉由采用一一步温度处理及尾端处理，以取代转化硅化镍中所采用的一步快速热退火工艺，本发明可减轻一半导体装置的硅化物间的桥接现象，并可减少其处理一给定的半导体装置所需的步骤数。在本发明的另一实施例中，其第二退火步骤系在沉积其介电质层前执行，以便形成该等低电阻的硅化镍区域。
图15系一范例性半导体结构。此半导体结构包括一硅基质44，在此硅基质44上面，形成有一多晶硅区域50。与此多晶硅区域50相邻的，系一些隔片48。该硅基质44亦可能包括一些活性区域。此等活性区域可藉由掺杂的硅来加以特性化。上述硅基质44上面所形成的多晶硅区域50，可用作一晶体管的栅极，并且该等活性区域46，可用做一晶体管的源极和漏极。该等隔片48可由氧化物、氮化物、或其它陶瓷材料来加以形成。该等隔片48的功能，可以是使其多晶硅区域50与该等活性区域46相隔离，或者是使晶体管的栅极与晶体管的源极和漏极相隔离。
图16显示图15的半导体结构在镍金属或镍合金52业已按传统的方式沉积至此半导体结构上面后的情形。图17系描述图16的半导体结构在一可使其镍金属或镍合金52与该等多晶硅区域50和活性区域46反应以形成高电阻硅化镍(Ni3Si或Ni2Si)区域56的第一温度处理后的情形。此第一温度处理，系处于一范围在250℃至350℃的温度下。该温度处理，与现有技术所采用来建立硅化镍的一步快速热退火温度相较，或者与现有技术的硅化钛或现有技术的硅化钴的第一快速热退火中所采用的温度相较，系处于一相当低的温度下。此外，其第一温度处理可为一特性为在一段相当短的时间段内温度迅速斜升和迅速斜降的快速热退火。可用于快速热退火的范例性退火工艺有，雷射退火工艺、电灯加热退火工艺、或其它辐射式退火工艺。该第一温度处理的第一段时间的范围在15秒至90秒，但最好为30秒至60秒。
在图18中，图17的半导体结构，系藉由一传统式剥除技术，剥除其未反应的镍金属或镍合金54。范例性传统式剥除技术，包含使用过氧化硫、盐酸、硝酸、磷酸、或此等剥除剂的混合物。其未反应的镍金属或镍合金54的剥除，并不会移除其第一温度处理中所形成的高电阻硅化镍区域56、58。此外，在该等隔片48上面，并无镍金属或镍合金52反应，因为此等隔片系由氧化物或氮化物或其它类似材料形成。硅化镍此一形成阶段中所用的低温，相照于一典型的一步硅化镍形成工艺中所可能发生者，可免于在该等隔片48上面形成未经控制的硅化物。此一特征可用作其自行对准的功能，因为该等硅化镍区域将不需要为隔离该半导体结构上面的希望位置处的硅化镍区域56、58而被蚀刻。
图19系一沉积在图18的半导体结构上方的介电质层的简图。其介电质层60系该半导体结构的另一组件，并且可能并不与该半导体结构中硅化物的形成相关。该介电质层60可在历经过一温度处理的工艺前，被用作一隔离层。
图20系图19的半导体结构在一依据本发明的一范例性实施例的第二温度处理后的简图。此第二温度处理，系处于一范围在350℃至700℃的温度下。此外，该第二温度处理可为一特性为迅速斜升和迅速斜降至此温度处理的目标温度的快速热退火。图1 8的实施例的高电阻硅化镍区域，将会反应(″转变″)形成低电阻硅化镍区域(NiSi)64、66。此外，该第二温度处理，亦可用来将图19的介电质层60处理成图20的介电质层62。硅化物区域56、58和介电质层60的处理为尾端处理。此尾端处理系本领域的术语，用以描述一后继步骤中所完成的处理步骤。在某些较佳实施例中，上述的第二温度处理，系处于一范围在约350℃至约700℃的温度下，藉以形成其最低电阻的硅化镍，并可维持一合理的低热预算。该第二温度处理，与现有技术就其它类型的硅化物所需要的快速热退火温度相较，系一相当低的温度。该第二温度处理的时间，可在15秒至15分钟之间。
在另一实施例中，上述的第二温度处理，系在该介电质层60沉积前执行，因而可在后续的尾端处理前，与其分开地形成其较低电阻的硅化镍。
本发明提供了一种自行对准硅化物程序，其可允许低热预算，并可在一受控的反应中形成小尺度的硅化物区域。本发明可经由一可形成高电阻硅化镍的一步温度处理和尾端处理，来处理一介电质层，以及自此高电阻硅化镍，形成低电阻硅化镍。在第一温度处理中，镍金属或镍合金，将会与一硅材料反应，以形成高电阻硅化镍区域，其未反应的金属或镍合金，接着会自该半导体结构剥除。在该等高电阻硅化镍区域上面，接着沉积一介电质层。于第二温度处理中，该等高电阻硅化镍区域会在一预定的温度下反应，以形成低电阻硅化镍，同时处理该介电质层。使用二步温度处理，可容许以一受控的方式，在一相当低的温度下，形成小尺度的硅化物。本发明可有效地形成硅化物，并可允许一半导体加工期间的低热预算，同时可大程度地避免习知形成硅化镍的技术所呈现的桥接现象。此外，本发明可在相同的温度处理步骤中，结合该等介电质层和高电阻硅化物区域的处理。
虽然本发明业已做了详细的描述和举例说明，理应清楚了解的是，这些仅为例证和范例，而不应视限制，本发明的范围系界定于所附的权利要求。
Claims (9)
1.一种半导体加工方法，该方法包括下述步骤：
在至少一硅层(46)上面，沉积镍金属或镍合金(52)；
于在第一温度下，使至少一部分的镍金属或镍合金(52)与硅层(45)反应一第一段时间，以形成至少一高电阻硅化镍区域(56，58)：
移除未反应的镍金属或镍合金(54)；以及
于，在第二温度下，使该高电阻硅化镍区域(56，58)反应一第二段时间，以形成至少一低电阻硅化镍区域(64，66)。
2.如权利要求1所述的半导体加工方法，进一步包括在使该高电阻硅化镍区域(56，58)反应前，在至少一个高电阻硅化镍区域(56，58)上面，沉积一介电质层(60)。
3.如权利要求1所述的半导体加工方法，其中所述第一温度在约250℃至约350℃的范围内。
4.如权利要求1所述的半导体加工方法，其中所述第二温度在约400℃至约600℃的范围内。
5.如权利要求1所述的半导体加工方法，其中所述高电阻硅化镍区域(56，58)为Ni3Si和Ni2Si中的至少一种，并且所述低电阻硅化镍区域(64，66)为NiSi。
6.如权利要求1所述的半导体加工方法，其中所述第一段时间为约15至约90秒，并且所述第二段时间为约15至约90秒。
7.如权利要求1所述的半导体加工方法，其中所述第一段时间为约30至约60秒，并且所述第二段时间为约30至约60秒。
8.如权利要求1所述的半导体加工方法，其中所述第一和第二反应步骤形成二步快速热退火处理。
9.如权利要求2所述的半导体加工方法，其中所述第一反应步骤和所述第二反应步骤形成一具有尾端处理的一步快速热退火处理。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US72969800A | 2000-12-06 | 2000-12-06 | |
| US09/729,698 | 2000-12-06 | ||
| US09/729,699 US6605513B2 (en) | 2000-12-06 | 2000-12-06 | Method of forming nickel silicide using a one-step rapid thermal anneal process and backend processing |
| US09/729,699 | 2000-12-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1633703A true CN1633703A (zh) | 2005-06-29 |
Family
ID=27111928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 01820186 Pending CN1633703A (zh) | 2000-12-06 | 2001-12-03 | 使用一步快速热退火工艺及尾端处理形成硅化镍的方法 |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP1342260A1 (zh) |
| JP (1) | JP2004521486A (zh) |
| CN (1) | CN1633703A (zh) |
| AU (1) | AU2002230565A1 (zh) |
| GB (1) | GB2390224B (zh) |
| TW (1) | TW531792B (zh) |
| WO (1) | WO2002047145A1 (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7385294B2 (en) | 2005-09-08 | 2008-06-10 | United Microelectronics Corp. | Semiconductor device having nickel silicide and method of fabricating nickel silicide |
| CN100442460C (zh) * | 2006-04-03 | 2008-12-10 | 中芯国际集成电路制造(上海)有限公司 | 等离子体退火形成硅化镍的方法 |
| CN100541818C (zh) * | 2006-03-08 | 2009-09-16 | 株式会社东芝 | 半导体器件及其制造方法 |
| CN1937181B (zh) * | 2005-09-19 | 2010-11-17 | 联华电子股份有限公司 | 具有镍硅化物的半导体元件与制作镍硅化物的方法 |
| CN102468150A (zh) * | 2010-11-19 | 2012-05-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN103165485A (zh) * | 2011-12-08 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 毫秒退火工艺稳定性的监测方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100870176B1 (ko) * | 2003-06-27 | 2008-11-25 | 삼성전자주식회사 | 니켈 합금 샐리사이드 공정, 이를 사용하여 반도체소자를제조하는 방법, 그에 의해 형성된 니켈 합금 실리사이드막및 이를 사용하여 제조된 반도체소자 |
| US7232756B2 (en) * | 2003-04-16 | 2007-06-19 | Samsung Electronics Co., Ltd. | Nickel salicide process with reduced dopant deactivation |
| JP4623006B2 (ja) * | 2004-06-23 | 2011-02-02 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US7456095B2 (en) * | 2005-10-03 | 2008-11-25 | International Business Machines Corporation | Method and apparatus for forming nickel silicide with low defect density in FET devices |
| US7622374B2 (en) | 2005-12-29 | 2009-11-24 | Infineon Technologies Ag | Method of fabricating an integrated circuit |
| US7432255B2 (en) * | 2006-05-16 | 2008-10-07 | Hoffmann-La Roche Inc. | 1H-indol-5-yl-piperazin-1-yl-methanone derivatives |
| JP5538975B2 (ja) | 2010-03-29 | 2014-07-02 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980024663A (ko) * | 1996-09-18 | 1998-07-06 | 윌리엄 비. 켐플러 | 규화물 영역 형성 방법 |
| JPH10125624A (ja) * | 1996-10-08 | 1998-05-15 | Texas Instr Inc <Ti> | シリサイド領域を形成する方法 |
| US5953612A (en) * | 1997-06-30 | 1999-09-14 | Vlsi Technology, Inc. | Self-aligned silicidation technique to independently form silicides of different thickness on a semiconductor device |
| US6071782A (en) * | 1998-02-13 | 2000-06-06 | Sharp Laboratories Of America, Inc. | Partial silicidation method to form shallow source/drain junctions |
-
2001
- 2001-12-03 AU AU2002230565A patent/AU2002230565A1/en not_active Abandoned
- 2001-12-03 EP EP01990802A patent/EP1342260A1/en not_active Withdrawn
- 2001-12-03 JP JP2002548768A patent/JP2004521486A/ja active Pending
- 2001-12-03 GB GB0315661A patent/GB2390224B/en not_active Expired - Fee Related
- 2001-12-03 CN CN 01820186 patent/CN1633703A/zh active Pending
- 2001-12-03 WO PCT/US2001/045829 patent/WO2002047145A1/en active Application Filing
- 2001-12-06 TW TW90130176A patent/TW531792B/zh not_active IP Right Cessation
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7385294B2 (en) | 2005-09-08 | 2008-06-10 | United Microelectronics Corp. | Semiconductor device having nickel silicide and method of fabricating nickel silicide |
| US7572722B2 (en) | 2005-09-08 | 2009-08-11 | United Microelectronics Corp. | Method of fabricating nickel silicide |
| CN1937181B (zh) * | 2005-09-19 | 2010-11-17 | 联华电子股份有限公司 | 具有镍硅化物的半导体元件与制作镍硅化物的方法 |
| CN100541818C (zh) * | 2006-03-08 | 2009-09-16 | 株式会社东芝 | 半导体器件及其制造方法 |
| CN100442460C (zh) * | 2006-04-03 | 2008-12-10 | 中芯国际集成电路制造(上海)有限公司 | 等离子体退火形成硅化镍的方法 |
| CN102468150A (zh) * | 2010-11-19 | 2012-05-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN102468150B (zh) * | 2010-11-19 | 2013-12-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN103165485A (zh) * | 2011-12-08 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 毫秒退火工艺稳定性的监测方法 |
| CN103165485B (zh) * | 2011-12-08 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 毫秒退火工艺稳定性的监测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004521486A (ja) | 2004-07-15 |
| TW531792B (en) | 2003-05-11 |
| EP1342260A1 (en) | 2003-09-10 |
| GB2390224A (en) | 2003-12-31 |
| GB0315661D0 (en) | 2003-08-13 |
| AU2002230565A1 (en) | 2002-06-18 |
| GB2390224B (en) | 2004-12-08 |
| WO2002047145A1 (en) | 2002-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1633703A (zh) | 使用一步快速热退火工艺及尾端处理形成硅化镍的方法 | |
| US6200835B1 (en) | Methods of forming conductive polysilicon lines and bottom gated thin film transistors, and conductive polysilicon lines and thin film transistors | |
| US6605513B2 (en) | Method of forming nickel silicide using a one-step rapid thermal anneal process and backend processing | |
| CN1649112A (zh) | 镍－自对准硅化物工艺和利用该工艺制造半导体器件的方法 | |
| US6294434B1 (en) | Method of forming a metal silicide layer on a polysilicon gate structure and on a source/drain region of a MOSFET device | |
| JP3129232B2 (ja) | 半導体装置の製造方法 | |
| CN1213846A (zh) | 利用相变来制造半导体器件的方法 | |
| US5326724A (en) | Oxide-capped titanium silicide formation | |
| JP2820122B2 (ja) | 半導体装置の製造方法 | |
| US6165884A (en) | Method of forming gate electrode in semiconductor device | |
| US6337272B1 (en) | Method of manufacturing a semiconductor device | |
| EP0772231B1 (en) | A method of forming a low stress polycide conductors on a semiconductor chip | |
| JP3009979B2 (ja) | 半導体装置及びその製造方法 | |
| US6627527B1 (en) | Method to reduce metal silicide void formation | |
| US6455428B1 (en) | Method of forming a metal silicide layer | |
| KR940010240A (ko) | 표면적이 극대화된 도전층 제조 방법 | |
| JPH1167688A (ja) | シリサイド材料とその薄膜およびシリサイド薄膜の製造方法 | |
| US6773978B1 (en) | Methods for improved metal gate fabrication | |
| JPH02296323A (ja) | 集積回路装置の製造方法 | |
| US5804838A (en) | Thin film transistors | |
| CN1144280C (zh) | 半导体器件制造方法 | |
| US6204521B1 (en) | Thin film transistors | |
| JP3767583B2 (ja) | 半導体装置の製造方法 | |
| KR100464942B1 (ko) | 에피택셜 티타늄실리사이드막의 형성 방법 | |
| KR100414025B1 (ko) | 반도체 소자의 실리사이드 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |