CN1628356A - 降低聚合物存储器中写干扰的影响 - Google Patents

降低聚合物存储器中写干扰的影响 Download PDF

Info

Publication number
CN1628356A
CN1628356A CNA038020017A CN03802001A CN1628356A CN 1628356 A CN1628356 A CN 1628356A CN A038020017 A CNA038020017 A CN A038020017A CN 03802001 A CN03802001 A CN 03802001A CN 1628356 A CN1628356 A CN 1628356A
Authority
CN
China
Prior art keywords
data
polarity
array
storer
instructions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038020017A
Other languages
English (en)
Other versions
CN1628356B (zh
Inventor
R·库尔森
J·吕克
R·法伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1628356A publication Critical patent/CN1628356A/zh
Application granted granted Critical
Publication of CN1628356B publication Critical patent/CN1628356B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Graft Or Block Polymers (AREA)
  • Read Only Memory (AREA)

Abstract

通过在读取之后以一种抵消对于与寻址位相关的位线中比特的极性的任何影响的方式写回数据，可降低在聚合物存储器中出现的写干扰。例如，每次写回数据时，它的极性可以交替改变。在另一个实施例中，可随机改变极性。

Description

降低聚合物存储器中写干扰的影响
背景
本发明一般来讲涉及聚合物存储器。
在聚合物存储器中，聚合物的极化可通过改变施加到该聚合物上的电压来改变。行和列或位线的阵列可相互横向设置，其中在行和列之间在各行线/列线交叉点处有聚合物材料。各行和列的交叉点定义单个存储元件、即“像素”。可组合聚合物存储器层的任何数量的堆叠，从而提高存储器容量。聚合物存储器又称作薄膜电子存储器和铁电聚合物随机存取存储器。
一般来讲，存储器像素的极化是在施加适当电压时实现的。但是，在写入给定单元的过程中，相同位或列线上的未寻址位具有低于用来实现像素的预期极化的常规电压的电压。这个电压称作写干扰电压。干扰电压可以是正极性也可以是负极性的。
对于因少量写入序列而出现的少量施加的干扰电压，未寻址像素保持其几乎全部预计的极化。但是，如果出现影响相同的未寻址位的大量写入，以及如果那些写入都具有相同极性，则未寻址位的极化会降低到破坏其内容的程度。这可能会导致位错误。
此问题在聚合物存储器中更为严重，因为聚合物存储器的读操作是破坏性的。因此，在每个读操作之后，数据被写回到相同的存储单元。由于每次读取之后的这些重复写入的副作用，阵列中的相同位线上的相邻位可能具有干扰电压。干扰电压的极性由写入相关位线上的比特值来确定。如果某个地址被多次读取，则数据必须被写回相同的次数，全部具有相同的极性。这些写干扰的累积影响可能降低其它存储单元上的噪声容限。
因此，需要一种方法来减少聚合物存储器中的写干扰问题。
附图简介
图1是本发明的一个实施例的原理图；
图2是本发明的另一个实施例的原理图；
图3是本发明的另一个实施例的原理图；
图4是本发明的一个实施例的流程图；
图5是本发明的又一个实施例的原理图；
图6是本发明的又一个实施例的原理图；
图7是本发明的一个实施例的流程图；以及
图8是本发明的一个实施例的原理图。
详细说明
参照图1，在本发明的一个实施例中，聚合物存储器10可包括耦合到反相器14的“异或”(XOR)门12，反相器14又耦合到聚合物存储器阵列16。在聚合物阵列16中，根据本发明的一个实施例，可对每个地址存储在本文中称作极性位的附加位。极性位可表明所存储数据是否已经被反相。例如，当与任何地址相关的极性位为一时，可表明其中所存储的数据被反相。当读取该数据时，如果极性位为一，则作为读取过程的一部分可将该数据进行反相。
因此，参照图1，当读取数据时，可把极性数据提供给“异或”门12的一个输入端，以及可把实际数据提供给“异或”门12的另一个输入端。根据极性数据，判定是否在输出所读出数据之前对该数据进行反相。
相反，在一个实施例中，如果极性位为零，则数据未被反相，并且该数据再次以非反相状态到达输出端。在一个实施例中，在读取操作之后写回数据时，该数据被反相，被写回的极性位也是如此，但本发明的范围不限于这个方面。因此，如图1所示，当写回数据时，该数据可通过反相器14写入阵列16的数据写回端口，而极性指示则在存储器阵列16的极性写回端口被写回。
这意味着，在一个实施例中，当某个存储单元被重复读取时，由于反复写回，因此对其它地址的干扰将得到平衡，但本发明的范围不限于这个方面。换句话说，当数据在读取之后被写回，则它的极性可能被反转，使得在任何相关位线中的任何位上的写回的影响被反复反转，消除了任何累积的干扰影响。所产生的经平衡的干扰不会以单极干扰所进行的方式来降低噪声容限，从而得到提高的噪声容限。
在本发明的一些实施例中，本发明可随机进行。因此，不是重复改变极性，而是可随机改变极性。在这种情况下，可在每次写回时随机选择极性。
参照图2，根据本发明的另一个实施例，对于多个地址，也可在阵列16中存储极性位。极性位表明所存储数据是否被反相。伪随机序列发生器18可用来控制反相器14是否对写回数据进行反相。由于来自发生器18的信号的随机性，因而反相模式可以变化，足以避免当采用简单测试模式、如交替的一和零时的不必要干扰。产生单极干扰流的任何序列的概率与匹配伪随机序列的概率相同。
根据本发明的另一个实施例，如图3所示，两个全局单极干扰“D”可施加到存储器10b的所有像素上。术语“全局”是指施加到全部或基本上全部存储器像素上的干扰。术语“干扰”是指施加到像素上的正或负电压。全局单极干扰之一可以在每个方向，每N个存储器存取可自动产生相反方向的两种全局单极干扰。这可降低任何像素遇到超过N个相同方向的单极干扰的可能性。
对于一些聚合物存储器，可以观察到，一串超过64个的单极干扰可能开始导致足以引起担心的极化降级，但相反方向的干扰可把受干扰像素恢复到充足电。因此，在本发明的一个实施例中，N为64，每64个循环以全局方式在相反方向施加两个单极干扰，从而分离相同方向上的任何单极干扰串，但本发明的范围不限于这个方面。在一些实施例中，不需要完成任何实际的读取或写入，并且性能损失可以较小。
因此，如图3所示，控制/信号发生器22监测连续写回的数量。当发生器22确定已经达到那个数量时，可自动产生第一方向的全局单极干扰和相反方向的全局单极干扰，如D所示。
因此，在一些实施例中，可能不需要确定是否已经出现一串相同方向上的N个单极干扰。可以仅实现全局干扰，而不管写回的极性的性质如何。在其它实施例中，可能希望在控制/信号发生器22已经检测到相同方向上的一串足够数量的单极干扰时，产生相反方向的全局干扰。其它变更也是可行的。
参照图4，根据本发明的又一个实施例，可定期刷新存储器阵列16。通过在适宜的时间依次刷新整个存储器阵列中的像素的过程，受干扰像素可恢复到其指定的极化状态、即零或一，但本发明的范围不限于这个方面。换句话说，可读取给定像素的当前状态，并且该状态可被写回，使得在像素上建立用于该状态的适当电压。
参照图4，通过如32所示在阵列16中定期读取和写入而开始流程30。当发生读取或写入时，地址循环计数器可增加1，如框34所示。如果循环计数器仍然小于给定数量N，则流程在36重复通过框32和34。
当循环计数器等于N，如38所示，则在刷新操作中读取和重写给定存储单元，如框40所示。在一个实施例中，例如，第一刷新可在阵列的最低可寻址地址上进行。但是，任何技术都可用来选择刷新的初始地址。在一个实施例中，刷新单元指针可以加1，从而指向下一个相邻的存储单元，如框42所示。地址循环计数器重置为零，如框44所示，以及流程重新回到框32进行重复。下一次循环计数器等于N，刷新相邻像素。
因此，逐个像素地定期刷新整个阵列，从而逐渐消除任何潜在的干扰影响，但本发明的范围不限于这个方面。
参照图5，聚合物存储器10c的存储器阵列16可接收数据写回存取以及读取数据，如图所示。循环计数器24可设置用于对写回和读取进行计数。控制器26可存储关于刷新单元指针28的信息。在一个实施例中，指针28信息可存储在阵列16本身中。另外，在一个实施例中，控制器26可在存储器30中存储代码，以便控制根据图4所示的流程的刷新。在一些实施例中，存储器30也可以是阵列16的一部分。
参照图6，根据本发明的一个实施例，聚合物存储器10d可在部分或全部存储单元写入之前提供补偿干扰。在其中包括实际寻址存储单元的聚合物存储器阵列16中包含的存储器10d的单元可被驱动到某个干扰电压，其极性与执行寻址存储单元写入时受到的极性相反。在一个实施例中，干扰电压可以是极化电压V除以3，但本发明的范围不限于这个方面。因此，所有存储单元都受到确定性平衡的正和负干扰的序列。
这样，聚合物存储器阵列16可从写状态机46接收写入或补偿干扰。写状态机46可接收关于写入数据何时将被写入阵列16的信息。然后，写状态机46可控制写入，以便在其之前发生补偿干扰。
因此，参照图7，写状态机46最初可确定是否存在对特定地址的写入，如菱形框48所示。在所寻址的列中的像素则可通过适当的干扰电压进行预补偿，如框50所示。此后，可写入所寻址的像素，如框52所示。
参照图8，基于处理器的系统60可包括耦合到接口64的处理器62。处理器62可以是例如数字信号处理器或通用处理器。接口64可耦合到总线68。在本发明的一个实施例中，总线68可耦合到无线接口70。因此，在一些实施例中，系统60可以是无线接口，以便于无线通信。但是，也可考虑非无线应用。
系统60可包括存储器10，所述存储器10可以是前面附图中所示的任何存储器，包括聚合物存储器10、10a、10b、10c或10d。
虽然结合有限的实施例对本发明进行了说明，但本领域的技术人员应当知道其中的大量修改和变更。所附权利要求书意在涵盖落入本发明真实精神和范围内的所有这类修改和变更。

Claims (56)

1.一种从聚合物存储器中读取数据的方法，包括：
从聚合物存储器中读取数据；
在读取所述数据之后，把所述数据写回到所述存储器；以及
改变在读取所述数据之后写回的所述数据的极性。
2.如权利要求1所述的方法，其特征在于，改变写回的所述数据的所述极性包括在写回所述数据时改变所述极性。
3.如权利要求1所述的方法，其特征在于，改变在读取所述数据之后写回的所述数据的所述极性包括随机改变在读取所述数据之后写回的所述数据的所述极性。
4.如权利要求1所述的方法，其特征在于包括设置极性位，从而指明读取之后写回的所述数据的所述极性。
5.如权利要求4所述的方法，其特征在于包括在改变写回的所述数据的所述极性时，重复改变所述极性位的极性。
6.如权利要求5所述的方法，其特征在于包括把所述极性位存储在所述聚合物存储器中。
7.如权利要求1所述的方法，其特征在于，改变在读取所述数据之后写回的所述数据的所述极性包括确定关于数据已被写回所述存储器中的次数的信息。
8.如权利要求7所述的方法，其特征在于包括利用所述信息来确定是否把数据自动写回到所述存储器中以纠正任何写干扰。
9.如权利要求8所述的方法，其特征在于包括在预定的写回次数之后自动写回第一极性和第二极性的数据。
10.如权利要求9所述的方法，其特征在于，所述预定的写回次数是相同极性的写回的预定次数。
11.一种聚合物存储器，包括：
存储器阵列；以及
改变写入所述阵列中的数据的极性的装置。
12.如权利要求11所述的存储器，其特征在于，在读取所述阵列中的数据之后，当写回所述数据时，所述装置重复改变所述极性。
13.如权利要求11所述的存储器，其特征在于，所述装置随机地改变在读取所述阵列中的数据之后写回的所述数据的所述极性。
14.如权利要求11所述的存储器，其特征在于，所述存储器存储极性位，从而指明读取之后写回的数据的极性。
15.如权利要求14所述的存储器，其特征在于，所述装置在改变写回的所述数据的极性时改变所述极性位的极性。
16.如权利要求15所述的存储器，其特征在于，所述装置把极性位存储在所述阵列中。
17.如权利要求11所述的存储器，其特征在于，所述装置在预定的写回次数之后自动产生单极干扰。
18.如权利要求11所述的存储器，其特征在于，所述装置在预定的写回次数之后产生两个相反极性的单极干扰。
19.如权利要求11所述的存储器，其特征在于，所述装置对写回次数进行计数。
20.如权利要求11所述的存储器，其特征在于，所述装置在给定的写回次数之后自动产生第一极性的全局干扰以及相反极性的全局干扰。
21.一种把数据写到聚合物存储器的方法，包括：
把数据写回到聚合物存储器阵列；以及
定期刷新所述聚合物存储器阵列中的像素。
22.如权利要求21所述的方法，其特征在于包括对数据写回到所述阵列的次数的指示进行计数。
23.如权利要求22所述的方法，其特征在于包括对数据写回的次数进行计数。
24.如权利要求22所述的方法，其特征在于包括对读取所述存储器阵列的次数进行计数。
25.如权利要求22所述的方法，其特征在于包括当写回次数的指示达到预定数量时，自动刷新所述阵列。
26.如权利要求25所述的方法，其特征在于包括当写回次数的指示超过预定数量时，通过刷新单个像素来自动刷新所述阵列。
27.如权利要求26所述的方法，其特征在于包括响应写回次数超过预定数量的指示而刷新不同的像素。
28.如权利要求27所述的方法，其特征在于包括响应写回次数超过预定数量的指示而将指针加1，从而相继地刷新所述阵列中的基本上所有像素。
29.如权利要求28所述的方法，其特征在于包括在刷新像素时将刷新单元指针加1。
30.如权利要求29所述的方法，其特征在于包括响应对所述阵列的存取而将存取循环计数器加1。
31.如权利要求30所述的方法，其特征在于包括对所述循环存取计数器超过给定指示作出响应，重置所述存取循环计数器。
32.一种产品，包括存储指令的媒体，所述指令被执行时使基于处理器的系统能够：
把数据写回到聚合物存储器阵列；以及
定期刷新所述聚合物存储器阵列中的像素。
33.如权利要求32所述的产品，其特征在于还存储一些指令，这些指令被执行时，使所述系统能够对数据写回到所述阵列的次数的指示进行计数。
34.如权利要求33所述的产品，其特征在于还存储一些指令，这些指令被执行时，使所述系统能够对数据写回次数进行计数。
35.如权利要求33所述的产品，其特征在于还存储一些指令，这些指令被执行时，使所述系统能够对读取所述存储器阵列的次数进行计数。
36.如权利要求33所述的产品，其特征在于还存储一些指令，这些指令被执行时，使所述系统能够在写回次数的指示达到预定数量时自动刷新所述阵列。
37.如权利要求36所述的产品，其特征在于还存储一些指令，这些指令被执行时，使所述系统能够在写回次数的指示超过预定数量时，通过刷新单个像素来自动刷新所述阵列。
38.如权利要求37所述的产品，其特征在于还存储一些指令，这些指令被执行时，使所述系统能够响应写回次数超过预定数量的指示而刷新不同的像素。
39.如权利要求38所述的产品，其特征在于还存储一些指令，这些指令被执行时，使所述系统能够响应写回次数超过预定数量的指示而将指针加1，从而相继地刷新所述阵列中的基本上所有像素。
40.如权利要求39所述的产品，其特征在于还存储一些指令，这些指令被执行时，使所述系统能够在刷新像素时将刷新单元指针加1。
41.如权利要求40所述的产品，其特征在于还存储一些指令，这些指令被执行时，使所述系统能够响应对所述阵列的存取而将存取循环计数器加1。
42.如权利要求41所述的产品，其特征在于还存储一些指令，这些指令被执行时，使所述系统能够响应所述循环存取计数器超过给定指示而重置所述存取循环计数器。
43.一种聚合物存储器，包括：
聚合物存储器阵列；以及
定期刷新所述聚合物存储器阵列中的像素的装置。
44.如权利要求43所述的存储器，其特征在于包括对数据写回到所述阵列的次数的指示进行计数的计数器。
45.如权利要求44所述的存储器，其特征在于，所述计数器对写回次数进行计数。
46.如权利要求44所述的存储器，其特征在于，所述计数器对读取所述存储器阵列的次数进行计数。
47.如权利要求44所述的存储器，其特征在于，所述装置在写回次数的指示达到预定数量时自动刷新所述阵列。
48.如权利要求47所述的存储器，其特征在于，所述装置在写回次数的指示超过预定数量时，通过刷新单个像素自动刷新所述阵列。
49.如权利要求48所述的存储器，其特征在于，所述装置响应写回次数超过预定数量的指示而刷新不同的像素。
50.如权利要求49所述的存储器，其特征在于，所述装置响应写回次数超过预定数量的指示而将指针加1，从而相继地刷新所述阵列中的基本上所有像素。
51.一种聚合物存储器，包括：
包括多个像素的阵列；以及
降低干扰电压对至少一个像素的影响的装置。
52.如权利要求51所述的存储器，其特征在于，所述装置在写入之前向像素提供补偿电压，从而补偿后续干扰。
53.如权利要求52所述的存储器，其特征在于，所述补偿电压包括第一极性的第一脉冲以及相反极性的第二脉冲。
54.一种方法，包括：
降低干扰电压对聚合物存储器的至少一个像素的影响。
55.如权利要求54所述的方法，其特征在于包括在像素写入之前提供补偿电压，从而对后续干扰电压进行补偿。
56.如权利要求55所述的方法，其特征在于，提供补偿电压包括在像素写入之前提供第一极性的第一脉冲以及相反极性的第二脉冲。
CN038020017A 2002-09-27 2003-09-17 降低聚合物存储器中写干扰的影响 Expired - Fee Related CN1628356B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/256,679 US6922350B2 (en) 2002-09-27 2002-09-27 Reducing the effect of write disturbs in polymer memories
US10/256,679 2002-09-27
PCT/US2003/029531 WO2004029972A2 (en) 2002-09-27 2003-09-17 Reducing the effect of write disturbs in polymer memories

Publications (2)

Publication Number Publication Date
CN1628356A true CN1628356A (zh) 2005-06-15
CN1628356B CN1628356B (zh) 2012-03-28

Family

ID=32029329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN038020017A Expired - Fee Related CN1628356B (zh) 2002-09-27 2003-09-17 降低聚合物存储器中写干扰的影响

Country Status (5)

Country Link
US (3) US6922350B2 (zh)
CN (1) CN1628356B (zh)
AU (1) AU2003272579A1 (zh)
TW (1) TWI234167B (zh)
WO (1) WO2004029972A2 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6922350B2 (en) * 2002-09-27 2005-07-26 Intel Corporation Reducing the effect of write disturbs in polymer memories
KR100750111B1 (ko) * 2003-05-20 2007-08-17 삼성전자주식회사 정보 저장매체 및 데이터의 기록 및/또는 재생 장치
NO324607B1 (no) * 2003-11-24 2007-11-26 Thin Film Electronics Asa Fremgangsmate for a betjene et datalagringsapparat som benytter passiv matriseadressering
US7218545B2 (en) * 2004-10-25 2007-05-15 Intel Corporation Polymer de-imprint circuit using negative voltage
US8270193B2 (en) * 2010-01-29 2012-09-18 Unity Semiconductor Corporation Local bit lines and methods of selecting the same to access memory elements in cross-point arrays
US7283382B2 (en) * 2005-06-29 2007-10-16 Intel Corporation Minimization of signal loss due to self-erase of imprinted data
KR20100134375A (ko) * 2009-06-15 2010-12-23 삼성전자주식회사 리프레쉬 동작을 수행하는 메모리 시스템
US8767450B2 (en) * 2007-08-21 2014-07-01 Samsung Electronics Co., Ltd. Memory controllers to refresh memory sectors in response to writing signals and memory systems including the same
US8495438B2 (en) * 2007-12-28 2013-07-23 Texas Instruments Incorporated Technique for memory imprint reliability improvement
US8230158B2 (en) 2008-08-12 2012-07-24 Micron Technology, Inc. Memory devices and methods of storing data on a memory device
KR20120122573A (ko) * 2011-04-29 2012-11-07 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
CN103946813B (zh) 2011-09-30 2017-08-25 英特尔公司 基于使用统计量追踪的远存储器访问信号的生成
WO2013048493A1 (en) 2011-09-30 2013-04-04 Intel Corporation Memory channel that supports near memory and far memory access
WO2013095530A1 (en) 2011-12-22 2013-06-27 Intel Corporation Efficient pcms refresh mechanism background
KR20160093430A (ko) * 2015-01-29 2016-08-08 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 데이터 입출력 방법

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3990098A (en) * 1972-12-22 1976-11-02 E. I. Du Pont De Nemours And Co. Structure capable of forming a diode and associated conductive path
US4150397A (en) * 1977-09-13 1979-04-17 Eli S. Jacobs Repetition reduced digital data record and playback system
US4232376A (en) * 1979-03-15 1980-11-04 Rca Corporation Raster display refresh system
JPS58148584A (ja) * 1982-03-01 1983-09-03 Nec Corp デジタルメモリカラ−フレ−ミング回路
US4504557A (en) * 1983-08-31 1985-03-12 Mb-80 Energy Corporation Electrical energy storage
US4679139A (en) * 1984-05-01 1987-07-07 Canevari Timber Co., Inc. Method and system for determination of data record order based on keyfield values
JPS6145298A (ja) * 1984-08-09 1986-03-05 カシオ計算機株式会社 電子楽器
US4742474A (en) * 1985-04-05 1988-05-03 Tektronix, Inc. Variable access frame buffer memory
DE3752080T2 (de) * 1986-12-17 1998-01-22 Canon Kk Einrichtung, Verfahren und Gerät zur optischen Modulation
US5061919A (en) * 1987-06-29 1991-10-29 Evans & Sutherland Computer Corp. Computer graphics dynamic control system
FR2621757A1 (fr) * 1987-10-09 1989-04-14 Thomson Csf Reseau neuronal programmable a polymere ferroelectrique
JP2570344B2 (ja) * 1987-12-09 1997-01-08 三菱電機株式会社 画像表示装置
EP0334628B1 (en) * 1988-03-24 1994-06-22 Nippondenso Co., Ltd. Ferroelectric liquid crystal electrooptic apparatus and manufacturing method thereof
US5057916A (en) * 1990-11-16 1991-10-15 General Instrument Corporation Method and apparatus for refreshing motion compensated sequential video images
US5325342A (en) * 1992-04-08 1994-06-28 Martin Marietta Energy Systems, Inc. Surface-enhanced raman optical data storage system
DE69330854D1 (de) * 1992-07-30 2001-11-08 Canon Kk Flüssigkristall-Anzeigevorrichtung
JPH06243519A (ja) * 1993-02-19 1994-09-02 Shigeru Sakai 強誘電性高分子膜による３次元光メモリー
JPH0764051A (ja) * 1993-08-27 1995-03-10 Sharp Corp 液晶表示装置およびその駆動方法
US5451979A (en) * 1993-11-04 1995-09-19 Adaptive Micro Systems, Inc. Display driver with duty cycle control
DE4409851C2 (de) * 1994-03-22 1996-05-15 Fraunhofer Ges Forschung Verfahren zur Einschreibung und Auslesung von Informationen in einer Informationsspeicherschicht
US5442588A (en) * 1994-08-16 1995-08-15 Cirrus Logic, Inc. Circuits and methods for refreshing a dual bank memory
JP3322501B2 (ja) * 1995-01-11 2002-09-09 アルプス電気株式会社 液晶表示媒体およびその駆動方法
JP3355595B2 (ja) * 1996-03-25 2002-12-09 シャープ株式会社 不揮発性半導体記憶装置
US5745403A (en) * 1997-02-28 1998-04-28 Ramtron International Corporation System and method for mitigating imprint effect in ferroelectric random access memories utilizing a complementary data path
US6195147B1 (en) * 1997-08-01 2001-02-27 Canon Kabushiki Kaisha Liquid crystal substrate with optical modulation region having different alignment control forces
CA2306384A1 (en) * 1997-10-14 1999-04-22 Patterning Technologies Limited Method of forming an electronic device
DE19844402C2 (de) * 1998-09-28 2002-11-14 Infineon Technologies Ag Integrierter Speicher mit primären und sekundären Leseverstärkern
US6300024B1 (en) * 1999-06-30 2001-10-09 Canon Kabushiki Kaisha Toner, two-component type developer, heat fixing method, image forming method and apparatus unit
WO2001003126A2 (en) * 1999-07-01 2001-01-11 The Regents Of The University Of California High density non-volatile memory device
JP4538915B2 (ja) * 2000-07-24 2010-09-08 セイコーエプソン株式会社 電気光学装置の駆動方法
JP2002169597A (ja) * 2000-09-05 2002-06-14 Victor Co Of Japan Ltd 音声信号処理装置、音声信号処理方法、音声信号処理のプログラム、及び、そのプログラムを記録した記録媒体
CN1276518C (zh) * 2001-05-07 2006-09-20 先进微装置公司 使用复合分子材料的浮置栅极存储装置
DE10126578C2 (de) * 2001-05-31 2003-06-18 Infineon Technologies Ag Verwendung von Molekül- bzw. Polymerschichten als Speicherelemente
JP3692313B2 (ja) * 2001-06-28 2005-09-07 松下電器産業株式会社 不揮発性メモリの制御方法
US6833593B2 (en) * 2001-11-09 2004-12-21 Thin Film Electronics Asa Electrode means, a method for its manufacture, an apparatus comprising the electrode means as well as use of the latter
US6853412B2 (en) * 2002-02-28 2005-02-08 Eastman Kodak Company Transaction card with memory and polymer dispersed cholesteric liquid crystal display
US6842357B2 (en) * 2002-04-23 2005-01-11 Intel Corporation Nondestructive sensing mechanism for polarized materials
NO317905B1 (no) * 2002-09-11 2004-12-27 Thin Film Electronics Asa Fremgangsmate for a operere ferroelektrisk eller elektret minneinnretning og en innretning av denne art
US6922350B2 (en) * 2002-09-27 2005-07-26 Intel Corporation Reducing the effect of write disturbs in polymer memories
US6925015B2 (en) * 2002-11-26 2005-08-02 Intel Corporation Stacked memory device having shared bitlines and method of making the same
US6868025B2 (en) * 2003-03-10 2005-03-15 Sharp Laboratories Of America, Inc. Temperature compensated RRAM circuit
NO320017B1 (no) * 2003-03-26 2005-10-10 Thin Film Electronics Asa Deteksjonsforsterkersystemer og matriseadresserbar minneinnretning med ±n av disse
US7222052B2 (en) * 2004-06-25 2007-05-22 Intel Corporation Temperature adaptive ferro-electric memory access parameters
US7218545B2 (en) * 2004-10-25 2007-05-15 Intel Corporation Polymer de-imprint circuit using negative voltage

Also Published As

Publication number Publication date
AU2003272579A1 (en) 2004-04-19
US6922350B2 (en) 2005-07-26
CN1628356B (zh) 2012-03-28
WO2004029972A2 (en) 2004-04-08
US7719878B2 (en) 2010-05-18
AU2003272579A8 (en) 2004-04-19
WO2004029972A3 (en) 2004-11-04
US20050207206A1 (en) 2005-09-22
US7286387B2 (en) 2007-10-23
US20070297212A1 (en) 2007-12-27
US20040062070A1 (en) 2004-04-01
TWI234167B (en) 2005-06-11
TW200406784A (en) 2004-05-01

Similar Documents

Publication Publication Date Title
US7719878B2 (en) Reducing the effect of write disturbs in polymer memories
US10228878B1 (en) Wear leveling in non-volatile storage
CN1440554A (zh) 用于在无源矩阵存储器中执行读写操作的方法,以及执行该方法的装置
KR100822546B1 (ko) 강유전성 또는 일렉트릿 메모리 셀의 어드레싱을 위한 방법, 강유전성 또는 일렉트릿 메모리 셀에 저장된 논리값의 비파괴 독출을 위한 방법, 및 강유전성 또는 일렉트릿 메모리 소자에 데이터를 저장 및 액세스하기 위한 방법
CN1647045A (zh) 在非易失性存储器中存储数据的方法
CN1494719A (zh) 非破坏性读出
CN100530420C (zh) 非易失性无源矩阵器件及其读出方法
US7215565B2 (en) Method for operating a passive matrix-addressable ferroelectric or electret memory device
CN1471710A (zh) 用于在动态随机存取存储器中隐藏刷新的方法和系统
RU2275698C2 (ru) Устройство с пассивной матричной адресацией и способ считывания информации из этого устройства
CN1620698A (zh) 抑制存储器电容结构印记的系统和方法
US6760247B2 (en) Methods and apparatus for flexible memory access
EP1834336A1 (en) Method for operating a passive matrix-addressable ferroelectric or electret memory device
JP3800179B2 (ja) 強誘電体記憶装置及び表示用駆動ｉｃ
KR20070094646A (ko) 수동 매트릭스-어드레스 가능한 강유전체 또는 일렉트렛메모리 장치를 동작하기 위한 방법
CN103714011A (zh) 适用于液晶显示驱动电路中存储器的数据寻址方法及系统
CN114333955A (zh) 阈值电压漂移跟踪系统和方法
JP2004288276A (ja) 強誘電体記憶装置
JP2003217278A (ja) 非破壊読み取り可能な不揮発性強誘電体キャパシタメモリ回路
JP2005078765A (ja) メモリ装置、その制御方法、及び電子機器
JPS63240647A (ja) 記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120328

Termination date: 20150917

EXPY Termination of patent right or utility model