CN1622294A - 改善有缺陷的半导体材料质量的方法 - Google Patents

改善有缺陷的半导体材料质量的方法 Download PDF

Info

Publication number
CN1622294A
CN1622294A CNA2004100771602A CN200410077160A CN1622294A CN 1622294 A CN1622294 A CN 1622294A CN A2004100771602 A CNA2004100771602 A CN A2004100771602A CN 200410077160 A CN200410077160 A CN 200410077160A CN 1622294 A CN1622294 A CN 1622294A
Authority
CN
China
Prior art keywords
crystal material
semiconductor crystal
defective semiconductor
decrystallized
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100771602A
Other languages
English (en)
Other versions
CN100505180C (zh
Inventor
斯蒂芬·W·比戴尔
基思·E·佛格尔
谢里斯·纳拉斯赫姆哈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1622294A publication Critical patent/CN1622294A/zh
Application granted granted Critical
Publication of CN100505180C publication Critical patent/CN100505180C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

提供了一种方法，其中，对有缺陷的半导体晶体材料执行非晶化步骤，随之以热处理步骤。非晶化步骤使有缺陷的半导体晶体材料的包括表面区的区域部分或完全非晶化。然后执行热处理步骤，以便使有缺陷的半导体晶体材料的非晶化区域再结晶。在本发明中，利用从有缺陷的半导体晶体材料的非非晶化区域的固相晶体再生长，达到了再结晶。

Description

改善有缺陷的半导体材料质量的方法
技术领域
本发明涉及到半导体结构的制造方法，更确切地说是涉及到改善有缺陷的半导体晶体近表面材料质量的方法。
背景技术
由于与绝缘体上非应变硅起始衬底(亦即SOI)相比，绝缘体上应变硅(SSOI)衬底中的电荷载流子迁移率得到了改善，故在当前的半导体技术中，绝缘体上应变硅(SSOI)衬底正被考虑用于高性能互补金属氧化物半导体(CMOS)器件技术中。
缺陷密度低的绝缘体上SiGe(SGOI)目前是用下列二种方法之一来生产的：1)在体硅衬底上生长弛豫的硅锗(SiGe)合金层，并将弛豫的SiGe合金层转移到氧化的“处置”衬底上；2)在现有的SOI衬底上生长应变的SiGe合金层，随之以高温退火以便匀化和弛豫在氧化层上的SiGe合金层。
在已经形成了绝缘体上SiGe(SGOI)之后，外延生长一层硅，以便形成应变硅层(张应变)。即使对于缺陷低的SGOI，由于在SiGe样片上直接生长硅，故也有可能在应变硅层中产生缺陷。对于可用于现代CMOS集成电路(IC)技术的应变硅层，材料的有源区中的缺陷数目必须保持尽可能少。
迄今尚无涉及到改善诸如SSOI衬底之类的有缺陷的半导体晶体材料近表面材料质量的现有技术。本发明提供了一种方法来改善有缺陷的半导体材料晶体的材料质量。
发明内容
本发明的目的是提供一种方法来改善原先有缺陷的半导体晶体近表面的质量。
本发明的另一目的是提供一种简单的节约成本的且与常规CMOS工艺兼容的改善有缺陷半导体晶体材料的质量的方法。
本发明的另一目的是提供一种改善有缺陷的本体半导体晶体材料或异质结构半导体晶体材料质量的方法。
在本发明中，利用对有缺陷的半导体晶体材料进行非晶化步骤随之以热处理步骤的方法，达到了这些和其它的目的和优点。根据本发明，非晶化步骤使有缺陷的半导体晶体材料的包括表面区的一个区域部分或完全成为非晶化。接着执行热处理步骤，以便使有缺陷的半导体晶体材料的非晶区域再结晶。具体地说，在本发明中，利用从有缺陷的半导体晶体材料的未被非晶化的区域的固相晶体再生长，得到了再结晶。
此固相再生长仅仅转移延伸通过非晶层的那些缺陷，从而消除了任何硅(或其它外延层)与生长有关的缺陷。只要半导体晶体材料，例如Si/SiGe异质结构相对于应变释放缺陷的产生是热力学稳定的，非晶化半导体晶体材料就会以同样的应变量再结晶而不引入额外的缺陷。在本发明中，只要非晶区不延伸到半导体晶体材料中埋置的非晶层(例如埋置的氧化层)或完全通过半导体晶体材料，固相再结晶就会发生。在本体应变硅技术中，各个层将以非晶/单晶界面处材料质量所确定的缺陷密度而再生长。
广义地说，本发明的方法包含下列步骤：
对有缺陷的半导体晶体材料的一个区域进行部分或完全非晶化；以及
对非晶化的有缺陷半导体晶体材料进行热处理，以便使所述部分或完全非晶化的区域再结晶，形成与有缺陷的半导体晶体材料相比具有降低了的缺陷密度的再结晶区域。
附图说明
图1是剖面图，示出了能够用于本发明的一种可能的起始结晶SSOI结构。
图2是剖面图，示出了图1的起始结晶结构中非晶区的形成。
图3是剖面图，示出了再结晶之后的图2结构。
图4是一种SSOI衬底的X射线摇摆曲线数据，此SSOI衬底具有在400埃的SiGe上生长有200埃的应变Si，实心圆表示原生长的数据，方块表示每平方厘米3×1014原子和15keV的Ge注入之后的数据，而实线表示1000℃和5秒钟热退火之后的数据。
图5是光学显微图，示出了得自非晶化和再结晶之前的原生长的SSOI衬底的腐蚀缺陷，亦即腐蚀坑缺陷。
图6是非晶化和再结晶之后的图5的SSOI衬底的光学显微图。
具体实施方式
下面参照附图来更详细地描述本发明，本发明提供了改善有缺陷的半导体晶体材料质量的方法。在这些附图中，相似和/或对应的元件用相似的参考号来表示。
首先参照图1，示出了能够用于本发明的一种可能的有缺陷半导体晶体材料10。具体地说，图1所示的有缺陷的半导体晶体材料10是一种SSOI衬底，它包含底部半导体层12、抗Ge扩散势垒14、(部分或完全)弛豫的SiGe合金层16、以及(以拉伸方式)应变的硅层18。
虽然本发明的附图及其说明将有缺陷的半导体晶体材料描述成SSOI异质结构，但本发明不仅仅局限于这种有缺陷的半导体晶体材料。而是也完全可以是其它类型的有缺陷半导体晶体材料。也能够被用于本发明的其它类型的有缺陷半导体晶体材料的例子包括但不局限于：Si、SiGe、SiGeC、SiC、Ge、GaAs、InP、InAs、以及其它的III/V族化合物半导体。
包含缺陷的半导体晶体材料10可以是本体衬底或晶片、具有至少一种上述半导体材料作为最上层的多层半导体、或其它异质结构。例如绝缘体上硅或绝缘体上SiGe(SGOIs)可以被用作有缺陷的半导体晶体材料10。存在于有缺陷的半导体晶体材料10中的缺陷的密度约为每平方厘米100个缺陷或以上，更典型的是SOI衬底的缺陷数量约为每平方厘米10-104个缺陷，而SGOI衬底约为每平方厘米104-108个缺陷。术语“缺陷”包括线缺陷、堆垛层错、微孪晶、以及它们的组合。
用本技术领域熟练人员众所周知的常规方法来制作有缺陷的半导体晶体材料10。例如，晶体生长即直拉方法能够被用于制作本体半导体晶体材料。SIMOX(氧离子注入分离)或晶片键合方法能够被用于制作SOI衬底。诸如图1所示的一种制作SGOI衬底的方法是借助于在本体硅衬底上生长弛豫的硅锗(SiGe)，随之以将弛豫的SiGe合金层转移到氧化了的“处置”衬底上。另一种制作SGOI衬底的方法是借助于在现有SOI衬底上生长应变的SiGe合金层，随之以高温退火以匀化和弛豫氧化层上的SiGe合金层。在用来产生SGOI衬底的上述二种方法的任何一种中，都能够在SGOI的表面上外延生长硅层或Si/SiGe异质结构，以便形成SSOI衬底。
接着，从其上表面向下延伸的有缺陷的半导体结构10的上部区域，被部分或完全地非晶化。可以用例如向原始是单晶的有缺陷的半导体结构10的表面进行离子注入的方法，来执行非晶化。当碰撞到有缺陷的半导体结构10的表面区的离子位移足够的衬底原子从而消除表面区中的长程晶序时，就出现离子注入引起的非晶化。非晶化的过程通常由于在临界剂量下开始形成微观非晶团而发生。非晶团然后随着注入过程的继续而长大尺寸，直至各个非晶团重叠。非晶团形成的开始与非晶团重叠之间的表面区条件被认为是部分非晶化。当各个非晶团重叠时，认为此表面区被完全非晶化。
在所示的例子中，SSOI衬底的应变的硅层18和弛豫的SiGe合金层16被部分或完全非晶化。非晶化了的区域在图2中被示为20。如所示，非晶化了的区域从表面向下延伸到由非晶化过程中所用的条件所确定的深度。非晶化区域20的深度不应该延伸到所示SSOI结构的抗Ge扩散层14中。当采用SOI结构时，非晶化区域20不延伸到埋置的氧化层中。当采用本体半导体晶体材料时，非晶化区域20不完全延伸通过本体材料。
当从有缺陷的半导体晶体材料10的上表面测量时，非晶区20的深度典型约为1-200nm，深度约为5-100nm则更典型。
可以用任何一种在结晶半导体材料中产生非晶区的且与常规CMOS工艺和材料兼容的工艺，来形成非晶区20。在本发明的一个实施方案中，用离子注入方法来形成非晶区20。可以用常规的束线注入机或等离子体浸入注入机来执行此离子注入工艺。在本发明的另一实施方案中，可以利用非晶化离子的有能量的等离子体。在此实施方案中，可以用射频(RF)或直流(DC)等离子体放电源来产生等离子体。
在上述任何一种情况下，都是在存在能够形成部分或完全非晶化区域20的有能量的离子的情况下执行非晶化。本发明中能够用来在有缺陷的半导体晶体材料10中产生非晶化区域20的有能量的离子的示例性例子包括B、Ga、In、C、Si、Ge、N、P、As、Sb、诸如Ne、Ar、Kr、Xe的稀有气体、或它们的任何同位素和混合物。在一个实施方案中，采用Ge或其同位素作为有能量的离子，是优选的。
在上述各种方法中，采用束线注入机将有能量的离子注入到有缺陷的半导体晶体材料中，是优选的。当采用束线注入机时，在约为每平方厘米1012-1016原子的剂量下，来注入有能量的离子，根据所用的离子，约为每平方厘米1013-1015原子的剂量更优选。注入的能量可以根据被注入到半导体晶体材料中的有能量的离子的类型而变化。
可以用连续模式或脉冲模式来执行注入。可以在有缺陷的半导体晶体材料的整个表面上执行注入，或可以用图形化注入工艺形成彼此被非非晶区分隔开的非晶区。借助于将图形化的掩蔽层应用于有缺陷的半导体材料顶部，也可以用上述的其它技术来形成图形化结构。用淀积和光刻方法来形成图形化的掩蔽层。此图形化的掩蔽层由不允许有能量的离子通过的或具有足够厚度来防止有能量的离子通过其中的材料组成。
在本发明的某些实施方案中，也有可能保持有缺陷的半导体晶体材料的温度低于室温(＜20℃)，以便使非晶化过程效率更高。具体地说，降低结晶材料的温度会降低注入工艺过程中本身晶格再结晶(称为自退火或原位退火)的速率。利用此方法，用比其它情况更低的离子总剂量得到了部分或完全非晶化的条件。
接着，如图3所示，对包括非晶区20的结构进行热处理，此热处理能够使非晶区20再结晶成缺陷密度被降低了的再结晶层。在图3中，参考号18’和16’表示SSOI衬底的再结晶层。利用从半导体晶体材料的较下的非非晶化区的固相晶体再生长，来实现层16和18的再结晶。此固相再生长将仅仅转移延伸通过非晶区的那些缺陷，从而消除了任何与硅生长有关的缺陷。只要SiGe和Si层，亦即层16和18相对于应变释放缺陷的产生是热力学稳定的，这些层就会以同样的应变量再结晶而不引入额外的缺陷。
亦即，热处理被用来恢复层16和18的结晶性。由于从单晶/非晶层界面的固相晶体再生长而发生这种情况。单晶界面从下面的单晶SiGe层向上生长到表面。此过程在物理上相似于气相外延生长，其中起始的结晶层(籽晶层)用作再生长的样片。因此，非晶层将以与原先具有的相同应变状态再生长。
本发明的热处理步骤是一种在大约500℃或以上的温度下执行的退火步骤。更具体地说，本发明的热处理步骤在大约550-1100℃的温度下执行。而且，本发明的热处理步骤在诸如He、Ar、N2、Xe、Kr、Ne之类的惰性气体或它们的混合物中进行。用于本发明的优选惰性气体包括N2、He、Ar、或它们的混合物。此惰性气体可以用至少一种诸如O2、NO、N2O、臭氧、以及空气的含氧气体来稀释。此热处理步骤可以在单个目标温度下进行，或可以使用采取各种升温速率和保温时间的各种升温和保温循环。
本发明的热处理步骤包括炉退火、快速热退火、或脉冲退火。当采用炉退火时，典型地在大约500℃或以上的温度下进行大约15分钟或以上的炉退火。在大约650-800℃的温度下进行大约15-250分钟的炉退火是优选的。
当采用快速热退火(RTA)时，典型地在大约800℃或以上的温度下进行大约10分钟或以下的RTA。在大约900-1050℃的温度下进行大约1-30秒钟的RTA是优选的。
当执行脉冲退火时，典型地在大约900℃或以上的温度下进行大约5秒钟或以下的脉冲退火。在大约900-1100℃的温度下执行脉冲退火是优选的。
包含非晶化和再结晶的本发明的方法，能够降低预先形成的有缺陷的半导体晶体材料的缺陷密度。在本发明中能够达到缺陷密度降低大约10％-95％以上。
此处还试图使用非晶化/再结晶循环的多次重复。
图4是一种SSOI衬底的实际X射线摇摆曲线数据，此SSOI衬底在400埃的SiGe上生长有200埃的应变Si，实心圆表示原生长的数据，方块表示每平方厘米3×1014Ge原子和15keV的Ge注入之后的数据，而实线表示1000℃和5秒钟热退火之后的数据。硅层的应变状态显然被恢复，由大的衬底峰右边的肩部表示。硅中的应变量约为0.5％。
图5是实际的光学显微图，示出了预先形成的SSOI衬底的腐蚀坑缺陷。此腐蚀坑缺陷的实测密度约为每平方厘米108个坑。
图6是非晶化和再结晶之后的图5所示同一个SSOI结构的实际光学显微图。实测的腐蚀坑缺陷密度为每平方厘米5.5×106个坑。注意，图5和6是同一个SSOI衬底上的，并使用了相同的放大。得到了腐蚀坑缺陷降低二个数量级以上。
虽然对其优选实施方案已经具体地描述了本发明，但本技术领域熟练人员可以理解的是，可以进行形式和细节的上述和其它的改变而不偏离本发明的范围和构思。因此认为本发明不局限于所述的准确形式和细节，而是在所附权利要求的范围内。

Claims (31)

1.一种改善有缺陷的半导体晶体材料的材料质量的方法，它包含下列步骤：
对有缺陷的半导体晶体材料的一个区域进行部分或完全非晶化；以及
对非晶化了的区域进行热处理，以便使所述部分或完全非晶化了的区域再结晶，形成与有缺陷的半导体晶体材料相比具有降低了的缺陷密度的再结晶区域。
2.权利要求1的方法，其中，有缺陷的半导体晶体材料是一种异质结构。
3.权利要求1的方法，其中，有缺陷的半导体晶体材料包含形成在SiGe合金层顶部的硅层。
4.权利要求3的方法，其中，硅层以拉伸方式应变，且SiGe合金层被部分或完全弛豫。
5.权利要求3的方法，其中，SiGe合金层位于抗Ge扩散阻挡层的顶部。
6.权利要求1的方法，其中，有缺陷的半导体晶体材料包含选自Si、SiGe、SiGeC、SiC、Ge、GaAs、InP、InAs、绝缘体上硅、以及绝缘体上SiGe的半导体。
7.权利要求1的方法，其中，采用有能量的离子来进行所述非晶化。
8.权利要求7的方法，其中，所述有能量的离子选自B、Ga、In、C、Si、Ge、N、P、As、Sb、稀有气体离子、以及它们的任何同位素或混合物。
9.权利要求7的方法，其中，所述有能量的离子包含Ge或其同位素作为有能量的离子。
10.权利要求1的方法，其中，采用离子注入来进行所述非晶化。
11.权利要求10的方法，其中，在所述离子注入过程中，有缺陷的半导体晶体材料被保持在低于20℃的温度下。
12.权利要求1的方法，其中，采用等离子体浸入注入来进行所述非晶化。
13.权利要求1的方法，其中，采用等离子体放电源来进行所述非晶化。
14.权利要求13的方法，其中，所述等离子体放电源是射频或直流等离子体放电源。
15.权利要求1的方法，其中，所述非晶化区域从有缺陷的半导体晶体材料的上表面测量深度约为1-200nm。
16.权利要求1的方法，其中，采用离子剂量约为每平方厘米1012-1016原子的离子注入来进行所述非晶化。
17.权利要求1的方法，其中，在惰性气体气氛中来执行所述热处理步骤。
18.权利要求17的方法，其中，所述惰性气体包含He、Ar、N2、Xe、Kr、Ne、或它们的混合物。
19.权利要求17的方法，其中，所述惰性气体气氛用含氧的气体稀释。
20.权利要求1的方法，其中，所述热处理步骤在大约500℃或以上的温度下执行。
21.权利要求1的方法，其中，所述热处理步骤包含炉退火。
22.权利要求21的方法，其中，所述炉退火在大约500℃或以上的温度下执行大约15分钟或以上的时间。
23.权利要求1的方法，其中，所述热处理步骤包含快速热退火。
24.权利要求23的方法，其中，所述快速热退火在大约800℃或以上的温度下进行大约10分钟或以下的时间。
25.权利要求1的方法，其中，所述热处理步骤包含脉冲退火。
26.权利要求25的方法，其中，所述脉冲退火在大约900℃或以上的温度下执行大约5秒钟或以下的时间。
27.权利要求1的方法，其中，所述热处理步骤在单个目标温度下进行。
28.权利要求1的方法，其中，所述热处理步骤采用各种升温和保温循环来执行。
29.权利要求1的方法，其中，所述非晶化和热处理步骤被重复任何次数。
30.一种改善有缺陷的半导体晶体材料的材料质量的方法，它包含下列步骤：
将有能量的离子引入到有缺陷的半导体晶体材料区域中，以便在所述有缺陷的半导体晶体材料中形成非晶区域；以及
对非晶化了的有缺陷的半导体晶体材料进行加热，以便使所述非晶区域再结晶，形成与有缺陷的半导体晶体材料相比具有降低了的缺陷密度的再结晶区域。
31.一种改善有缺陷的半导体晶体材料的材料质量的方法，它包含下列步骤：
将有能量的离子注入到有缺陷的半导体晶体材料区域中，以便在所述有缺陷的半导体晶体材料中形成非晶区域，所述注入在约为每平方厘米1012-1016原子的离子剂量下执行；以及
对非晶化了的有缺陷的半导体晶体材料进行加热，以便使所述非晶区域再结晶，形成与有缺陷的半导体晶体材料相比具有降低了的缺陷密度的再结晶区域，所述加热采用快速热退火来执行，所述快速热退火在大约800℃或以上的温度下进行大约10分钟或以下的时间。
CNB2004100771602A 2003-09-18 2004-09-10 改善有缺陷的半导体材料质量的方法 Expired - Fee Related CN100505180C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/664,714 US6825102B1 (en) 2003-09-18 2003-09-18 Method of improving the quality of defective semiconductor material
US10/664,714 2003-09-18

Publications (2)

Publication Number Publication Date
CN1622294A true CN1622294A (zh) 2005-06-01
CN100505180C CN100505180C (zh) 2009-06-24

Family

ID=33452767

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100771602A Expired - Fee Related CN100505180C (zh) 2003-09-18 2004-09-10 改善有缺陷的半导体材料质量的方法

Country Status (4)

Country Link
US (1) US6825102B1 (zh)
JP (1) JP3940412B2 (zh)
CN (1) CN100505180C (zh)
TW (1) TWI323008B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103370769A (zh) * 2010-11-17 2013-10-23 因特瓦克公司 用于太阳能电池制造中的固相外延再生长的直流离子注入
US9303314B2 (en) 2009-06-23 2016-04-05 Intevac, Inc. Ion implant system having grid assembly
US9318332B2 (en) 2012-12-19 2016-04-19 Intevac, Inc. Grid for plasma ion implant
US9324598B2 (en) 2011-11-08 2016-04-26 Intevac, Inc. Substrate processing system and method
CN108257917A (zh) * 2016-12-28 2018-07-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108959709A (zh) * 2018-06-04 2018-12-07 中国科学院合肥物质科学研究院 基于缺陷性质和多尺度模拟的晶界结构搜索方法
CN113437021A (zh) * 2021-07-28 2021-09-24 广东省科学院半导体研究所 薄膜材料的新型异质结的制备方法及其制得的薄膜

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7041575B2 (en) 2003-04-29 2006-05-09 Micron Technology, Inc. Localized strained semiconductor on insulator
US6987037B2 (en) * 2003-05-07 2006-01-17 Micron Technology, Inc. Strained Si/SiGe structures by ion implantation
US7501329B2 (en) 2003-05-21 2009-03-10 Micron Technology, Inc. Wafer gettering using relaxed silicon germanium epitaxial proximity layers
US7662701B2 (en) 2003-05-21 2010-02-16 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers
US7273788B2 (en) * 2003-05-21 2007-09-25 Micron Technology, Inc. Ultra-thin semiconductors bonded on glass substrates
US7439158B2 (en) 2003-07-21 2008-10-21 Micron Technology, Inc. Strained semiconductor by full wafer bonding
US6972247B2 (en) * 2003-12-05 2005-12-06 International Business Machines Corporation Method of fabricating strained Si SOI wafers
US7157355B2 (en) * 2004-06-30 2007-01-02 Freescale Smeiconductor, Inc. Method of making a semiconductor device having a strained semiconductor layer
GB0424290D0 (en) * 2004-11-02 2004-12-01 Koninkl Philips Electronics Nv Method of growing a strained layer
JP4654710B2 (ja) * 2005-02-24 2011-03-23 信越半導体株式会社 半導体ウェーハの製造方法
US7291539B2 (en) * 2005-06-01 2007-11-06 International Business Machines Corporation Amorphization/templated recrystallization method for hybrid orientation substrates
JP2007201336A (ja) * 2006-01-30 2007-08-09 Hitachi Ltd 半導体積層体の形成方法
US7544584B2 (en) 2006-02-16 2009-06-09 Micron Technology, Inc. Localized compressive strained semiconductor
DE602006019940D1 (de) * 2006-03-06 2011-03-17 St Microelectronics Crolles 2 Herstellung eines flachen leitenden Kanals aus SiGe
JP5205810B2 (ja) * 2007-05-24 2013-06-05 株式会社Ｓｕｍｃｏ シリコン単結晶ウェーハの製造方法
WO2011121776A1 (ja) 2010-03-31 2011-10-06 株式会社 東芝 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617066A (en) * 1984-11-26 1986-10-14 Hughes Aircraft Company Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing
US5242858A (en) * 1990-09-07 1993-09-07 Canon Kabushiki Kaisha Process for preparing semiconductor device by use of a flattening agent and diffusion
KR20010013993A (ko) * 1997-06-19 2001-02-26 야마모토 카즈모토 Ｓｏｉ 기판과 그 제조 방법, 및 반도체 디바이스와 그제조 방법
EP0978816B1 (en) * 1998-08-07 2002-02-13 Deutsche Thomson-Brandt Gmbh Method and apparatus for processing video pictures, especially for false contour effect compensation
AU5760199A (en) * 1998-09-25 2000-04-17 Asahi Kasei Kabushiki Kaisha Semiconductor substrate and its production method, semiconductor device comprising the same and its production method
JP3399432B2 (ja) * 1999-02-26 2003-04-21 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
US6821827B2 (en) * 1999-12-28 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6805962B2 (en) * 2002-01-23 2004-10-19 International Business Machines Corporation Method of creating high-quality relaxed SiGe-on-insulator for strained Si CMOS applications
US6689671B1 (en) * 2002-05-22 2004-02-10 Advanced Micro Devices, Inc. Low temperature solid-phase epitaxy fabrication process for MOS devices built on strained semiconductor substrate

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9303314B2 (en) 2009-06-23 2016-04-05 Intevac, Inc. Ion implant system having grid assembly
US9741894B2 (en) 2009-06-23 2017-08-22 Intevac, Inc. Ion implant system having grid assembly
CN103370769B (zh) * 2010-11-17 2017-02-15 因特瓦克公司 用于太阳能电池制造中的固相外延再生长的直流离子注入
CN103370769A (zh) * 2010-11-17 2013-10-23 因特瓦克公司 用于太阳能电池制造中的固相外延再生长的直流离子注入
US9324598B2 (en) 2011-11-08 2016-04-26 Intevac, Inc. Substrate processing system and method
US9875922B2 (en) 2011-11-08 2018-01-23 Intevac, Inc. Substrate processing system and method
US9583661B2 (en) 2012-12-19 2017-02-28 Intevac, Inc. Grid for plasma ion implant
US9318332B2 (en) 2012-12-19 2016-04-19 Intevac, Inc. Grid for plasma ion implant
CN108257917A (zh) * 2016-12-28 2018-07-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108257917B (zh) * 2016-12-28 2021-02-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108959709A (zh) * 2018-06-04 2018-12-07 中国科学院合肥物质科学研究院 基于缺陷性质和多尺度模拟的晶界结构搜索方法
CN108959709B (zh) * 2018-06-04 2022-05-03 中国科学院合肥物质科学研究院 基于缺陷性质和多尺度模拟的晶界结构搜索方法
CN113437021A (zh) * 2021-07-28 2021-09-24 广东省科学院半导体研究所 薄膜材料的新型异质结的制备方法及其制得的薄膜

Also Published As

Publication number Publication date
US6825102B1 (en) 2004-11-30
CN100505180C (zh) 2009-06-24
JP2005094006A (ja) 2005-04-07
TW200520062A (en) 2005-06-16
TWI323008B (en) 2010-04-01
JP3940412B2 (ja) 2007-07-04

Similar Documents

Publication Publication Date Title
CN100505180C (zh) 改善有缺陷的半导体材料质量的方法
TWI293478B (en) Manufacturing method for semiconductor substrate and manufacturing method for semiconductor device
JP2998724B2 (ja) 張り合わせｓｏｉ基板の製造方法
US5734195A (en) Semiconductor wafer for epitaxially grown devices having a sub-surface getter region
KR100875909B1 (ko) Ｓｉｍｏｘ 웨이퍼의 제조 방법 및 이 방법에 의해 얻어진ｓｉｍｏｘ 웨이퍼
US5138421A (en) Semiconductor substrate and method of producing the same, and semiconductor device
US7416965B2 (en) Method for producing a strained layer on a substrate and corresponding layer structure
US20080044669A1 (en) Method for Manufacturing Simox Substrate and Simox Substrate Obtained by the Method
JPH05144761A (ja) Ｓｏｉ基板の製造方法
JP2004363592A (ja) 十分に格子緩和された高品質ＳｉＧｅオン・インシュレータ基板材料を製造する方法、基板材料、およびヘテロ構造
JP2000077287A (ja) 結晶薄膜基板の製造方法
KR100664000B1 (ko) Ｓｉｍｏｘ 기판의 제조 방법 및 ｓｉｍｏｘ 기판
WO2006033292A1 (ja) 半導体ウェーハの製造方法
WO2001082346A1 (fr) Procede de fabrication d'un materiau en silicium sur isolant (soi)
US5143858A (en) Method of fabricating buried insulating layers
JPH02301131A (ja) 半導体装置の製造方法
US7112509B2 (en) Method of producing a high resistivity SIMOX silicon substrate
EP0042175B1 (en) Method of fabricating a semiconductor device having a silicon-on-sapphire structure
US20100052093A1 (en) Semiconductor substrate and method of manufacturing the same
JP2002270504A (ja) 半導体基板、半導体装置及びそれらの製造方法
JPH0964355A (ja) 半導体素子の製造方法
JP2002289820A (ja) Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板
US20230298887A1 (en) Process for working a wafer of 4h-sic material to form a 3c-sic layer in direct contact with the 4h-sic material
JPS62132344A (ja) 集積回路用シリコン基板の製造方法
JP2010027731A (ja) Ｓｉｍｏｘウェーハの製造方法及びｓｉｍｏｘウェーハ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171124

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171124

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090624

Termination date: 20180910