CN1612299A - 具有电镀金属栅极的场效应晶体管以及金属栅极的制造方法 - Google Patents
具有电镀金属栅极的场效应晶体管以及金属栅极的制造方法 Download PDFInfo
- Publication number
- CN1612299A CN1612299A CNA200410087010XA CN200410087010A CN1612299A CN 1612299 A CN1612299 A CN 1612299A CN A200410087010X A CNA200410087010X A CN A200410087010XA CN 200410087010 A CN200410087010 A CN 200410087010A CN 1612299 A CN1612299 A CN 1612299A
- Authority
- CN
- China
- Prior art keywords
- metal
- group
- fet
- alloy
- seed layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 175
- 239000002184 metal Substances 0.000 title claims abstract description 175
- 238000000034 method Methods 0.000 title claims abstract description 58
- 230000005669 field effect Effects 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000009713 electroplating Methods 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 12
- 238000007747 plating Methods 0.000 claims description 41
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 31
- 229910052707 ruthenium Inorganic materials 0.000 claims description 24
- 229910052697 platinum Inorganic materials 0.000 claims description 20
- 229910052703 rhodium Inorganic materials 0.000 claims description 20
- 238000000576 coating method Methods 0.000 claims description 18
- 229910052741 iridium Inorganic materials 0.000 claims description 18
- 239000011248 coating agent Substances 0.000 claims description 17
- 238000005253 cladding Methods 0.000 claims description 16
- 230000000994 depressogenic effect Effects 0.000 claims description 16
- 229910021332 silicide Inorganic materials 0.000 claims description 16
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 16
- 229910052721 tungsten Inorganic materials 0.000 claims description 16
- 238000005516 engineering process Methods 0.000 claims description 13
- 229910052715 tantalum Inorganic materials 0.000 claims description 13
- 229910052763 palladium Inorganic materials 0.000 claims description 12
- 229910052702 rhenium Inorganic materials 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 11
- 229910052796 boron Inorganic materials 0.000 claims description 9
- 239000000203 mixture Substances 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 229910052787 antimony Inorganic materials 0.000 claims description 8
- 229910052785 arsenic Inorganic materials 0.000 claims description 8
- 229910052804 chromium Inorganic materials 0.000 claims description 8
- 229910052732 germanium Inorganic materials 0.000 claims description 8
- 229910052735 hafnium Inorganic materials 0.000 claims description 8
- 229910052742 iron Inorganic materials 0.000 claims description 8
- 229910052748 manganese Inorganic materials 0.000 claims description 8
- 229910052758 niobium Inorganic materials 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- 229910052755 nonmetal Inorganic materials 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims description 8
- 229910052718 tin Inorganic materials 0.000 claims description 8
- 229910052720 vanadium Inorganic materials 0.000 claims description 8
- 229910052727 yttrium Inorganic materials 0.000 claims description 8
- 229910052726 zirconium Inorganic materials 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 150000002739 metals Chemical class 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 238000005275 alloying Methods 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims 6
- 229910001362 Ta alloys Inorganic materials 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 238000000151 deposition Methods 0.000 abstract description 4
- 239000000945 filler Substances 0.000 abstract description 2
- 229910045601 alloy Inorganic materials 0.000 description 16
- 239000000956 alloy Substances 0.000 description 16
- CMIQNFUKBYANIP-UHFFFAOYSA-N ruthenium tantalum Chemical compound [Ru].[Ta] CMIQNFUKBYANIP-UHFFFAOYSA-N 0.000 description 13
- 238000003475 lamination Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000000635 electron micrograph Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002848 electrochemical method Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- -1 metal nitride Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002910 structure generation Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Composite Materials (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
公开了一种制造FET金属栅极的方法，其中金属栅极包括至少一部分通过电镀淀积的材料，FET器件包括至少部分镀覆的金属栅极。还公开了一种制造FET金属栅极的方法，其中金属栅极包括至少一部分镀覆的材料，并且该方法包括以下步骤：选择具有上表面和凹陷区的衬底；在衬底上保形淀积薄导电籽层；以及在籽层上电镀填充栅极金属，填充并过填充凹陷区。
Description
技术领域
本发明涉及具有金属栅极的场效应晶体管(FET)和互补金属氧化物半导体(CMOS)器件，其中金属栅极包括至少一部分通过电镀淀积的材料。本发明还涉及在含有至少部分镀覆的金属栅极叠层的FET器件中制造金属栅极的镀覆方法。
背景技术
先进的互补金属氧化物半导体(CMOS)器件越来越多的利用金属栅极材料代替更传统的掺杂的多晶硅(poly-Si)，以便避免“多晶硅损耗”和“硼渗透”效应。用作栅极材料的特定金属的选择受到许多因素的影响，例如，所希望的功函数和电阻率、栅极要接触的栅极电介质的类型(高k或其它)、栅极金属预计要承受的热负荷(thermal budget)以及避免损坏(damage-free)的栅极金属淀积工艺的存在。虽然在某些类型的CMOS中例如钨(W)等中等带隙(mid-gap)金属对于n型场效应晶体管(n-FET)和p型场效应晶体管(p-FET)都是可接受的，但是在已知为“双金属/双功函数”CMOS的方法中，往往希望使用适合p-FET的栅极金属(高功函数)和适合n-FET的栅极金属(低功函数)。
通常，CMOS器件的金属栅极由纯金属或合金、金属或金属合金硅化物或者含有金属的导电氧化物或硅化物的一层或多层构成，这些层中的至少一层与器件的栅极电介质接触。双层金属栅极包括，例如，薄底部“覆层”或“功函数设置”层(与下面的栅极电介质接触)以及提供良好的导电性的厚上部“填充层”。在p-FET的条件下，钌(Ru)或者单独作为金属栅极，或者在与W的厚填充层的组合中作为薄覆层。
金属栅极CMOS的制造方法常常利用置换栅极工艺流程，其中栅极金属材料填充通过去掉“假栅极”(在工艺中预先由“牺牲位置占据”材料形成的)产生的间隙。置换栅极工艺的优点是允许在掺杂剂激活退火(往往是最高温度的工艺步骤)之后淀积金属。常常与该工艺有关的缺点是大多数金属淀积技术不能填充所需尺寸的间隙(例如，宽度＜0.1μm，深度＞0.2μm)而不留下空隙或小孔。
间隙填充置换栅极结构的现有方法存在某些缺点。例如，在一个方法中，原位掺杂的多晶硅淀积在金属覆层上的间隙中。多晶硅适于间隙填充，但是其导电性相对较差，并且其处理温度一般高于覆层所能承受的温度。
在另一个方法中，采用通过使用W(CO)6前体的化学汽相淀积(CVD)形成的薄W的第一层作为间隙的衬里(包含或不包含预先淀积的金属覆层)。然后用采用WF6前体淀积的W的第二层进行间隙填充。不幸的是，来自WF6前体的W往往不能以希望的程度填充间隙。
在“单金属/双功函数”CMOS的方法中，在n-FET和p-FET器件区域上淀积一种栅极材料，然后修改，从而在n-FET器件区域中具有适合n-FET的功函数，在p-FET器件区域中具有适合p-FET的功函数。例如，在“Electrical properties of Ru-based alloy gate electrodesfor dual metal gate Si-CMOS”，IEEE Electron Device Letters 23 354(2002)中，Misra等人在n-FET和p-FET器件区域上淀积具有n-FET功函数的钌-钽(Ru-Ta)合金，然后通过额外Ru的淀积和退火将Ru-Ta合金转换为具有p-FET功函数的富Ru的Ru-Ta合金(在p-FET器件区域)。还可以参看Zhong等人的“Properties of Ru-Ta Alloys asGate Electrodes for NMOS and PMOS Silicon Devices”，IDEM 01 467(2001)。如果可以只在p-FET器件区域中选择性的淀积Ru，则可以简化该额外Ru的构图Ru层的制造。
下面详细介绍克服以上讨论的至少一个缺点的途径和方法。
发明内容
本发明涉及制造FET金属栅极的方法，其中金属栅极包括至少一部分通过电镀淀积的材料。在一个实施例中，本发明涉及制造FET金属栅极的方法，其中金属栅极包括至少一部分镀覆的材料，并且该方法包括以下步骤：选择具有上表面和凹陷区的衬底；在衬底上保形淀积薄导电籽层；以及在籽层上电镀填充物栅极金属，填充并过填充凹陷区。本发明还涉及包含至少部分镀覆的金属栅极的FET器件。
附图说明
通过下面结合附图对本发明的详细介绍，本发明的这些和其它特征将变得显而易见，其中：
图1A-1F示出了制造至少部分镀覆金属栅极叠层的示例性工艺步骤的剖面图；
图2A-2E示出了图1A-1E的镀覆工艺的贯穿掩模版本的剖面图；
图3A-3G示出了可以用于形成双功函数栅极的图2A-2D的贯穿掩模镀覆工艺的变型的剖面图；
图4示出了在对应于图1D的工艺阶段电镀的Ru栅极结构的剖面电子显微图；以及
图5A-5B示出了本发明的两个FET器件的结构。
具体实施方式
本发明提供一种制造包含金属栅极叠层的FET的方法，其中通过电镀淀积金属栅极叠层的至少一部分。
在一个实施例中，本发明提供一种包含至少部分镀覆金属栅极的FET器件的结构。在本实施例中，可以在导电籽层上形成镀覆的金属。
在另一个实施例中，本发明提供一种制造FET的金属栅极的方法。在该方法中，利用置换栅极工艺，用导电籽层作填充的栅极空腔的衬里，然后用至少一种电镀金属填充和过填充，镀覆可以覆盖或通过部分遮挡的掩模(a block-out mask)。镀覆之后，通过例如化学机械抛光工艺去掉在栅极空腔上部的多余的金属。
上述工艺的“贯穿掩模镀覆”版本还可以为双功函数FET栅极提供较简单的途径(在美国专利Nos.6,188,120和6,391,773中提供了贯穿掩模镀覆的一般介绍，其整个公开在这里作为参考引入)。在这种工艺的一个例子中，在n-FET和p-FET器件区域上覆盖淀积的具有n-FET的功函数Ru-Ta合金籽层。然后通过贯穿掩模镀覆额外的Ru并退火，在p-FET器件区域上将该层选择性地转换为具有p-FET功函数的富Ru的Ru-Ta合金。
下面详细介绍的至少一个方法在置换栅极工艺流程中提供无空隙金属栅极。下面详细介绍的至少一个方法还提供FET的金属栅极叠层，其中电镀金属栅极叠层的至少一部分。另外，这些方法中的至少一个提供形成单金属/双功函数的栅极，其中电镀至少一个金属栅极叠层的至少一部分。这些方法中的至少一个还降低CMOS金属栅极的双金属/双功函数的复杂性。
落入本发明范围内的一个方法包括制造至少部分镀覆的金属栅极叠层，如图1A-1E所示。图1A示出了具有上表面15和在上表面下延伸的栅极形状的凹陷区或空腔20的衬底10。然后在衬底10上淀积可选的覆层或功函数设置层30。可选的覆层可以是连续的(如图1B所示)、不连续的(例如，在一部分或全部水平表面上淀积，而不在垂直表面上淀积)或者完全省略。然后，例如，如图1C所示(该层加在图1B所示结构的位置)增加导电籽层40，从而形成籽层作衬里的栅极空腔45。导电籽层可以包括一个或多个连续的导电层，其最上层可以是金属，在金属上可以电镀。
图1D示出了在使用覆盖电镀工艺用电镀金属50填充和过填充预镀覆的栅极空腔45之后图1C的结构。电镀的金属可以有或没有接缝55。
图1E示出了在通过例如化学机械抛光工艺去掉上衬底表面15上的镀覆金属和覆层/籽层，留下包含复合金属栅极60的平面结构之后图1D的结构。用来形成图1E的复合金属栅极60的抛光工艺可以用减法构图步骤代替，例如，贯穿掩模而蚀刻，形成具有T形条67和T形脚68的T形栅极65。
如果在贯穿掩模电镀工艺中选择性电镀金属填充，则可以简化形成图1E的结构的平面化工艺，如图2A-2D所示。图2A示出了在不需要镀覆的区域应用构图的遮挡掩模70之后图1C的结构。图2B示出了在使用贯穿掩模电镀工艺用电镀的金属50填充和过填充预镀覆的空腔45之后图2A的结构。从图2B的结构中去掉抗蚀剂70以产生图2C的结构，将其平面化以产生图2D的结构。
或者，可以设计构图的遮挡掩模70以利于T形栅极的形成，如图2E的75所示。T形栅极75包括T形条77和T形脚78，T形条的横向尺寸对应于掩模70中的开口。通过采用例如蚀刻工艺去掉覆层/籽层30/40的暴露区域由图2C的结构产生图2E的结构。
如果规划导电籽层具有可电镀区和不可电镀区，则对于图2A-2D的贯穿掩模镀覆工艺可以有其它选择。例如，籽层可以包括难以在其上镀覆的导电底层(例如，W)和只在选定的区域中存在的容易在其上镀覆的顶层(例如，Ru)。通过在栅极空腔中(或仅在栅极空腔的底部表面上)放置容易在其上镀覆的籽层，可以仅在空腔中进行镀覆。该方法可以大大减少抛光时间，另外，可以更有效的使用镀覆材料。
还应当注意，如果通过无电镀工艺形成镀覆金属填充，则覆层30和籽层40都不需要连续。Ru、Pt和Co是可以无电镀的许多金属中的例子。
上述贯穿栅极镀覆工艺的变型对于形成具有Ru-Ta合金的n-FET栅极和富Ru的Ru-Ta合金的p-FET栅极的双功函数栅极可能是有用的。在图3A-3G中示出了该工艺。图3A示出了具有n-FET栅极空腔90和p-FET栅极空腔100的衬底80；图3B示出了覆盖淀积具有n-FET功函数的Ru-Ta合金籽层之后图3A的结构。然后用抗蚀剂110掩蔽n-FET栅极空腔90，如图3C所示，允许在p-FET栅极空腔中和周围选择性地电镀Ru层120，如图3D所示。去掉抗蚀剂，并对金属退火，产生具有Ru-Ta合金130的图3E的结构。然后用填充金属140可选地覆盖电镀该结构，产生图3F的结构。在平面化之后，留下图3G的具有n-FET栅极150和p-FET栅极160的结构。这种将Ru-Ta合金的区域选择性地转换为富Ru的Ru-Ta合金的电化学方法可以在图3A-3G的平坦衬底以及不平坦衬底80上实施。对于平坦衬底的情况，可以在电镀之后进行n-FET和p-FET栅极所需的构图。
本发明的另一个方面是一种FET器件结构包括至少部分镀覆的金属栅极60，例如，如图5A-5B所示，具有衬底200、源极/漏极区210、栅极电介质220或220’、介质层230和240、栅极接触260以及源极/漏极接触270。图5B示出了具有作置换栅极空腔衬里的栅极电介质220’的FET，图5A示出了仅在置换栅极空腔底部具有栅极电介质220的FET。如图1E所示，图5A-5B的至少部分电镀的金属栅极60包括导电籽层40、可选的覆层或功函数设置层30以及放置在导电籽层40上的镀覆金属50。
导电籽层40和可选的覆层或功函数设置层30可以是纯金属或合金、金属或金属合金硅化物或者含有金属的导电氧化物或硅化物的一层或多层，这些层中的至少一层与器件的栅极电介质接触。例如，金属或金属合金元素可以从Al、Co、Cr、Fe、In、Ir、Hf、Mg、Mo、Mn、Ni、Pd、Pt、Ir、La、Os、Nb、Rh、Re、Ru、Sn、Ta、Ti、V、W、Y和Zr中选择。这些层也可以用非金属元素掺杂，例如，C、B、O、N、Si、Ge、P、As和Sb。可以通过在本领域中已知的任何方法淀积金属和合金元素，例如，化学汽相淀积(CVD)、金属有机(metalorganic)CVD(MOCVD)或溅射。
金属栅极的镀覆部分可以放在导电籽层上，并且可以是纯金属或金属合金的一层或多层，例如，其中金属从Al、Co、Cr、Fe、Ir、Hf、Mg、Mo、Mn、Ni、Pd、Pt、La、Os、Nb、Rh、Re、Ru、Sn、Ta、Ti、V、W、Y和Zr中选择。金属栅极的镀覆部分也可以用非金属元素掺杂，例如，C、B、O、N、Si、Ge、P、As和Sb。可选地，可以在栅极叠层制造期间或之后的任何时刻退火栅极叠层金属。如果需要，可以选择退火条件使栅极的镀覆部分与导电籽层形成合金或混合。
本发明的至少部分镀覆的金属栅极叠层的例子包括：(i)W或Mo覆层和电镀的Ir、Pt、Ru或Rh填充，(ii)贵金属叠层(例如，Ir、Pd、Pt、Re、Rh、Ru)和镀覆的Ir、Pt、Ru或Rh填充，(iii)具有复合金属硅氮化物或金属氮化物覆层和镀覆的Ir、Pt、Ru或Rh填充。金属氮化物和金属硅氮化物的例子包括Ti、Ta和W的氮化物和硅氮化物。
在上述实施例中，栅极形的凹陷区或空腔最好小于1微米宽乘以1微米深，优选从大约20nm到大约500nm宽，从大约20nm到大约300nm深，更优选从大约40nm到大约100nm宽，从大约70nm到大约150nm深。导电籽层优选从大约1nm到大约30nm厚，更优选从大约10nm到大约20nm厚。导电覆层优选从大约0.05nm到大约15nm厚，更优选从大约0.05nm到大约2nm厚。应当注意，导电覆层和导电籽层的厚度可以不完全一致，例如，在空腔侧壁上的层厚度可以小于在空腔底部的层厚度，而空腔底部的层厚度又小于空腔上的表面上的层厚度。
对Ru显示了基本没有气孔的电镀(图4)。通过采用本文公开的方法，对于Co、Ni、Pd、Pt和Rh这种镀覆也是可行的。在一定的电镀条件下，也可以在Re、W或金属氮化物的籽层上进行镀覆。
例子
通过以下的例子进一步说明本发明：
例1
首先在SiO2层中形成大约500nm宽和500nm深的槽形空腔。然后用溅射淀积的具有结构TaN(底部10nm)/Ta(80nm)/Ru(顶部60nm)的籽层作空腔的衬里。然后在含有4g/li的Ru+3的EnthoneOMI Ruthenex SP溶液中进行Ru电镀。晶片在保持为70℃的镀液中以50rpm旋转；电流密度在4和10mA/cm2之间变化。图4示出了该工艺的该阶段电镀的Ru栅极结构的剖面电子显微图。虽然彻底的检查显示存在5nm宽的接缝180，但是镀覆的Ru层170没有空隙。
虽然以说明的方式介绍了本发明，但是应当理解，所用的术语是出于词汇的本意和介绍，而不是要限制。此外，虽然根据几个说明性实施例介绍了本发明，但是应当理解，本领域的技术人员很容易将这些内容用于本发明的其它可能的变型。
Claims (39)
1.一种制造场效应晶体管的金属栅极的方法，所述金属栅极包括镀覆材料，所述方法包括：
选择具有上表面和在所述上表面下面延伸的凹陷区的衬底，所述凹陷区限定所述金属栅极所需的位置和尺寸；
在所述衬底上保形淀积导电籽层；
在所述导电籽层上电镀填充栅极金属，填充并过填充所述凹陷区；以及
去掉所述填充栅极金属和所述导电籽层的至少一部分，暴露出所述衬底的所述上表面的至少一部分。
2.根据权利要求1的方法，其中通过抛光或减法构图实现去掉所述填充栅极金属和所述导电籽层的至少一部分，以暴露出所述衬底的所述上表面的至少一部分。
3.根据权利要求1的方法，其中凹陷区小于1微米宽并小于1微米深。
4.根据权利要求1的方法，还包括在淀积所述导电籽层之前，在所述衬底上淀积导电覆层。
5.根据权利要求4的方法，其中凹陷区从大约20nm到大约500nm宽，从大约20nm到大约300nm深，导电籽层优选从大约1nm到大约30nm厚，导电覆层优选从大约0.05nm到大约15nm厚。
6.根据权利要求4的方法，其中以贯穿掩模电镀工艺电镀填充栅极金属，其中在用填充栅极金属电镀之前在不需要镀覆的区域的至少一部分上涂覆遮挡掩模。
7.根据权利要求1的方法，其中导电籽层包括金属、金属合金、金属硅化物、金属合金硅化物、含有金属的导电氧化物或者含有金属的导电硅化物，其中金属从由Al、Co、Cr、Fe、In、Ir、Hf、Mg、Mo、Mn、Ni、Pd、Pt、La、Os、Nb、Rh、Re、Ru、Sn、Ta、Ti、V、W、Y和Zr构成的组中选择。
8.根据权利要求7的方法，其中导电籽层用由C、B、O、N、Si、Ge、P、As和Sb构成的组中选择的至少一种非金属元素掺杂。
9.根据权利要求4的方法，其中导电覆层包括金属、金属合金、金属硅化物、金属合金硅化物、含有金属的导电氧化物或者含有金属的导电硅化物，其中金属从由Al、Co、Cr、Fe、In、Ir、Hf、Mg、Mo、Mn、Ni、Pd、Pt、La、Os、Nb、Rh、Re、Ru、Sn、Ta、Ti、V、W、Y和Zr构成的组中选择。
10.根据权利要求9的方法，其中导电覆层用由C、B、O、N、Si、Ge、P、As和Sb构成的组中选择的至少一种非金属元素掺杂。
11.根据权利要求1的方法，其中填充栅极金属包括金属或金属合金，其中金属从由Al、Co、Cr、Fe、In、Ir、Hf、Mg、Mo、Mn、Ni、Pd、Pt、La、Os、Nb、Rh、Re、Ru、Sn、Ta、Ti、V、W、Y和Zr构成的组中选择。
12.根据权利要求11的方法，其中填充栅极金属用由C、B、O、N、Si、Ge、P、As和Sb构成的组中选择的至少一种非金属元素掺杂。
13.根据权利要求4的方法，其中导电覆层包括金属或金属合金，其中金属从由W和Mo构成的组中选择，填充栅极金属包括金属或金属合金，其中金属从由Ir、Pt、Ru和Rh构成的组中选择。
14.根据权利要求4的方法，其中导电覆层包括金属或金属合金，其中金属从由Ir、Pd、Pt、Re、Rh和Ru构成的组中选择，填充栅极金属包括金属或金属合金，其中金属从由Ir、Pt、Ru和Rh构成的组中选择。
15.根据权利要求4的方法，其中导电覆层包括金属、金属合金或金属氮化物，其中金属从由Ti、Ta和W构成的组中选择，填充栅极金属包括金属或金属合金，其中金属从由Ir、Pt、Ru和Rh构成的组中选择。
16.根据权利要求1的方法，其中填充栅极金属包括金属或金属合金，其中金属为Ru。
17.根据权利要求16的方法，其中导电籽层包括金属、金属合金或金属氮化物，其中金属从由Ta和Ru构成的组中选择。
18.一种制造n-FET和p-FET金属栅极的方法，其中所述栅极的至少一个包括镀覆材料，所述方法包括：
选择具有上表面和在所述上表面下面延伸的至少两个凹陷区的衬底，所述凹陷区限定至少一个n-FET栅极和至少一个p-FET栅极处；
在所述衬底上覆层淀积具有n-FET功函数的籽层；
用抗蚀剂掩蔽该至少一个n-FET栅极；
在该至少一个p-FET栅极上选择性地镀覆允许p-FET功函数的层；
去掉该至少一个n-FET栅极上的抗蚀剂；
退火在该至少一个p-FET栅极上淀积的金属层，形成具有p-FET功函数的退火层。
19.根据权利要求18的方法，还包括以下步骤：
在所述籽层和所述退火层上电镀填充栅极金属，填充并过填充所述凹陷区；以及
去掉所述籽层和覆盖填充栅极金属的至少一部分，暴露出所述衬底的所述上表面的至少一部分。
20.根据权利要求19的方法，其中所述至少两个凹陷区小于1微米宽并小于1微米深。
21.根据权利要求19的方法，其中具有n-FET功函数的籽层包括Ru-Ta合金。
22.根据权利要求21的方法，其中允许p-FET功函数的层包括金属或金属合金，其中金属为Ru。
23.一种场效应晶体管器件，在衬底中包括至少一个凹陷区，其中该器件还包括至少部分镀覆的金属栅极。
24.根据权利要求23的场效应晶体管器件，其中至少一个凹陷区小于1微米宽并小于1微米深。
25.根据权利要求23的场效应晶体管器件，还包括导电籽层。
26.根据权利要求25的场效应晶体管器件，还包括导电覆层。
27.根据权利要求26的场效应晶体管器件，其中凹陷区从大约20nm到大约500nm宽，从大约20nm到大约300nm深，导电籽层从大约1nm到大约30nm厚，导电覆层从大约0.05nm到大约15nm厚。
28.根据权利要求23的场效应晶体管器件，其中所述金属栅极包括通过将镀覆金属与金属下层合金化来形成导体。
29.根据权利要求28的场效应晶体管器件，其中镀覆金属包括金属或金属合金，其中金属从由Al、Co、Cr、Fe、In、Ir、Hf、Mg、Mo、Mn、Ni、Pd、Pt、La、Os、Nb、Rh、Re、Ru、Sn、Ta、Ti、V、W、Y和Zr构成的组中选择。
30.根据权利要求29的场效应晶体管器件，其中镀覆金属用由C、B、O、N、Si、Ge、P、As和Sb构成的组中选择的至少一种非金属元素掺杂。
31.根据权利要求25的场效应晶体管器件，其中导电籽层包括金属、金属合金、金属硅化物、金属合金硅化物、含有金属的导电氧化物或者含有金属的导电硅化物，其中金属从由Al、Co、Cr、Fe、In、Ir、Hf、Mg、Mo、Mn、Ni、Pd、Pt、La、Os、Nb、Rh、Re、Ru、Sn、Ta、Ti、V、W、Y和Zr构成的组中选择。
32.根据权利要求31的场效应晶体管器件，其中导电籽层用由C、B、O、N、Si、Ge、P、As和Sb构成的组中选择的至少一种非金属元素掺杂。
33.根据权利要求25的场效应晶体管器件，其中导电覆层包括金属、金属合金、金属硅化物、金属合金硅化物、含有金属的导电氧化物或者含有金属的导电硅化物，其中金属从由Al、Co、Cr、Fe、In、Ir、Hf、Mg、Mo、Mn、Ni、Pd、Pt、La、Os、Nb、Rh、Re、Ru、Sn、Ta、Ti、V、W、Y和Zr构成的组中选择。
34.根据权利要求33的场效应晶体管器件，其中导电覆层用由C、B、O、N、Si、Ge、P、As和Sb构成的组中选择的至少一种非金属元素掺杂。
35.根据权利要求26的场效应晶体管器件，其中导电覆层包括金属或金属合金，其中金属从由W和Mo构成的组中选择，填充栅极金属包括金属或金属合金，其中金属从由Ir、Pt、Ru和Rh构成的组中选择。
36.根据权利要求26的场效应晶体管器件，其中导电覆层包括金属或金属合金，其中金属从由Ir、Pd、Pt、Re、Rh和Ru构成的组中选择，填充栅极金属包括金属或金属合金，其中金属从由Ir、Pt、Ru和Rh构成的组中选择。
37.根据权利要求26的场效应晶体管器件，其中导电覆层包括金属、金属合金或金属氮化物，其中金属从由Ti、Ta和W构成的组中选择，填充栅极金属包括金属或金属合金，其中金属从由Ir、Pt、Ru和Rh构成的组中选择。
38.根据权利要求23的场效应晶体管器件，其中填充栅极金属包括金属或金属合金，其中金属为Ru。
39.根据权利要求39的场效应晶体管器件，其中导电籽层包括金属、金属合金或金属氮化物，其中金属从由Ta和Ru构成的组中选择。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/694,793 US6967131B2 (en) | 2003-10-29 | 2003-10-29 | Field effect transistor with electroplated metal gate |
| US10/694,793 | 2003-10-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1612299A true CN1612299A (zh) | 2005-05-04 |
| CN100364058C CN100364058C (zh) | 2008-01-23 |
Family
ID=34549947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200410087010XA Expired - Fee Related CN100364058C (zh) | 2003-10-29 | 2004-10-22 | 具有电镀金属栅极的场效应晶体管以及金属栅极的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6967131B2 (zh) |
| CN (1) | CN100364058C (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102290445A (zh) * | 2011-05-20 | 2011-12-21 | 刘文超 | 晶体管组件及其制造方法 |
| CN103258852A (zh) * | 2012-02-17 | 2013-08-21 | 国际商业机器公司 | 半导体结构及其形成方法 |
| CN104835845A (zh) * | 2014-02-07 | 2015-08-12 | 意法半导体公司 | 具有部分凹陷的栅极的绝缘体上硅器件 |
| CN107452711A (zh) * | 2012-12-28 | 2017-12-08 | 英特尔公司 | 基于钴的互连及其制造方法 |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4091530B2 (ja) * | 2003-07-25 | 2008-05-28 | 株式会社東芝 | 半導体装置の製造方法 |
| WO2006021906A1 (en) * | 2004-08-24 | 2006-03-02 | Koninklijke Philips Electronics N.V. | Semiconductor device and method of manufacturing such a semiconductor device |
| US7563701B2 (en) * | 2005-03-31 | 2009-07-21 | Intel Corporation | Self-aligned contacts for transistors |
| US8101485B2 (en) * | 2005-12-16 | 2012-01-24 | Intel Corporation | Replacement gates to enhance transistor strain |
| US7807536B2 (en) * | 2006-02-10 | 2010-10-05 | Fairchild Semiconductor Corporation | Low resistance gate for power MOSFET applications and method of manufacture |
| WO2007101120A1 (en) * | 2006-02-23 | 2007-09-07 | Acorn Technologies, Inc. | Method for making semiconductor insulated-gate field-effect transistor having multilayer deposited metal source (s) and/or drain (s) |
| JP2007258267A (ja) * | 2006-03-20 | 2007-10-04 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP5127155B2 (ja) * | 2006-05-12 | 2013-01-23 | 株式会社日立製作所 | 配線および有機トランジスタとその製法 |
| US7728392B2 (en) * | 2008-01-03 | 2010-06-01 | International Business Machines Corporation | SRAM device structure including same band gap transistors having gate stacks with high-K dielectrics and same work function |
| US7944006B2 (en) * | 2008-01-15 | 2011-05-17 | International Business Machines Corporation | Metal gate electrode stabilization by alloying |
| US7871943B2 (en) * | 2008-02-12 | 2011-01-18 | Qimonda Ag | Method of making transistor gates with controlled work function |
| US7781321B2 (en) * | 2008-05-09 | 2010-08-24 | International Business Machines Corporation | Electroless metal deposition for dual work function |
| US20090321833A1 (en) * | 2008-06-25 | 2009-12-31 | International Business Machines Corporation | VERTICAL PROFILE FinFET GATE FORMED VIA PLATING UPON A THIN GATE DIELECTRIC |
| US8003463B2 (en) * | 2008-08-15 | 2011-08-23 | International Business Machines Corporation | Structure, design structure and method of manufacturing dual metal gate Vt roll-up structure |
| KR101015127B1 (ko) * | 2008-08-20 | 2011-02-16 | 주식회사 하이닉스반도체 | 반도체 장치의 전극, 캐패시터 및 그의 제조방법 |
| US8779530B2 (en) | 2009-12-21 | 2014-07-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal gate structure of a field effect transistor |
| US8574990B2 (en) | 2011-02-24 | 2013-11-05 | United Microelectronics Corp. | Method of manufacturing semiconductor device having metal gate |
| US8802524B2 (en) | 2011-03-22 | 2014-08-12 | United Microelectronics Corp. | Method of manufacturing semiconductor device having metal gates |
| US8704294B2 (en) | 2011-06-13 | 2014-04-22 | United Microelectronics Corp. | Semiconductor device having metal gate and manufacturing method thereof |
| US8486790B2 (en) | 2011-07-18 | 2013-07-16 | United Microelectronics Corp. | Manufacturing method for metal gate |
| US8477006B2 (en) | 2011-08-30 | 2013-07-02 | United Microelectronics Corp. | Resistor and manufacturing method thereof |
| US8765588B2 (en) | 2011-09-28 | 2014-07-01 | United Microelectronics Corp. | Semiconductor process |
| US8709930B2 (en) | 2011-11-25 | 2014-04-29 | United Microelectronics Corp. | Semiconductor process |
| US8546212B2 (en) | 2011-12-21 | 2013-10-01 | United Microelectronics Corp. | Semiconductor device and fabricating method thereof |
| US8860181B2 (en) | 2012-03-07 | 2014-10-14 | United Microelectronics Corp. | Thin film resistor structure |
| US8951855B2 (en) | 2012-04-24 | 2015-02-10 | United Microelectronics Corp. | Manufacturing method for semiconductor device having metal gate |
| US9748356B2 (en) * | 2012-09-25 | 2017-08-29 | Stmicroelectronics, Inc. | Threshold adjustment for quantum dot array devices with metal source and drain |
| US9054172B2 (en) | 2012-12-05 | 2015-06-09 | United Microelectrnics Corp. | Semiconductor structure having contact plug and method of making the same |
| US8735269B1 (en) | 2013-01-15 | 2014-05-27 | United Microelectronics Corp. | Method for forming semiconductor structure having TiN layer |
| US9129985B2 (en) * | 2013-03-05 | 2015-09-08 | United Microelectronics Corp. | Semiconductor device having metal gate and manufacturing method thereof |
| US9184254B2 (en) | 2013-05-02 | 2015-11-10 | United Microelectronics Corporation | Field-effect transistor and fabricating method thereof |
| US9159798B2 (en) | 2013-05-03 | 2015-10-13 | United Microelectronics Corp. | Replacement gate process and device manufactured using the same |
| US9196542B2 (en) | 2013-05-22 | 2015-11-24 | United Microelectronics Corp. | Method for manufacturing semiconductor devices |
| US8921947B1 (en) | 2013-06-10 | 2014-12-30 | United Microelectronics Corp. | Multi-metal gate semiconductor device having triple diameter metal opening |
| US9196546B2 (en) | 2013-09-13 | 2015-11-24 | United Microelectronics Corp. | Metal gate transistor |
| US9117908B2 (en) * | 2013-12-16 | 2015-08-25 | Globalfoundries Inc. | Methods of forming replacement gate structures for semiconductor devices and the resulting semiconductor products |
| US9997457B2 (en) | 2013-12-20 | 2018-06-12 | Intel Corporation | Cobalt based interconnects and methods of fabrication thereof |
| TWI633451B (zh) * | 2014-06-04 | 2018-08-21 | 聯華電子股份有限公司 | 平面設計至非平面設計之轉換方法 |
| US10176996B2 (en) * | 2014-08-06 | 2019-01-08 | Globalfoundries Inc. | Replacement metal gate and fabrication process with reduced lithography steps |
| US9379221B1 (en) | 2015-01-08 | 2016-06-28 | International Business Machines Corporation | Bottom-up metal gate formation on replacement metal gate finFET devices |
| US10128237B2 (en) | 2016-06-24 | 2018-11-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods of gate replacement in semiconductor devices |
| CN115332248A (zh) | 2021-05-11 | 2022-11-11 | 联华电子股份有限公司 | 形成半导体元件的方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6188120B1 (en) | 1997-02-24 | 2001-02-13 | International Business Machines Corporation | Method and materials for through-mask electroplating and selective base removal |
| KR100289739B1 (ko) * | 1999-04-21 | 2001-05-15 | 윤종용 | 전기 도금 방법을 이용한 샐프얼라인 스택 커패시터의 제조방법 |
| KR100569587B1 (ko) * | 2000-06-30 | 2006-04-10 | 주식회사 하이닉스반도체 | 고유전체 캐패시터의 제조 방법 |
| US6440830B1 (en) * | 2000-08-30 | 2002-08-27 | Advanced Micro Devices, Inc. | Method of copper-polysilicon gate formation |
| US6777317B2 (en) * | 2001-08-29 | 2004-08-17 | Ultratech Stepper, Inc. | Method for semiconductor gate doping |
| US20040036129A1 (en) * | 2002-08-22 | 2004-02-26 | Micron Technology, Inc. | Atomic layer deposition of CMOS gates with variable work functions |
| US6873048B2 (en) * | 2003-02-27 | 2005-03-29 | Sharp Laboratories Of America, Inc. | System and method for integrating multiple metal gates for CMOS applications |
| US6686282B1 (en) * | 2003-03-31 | 2004-02-03 | Motorola, Inc. | Plated metal transistor gate and method of formation |
| US7030430B2 (en) * | 2003-08-15 | 2006-04-18 | Intel Corporation | Transition metal alloys for use as a gate electrode and devices incorporating these alloys |
-
2003
- 2003-10-29 US US10/694,793 patent/US6967131B2/en not_active Expired - Fee Related
-
2004
- 2004-10-22 CN CNB200410087010XA patent/CN100364058C/zh not_active Expired - Fee Related
-
2005
- 2005-10-26 US US11/228,269 patent/US7112851B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102290445A (zh) * | 2011-05-20 | 2011-12-21 | 刘文超 | 晶体管组件及其制造方法 |
| CN102290445B (zh) * | 2011-05-20 | 2015-08-26 | 刘文超 | 晶体管组件及其制造方法 |
| CN103258852A (zh) * | 2012-02-17 | 2013-08-21 | 国际商业机器公司 | 半导体结构及其形成方法 |
| CN103258852B (zh) * | 2012-02-17 | 2016-05-18 | 国际商业机器公司 | 半导体结构及其形成方法 |
| CN107452711A (zh) * | 2012-12-28 | 2017-12-08 | 英特尔公司 | 基于钴的互连及其制造方法 |
| CN104835845A (zh) * | 2014-02-07 | 2015-08-12 | 意法半导体公司 | 具有部分凹陷的栅极的绝缘体上硅器件 |
| CN104835845B (zh) * | 2014-02-07 | 2018-12-25 | 意法半导体公司 | 具有部分凹陷的栅极的绝缘体上硅器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060081885A1 (en) | 2006-04-20 |
| US7112851B2 (en) | 2006-09-26 |
| US20050095852A1 (en) | 2005-05-05 |
| US6967131B2 (en) | 2005-11-22 |
| CN100364058C (zh) | 2008-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100364058C (zh) | 具有电镀金属栅极的场效应晶体管以及金属栅极的制造方法 | |
| CN108447825B (zh) | 一种使用密闭外延生长技术形成的半导体装置 | |
| US8278718B2 (en) | Stressed barrier plug slot contact structure for transistor performance enhancement | |
| KR102254439B1 (ko) | 반도체 장치 | |
| US8729701B2 (en) | Copper diffusion barrier | |
| US20080157224A1 (en) | Tuned tensile stress low resistivity slot contact structure for n-type transistor performance enhancement | |
| US9553189B2 (en) | Self-aligned silicide formation on source/drain through contact via | |
| CN101494192B (zh) | 接触孔插塞的制造方法 | |
| TWI443233B (zh) | 利用直接銅電鍍方式製造電子裝置之方法 | |
| US11164778B2 (en) | Barrier-free vertical interconnect structure | |
| TW200849471A (en) | A void-free contact plug | |
| US7727890B2 (en) | High aspect ratio electroplated metal feature and method | |
| US20130015510A1 (en) | Transistor, Semiconductor Device, and Method for Manufacturing the Same | |
| JP3803631B2 (ja) | 半導体装置及びその製造方法 | |
| US6686282B1 (en) | Plated metal transistor gate and method of formation | |
| TW202137563A (zh) | 積體電路裝置 | |
| US9865543B1 (en) | Structure and method for inhibiting cobalt diffusion | |
| US7341948B2 (en) | Method of making a semiconductor structure with a plating enhancement layer | |
| US7087520B2 (en) | Method for fabricating metal wiring | |
| CN118073419A (zh) | 半导体元件及其制造方法 | |
| US7867898B2 (en) | Method forming ohmic contact layer and metal wiring in semiconductor device | |
| US11152259B2 (en) | Interconnection element and method of manufacturing the same | |
| US20230197522A1 (en) | Method for Forming a Semiconductor Device | |
| CN102856206A (zh) | 一种半导体结构及其制造方法 | |
| JP2009064803A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080123 Termination date: 20101022 |