CN101494192B - 接触孔插塞的制造方法 - Google Patents

接触孔插塞的制造方法 Download PDF

Info

Publication number
CN101494192B
CN101494192B CN2008101460172A CN200810146017A CN101494192B CN 101494192 B CN101494192 B CN 101494192B CN 2008101460172 A CN2008101460172 A CN 2008101460172A CN 200810146017 A CN200810146017 A CN 200810146017A CN 101494192 B CN101494192 B CN 101494192B
Authority
CN
China
Prior art keywords
contact hole
barrier layer
plunger
manufacturing approach
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101460172A
Other languages
English (en)
Other versions
CN101494192A (zh
Inventor
刘重希
余振华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=40899672&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN101494192(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101494192A publication Critical patent/CN101494192A/zh
Application granted granted Critical
Publication of CN101494192B publication Critical patent/CN101494192B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种接触孔插塞的制造方法，包括提供介电层，其包括多个接触孔插塞，上述多个接触孔插塞穿过上述介电层，以接触多个导电区域。形成穿过上述介电层的开口之后，利用电镀方式，在上述多个导电区域和上述多个接触孔插塞之间形成接触孔插塞阻障层，而上述开口用于形成上述多个接触孔插塞。然后，对上述接触孔插塞阻障层进行处理步骤，以填满上述接触孔插塞阻障层的晶界，因而改善接触孔插塞的电阻。在另一个实施例中，在形成上述介电层之前，利用电镀方式，在上述多个导电区域上形成上述接触孔插塞阻障层。本发明可以降低接触孔插塞的电阻，且可防止铜材料迁移而和邻近的材料层产生不想要的反应。

Description

接触孔插塞的制造方法
技术领域
本发明涉及一种接触孔插塞的制造方法，尤其涉及一种接触孔插塞的阻障层的制造方法。
背景技术
在提高晶体管性能以及缩小晶体管的尺寸的竞赛中，本领域的专业人士已对连接晶体管的源/漏极和晶体管上方的不同的金属化层的接触孔插塞做了许多研究。在改善接触孔插塞的研究中，发现使用铜材料作为接触孔插塞为一种深具潜力的方法，不但能改善接触孔插塞电阻，而且能改善元件的整体性能。然而，铜材料的使用仍具有一些有待克服的本质问题，举例来说，铜材料的迁移特性会与其他的材料发生不想要的反应。
图1显示利用铜材料作为接触孔插塞而产生铜迁移问题的解决方式。图1显示具有浅沟槽隔绝物103的衬底101，和形成在衬底101上的元件100。上述元件100包括栅极介电质105、栅电极107、多个间隙壁109、多个源/漏极区111和多个硅化物接触层113。层间介电层(ILD)115，覆盖于元件100。接着，在层间介电层(ILD)115中形成多个开口。然后，在硅化物接触物113上形成多个例如由磷钨化钴(CoWP)组成的接触孔插塞阻障层117。接着，在上述开口中形成阻障层119，并在开口中填满铜材料121。之后，利用例如化学机械研磨(CMP)方式平坦化上述铜材料121。且上述铜材料121连接到后续在介电层125中形成的金属线123。上述接触孔插塞阻障层117用以降低接触孔插塞电阻，且防止上述铜材料121迁移而和硅化物接触层113产生反应。
然而，上述的解决方式，虽然可以改善铜材料作为接触孔插塞所产生的铜迁移问题，但不能解决自身的其他问题。当在元件中使用接触孔插塞阻障层117时，则需要进一步改善接触孔插塞阻障层117本身的几个问题。举例来说，由上述方式形成的接触孔插塞阻障层117，其与其他材料的界面处具有未填满的晶界(grain boundary)。上述未填满的晶界会使得铜材料容易沿此晶界扩散而使阻障层失效，而降低利用接触孔插塞阻障层117的解决方式所产生的功效。
由于公知铜迁移的解决方式会产生其他问题。因此，在此技术领域中，有需要一种改良的接触阻障层，以降低接触孔插塞的电阻，且可防止铜材料迁移而和邻近的材料层产生不想要的反应。
发明内容
本发明为了解决上述技术问题而提供一种接触孔插塞的制造方法，包括下列步骤：形成导电区域；在该导电区域上方形成介电层；形成至少一个开口，穿过该介电层，以暴露出至少一部分该导电区域，该开口包括多个侧壁和位于该导电区域上方的底部；沿着该开口的该底部选择性形成接触孔插塞阻障层，该接触孔插塞阻障层包括第一材料；对至少一部分该接触孔插塞阻障层进行处理步骤，以于该接触孔插塞阻障层中形成第二材料；以及在该接触孔插塞阻障层上方形成导电材料，并接触该多个侧壁。
在本发明的一个实施例提供一种接触孔插塞的制造方法，包括形成导电区域。接着，在上述导电区域上方形成介电层。形成至少一个开口，上述开口穿过上述介电层到上述导电区域。沿着上述开口的底部选择性形成接触孔插塞阻障层，且接触上述导电区域，上述接触孔插塞阻障层包括第一材料。然后，对至少一部分上述接触孔插塞阻障层进行处理步骤，以在上述接触孔插塞阻障层中形成第二材料。利用导电材料填入上述开口中，以形成上述接触孔插塞。
在所述的接触孔插塞的制造方法中，选择性形成该接触孔插塞阻障层的步骤至少一部分利用电镀方式进行。
在所述的接触孔插塞的制造方法中，该第一材料包括材料，该材料从下列族群中选择：CoW、CoWB和CoWP。
在所述的接触孔插塞的制造方法中，对至少一部分该接触孔插塞阻障层进行该处理步骤是至少一部分利用硅烷进行。
在所述的接触孔插塞的制造方法中，对至少一部分该接触孔插塞阻障层进行该处理步骤是至少一部分利用氨气进行。
在所述的接触孔插塞的制造方法中，对至少一部分该接触孔插塞阻障层进行该处理步骤是至少一部分利用锗烷进行。
在所述的接触孔插塞的制造方法中，对至少一部分该接触孔插塞阻障层进行该处理步骤是至少一部分利用硅烷和锗烷的化合物进行。
在所述的接触孔插塞的制造方法中，对至少一部分该接触孔插塞阻障层进行该处理步骤是至少一部分利用硅烷和氨气的化合物进行。
在所述的接触孔插塞的制造方法中，对至少一部分该接触孔插塞阻障层进行该处理步骤是至少一部分利用锗烷和氨气的化合物进行。
在所述的接触孔插塞的制造方法中，对至少一部分该接触孔插塞阻障层进行该处理步骤是至少一部分利用硅烷、锗烷和氨气的化合物进行。
本发明的另一个实施例提供一种接触孔插塞的制造方法，上述接触孔插塞接触导电区域，上述方法包括提供导电区域。在上述导电区域上方形成介电层。在上述导电区域上方形成导电插塞，且穿过上述介电层。在上述导电区域和上述导电插塞之间形成经过处理的导电层。
在所述的接触孔插塞的制造方法中，形成经过处理的该导电层的步骤在形成该介电层的步骤之前进行。
在所述的接触孔插塞的制造方法中，形成经过处理的该导电层的步骤在形成该介电层的步骤之后进行。
在所述的接触孔插塞的制造方法中，经过处理的该导电层包括一种材料，该材料从下列族群中选择：CoWGe、CoWSi、CoWGeN、CoWSiN和CoWGeSiN。
在所述的接触孔插塞的制造方法中，经过处理的该导电层包括一种材料，该材料从下列族群中选择：CoWPGe、CoWPSi、CoWPGeN、CoWPSiN和CoWPGeSiN。
在所述的接触孔插塞的制造方法中，经过处理的该导电层包括一种材料，该材料从下列族群中选择：CoWBGe、CoWBSi、CoWGeBN、CoWBSiN和CoWBGeSiN。
本发明的又一个实施例提供一种接触孔插塞的制造方法，上述接触孔插塞穿过介电层以接触两个导电区域，上述方法包括提供导电区域。从上述导电区域暴露出的多个区域上选择性形成接触孔插塞阻障层，上述接触孔插塞阻障层包括第一材料。接着，通过导入不纯物的方式，将至少一部分上述第一材料转变成第二材料。在上述导电区域上方形成介电层。在一部分上述导电区域上方形成至少一个开口，上述开口穿过上述介电层。在上述开口中填入导电材料。
在所述的接触孔插塞的制造方法中，形成该接触孔插塞阻障层的步骤在形成该介电层之前的步骤进行。
在所述的接触孔插塞的制造方法中，形成该接触孔插塞阻障层的步骤在形成该介电层之后的步骤进行。
在所述的接触孔插塞的制造方法中，利用一个或多个实质上包括硅烷、锗烷和氨气的族群，通过进行至少一部分等离子处理步骤，将至少一部分该第一材料转变成该第二材料。
本发明可以降低接触孔插塞的电阻，且可防止铜材料迁移而和邻近的材料层产生不想要的反应。
附图说明
图1为公知的元件，其具有未经处理的接触孔插塞阻障层。
图2到图8为本发明一个实施例的形成接触孔插塞阻障层和接触孔插塞的工艺剖面图。
图9为本发明一个实施例的接触孔插塞阻障层，上述接触孔插塞阻障层接触一部分的硅化物区域。
图10到图11为本发明一个实施例的接触孔插塞阻障层，上述接触孔插塞阻障层实质上接触全部的硅化物区域。
其中，附图标记说明如下：
100～元件；
101～衬底；
103～浅沟槽隔绝物；
105～栅极介电质；
107～栅电极；
109～间隙壁；
111～源/漏极区；
113～硅化物接触物；
115～层间介电层；
117～接触孔插塞阻障层；
119～阻障层；
121～铜材料；
123～金属线；
125～介电层；
200～晶体管；
201～衬底；
203～浅沟槽隔绝物；
205～栅极介电质；
207～栅电极；
209～间隙壁；
211～源/漏极区；
213～硅化物接触物；
301～层间介电层；
401～开口；
501～接触孔插塞阻障层；
701～扩散阻障层；
703～导电材料；
801～接触孔插塞；
901～介电层；
903～金属线。
具体实施方式
以下以各实施例详细说明并伴随着附图说明的范例，作为本发明的参考依据。在附图或说明书描述中，相似或相同的部分均使用相同的附图标记。且在附图中，实施例的形状或是厚度可扩大，并以简化或是方便标示。另外，附图中各元件的部分将以分别描述说明，值得注意的是，图中未绘出或描述的元件，为所属技术领域中普通技术人员所知道的形式，另外，特定的实施例仅为揭示本发明使用的特定方式，其并非用以限定本发明。
本发明实施例描述应用在场效应晶体管的源/漏极区的接触孔插塞阻障层的制造方法。然而，本发明实施例的接触孔插塞阻障层的制造方法也可应用于穿过介电层的接触孔插塞和介层孔插塞。
请参考图2，在衬底201上形成晶体管200，上述衬底201具有形成在其中的多个浅沟槽隔绝物203。上述晶体管200通常包括栅极介电质205、栅电极207、多个间隙壁209、多个源/漏极区211和多个硅化物接触物213。
衬底201可包括块状硅衬底、掺杂或未掺杂的衬底、或绝缘层上覆硅(SOI)衬底的主动层。通常来说，绝缘层上覆硅(SOI)衬底包括半导体层，举例来说，硅(silicon)、锗(germanium)、硅锗(silicon germanium)、绝缘层上覆硅(SOI)、绝缘层上覆硅锗(SGOI)或其组合。衬底201也可使用包括多层衬底(multylayered substrate)、梯度衬底(gradient substrate)或晶向混合衬底(hybridorientation substrate)等其他衬底。
浅沟槽隔绝物203通常利用蚀刻衬底201，以形成沟槽，接着在沟槽中填入介电材料的公知方式形成。较佳地，浅沟槽隔绝物203利用常用的方式填入介电材料，举例来说，氧化物材料、高密度等离子氧化物或其他类似的材料。
可利用任何适当的常用工艺，在衬底201上形成及图案化栅极介电质205和栅电极207。栅极介电质205较佳为高介电常数的介电材料，举例来说，氧化硅、氮氧化硅、氮化硅、氧化物、含氮氧化物、氧化铝、氧化镧、氧化铪、氧化锆、氮氧化铪、上述材料的组合或其他类似的材料。栅极介电质205的介电常数较佳大于4。
在栅极介电质205包括氧化层的一个实施例中，可利用任何氧化工艺形成栅极介电质205，举例来说，在包括氧气、水、一氧化氮或其组合的环境下进行的湿式或干式热氧化工艺，或利用四乙氧基硅烷(TEOS)和氧作为前驱物的化学气相沉积(CVD)工艺。在本发明一个实施例中，栅极介电质205的厚度介于到
Figure G2008101460172D00062
之间，较佳为
Figure G2008101460172D00063
栅电极207较佳包括导电材料，举例来说，金属(例如：钽、钛、钼、钨、铂、铝、铪、钌)、金属硅化物(例如：硅化钛、硅化钴、硅化镍、硅化钽)、金属氮化物(例如：氮化钛、氮化钽)、掺杂多晶硅、其他导电材料或其组合。在一个实施例中，沉积非晶硅，然后使上述非晶硅再结晶，以形成多晶硅(poly-silicon)。在栅电极207为多晶硅的一个实施例中，可利用低压化学气相沉积(LPCVD)工艺沉积掺杂或未掺杂多晶硅的方式形成栅电极207，栅电极207的厚度范围介于
Figure G2008101460172D00071
到
Figure G2008101460172D00072
之间，且其厚度值较佳为
在栅极介电质205和栅电极207侧壁上形成间隙壁209。间隙壁209典型地利用下列方式形成，在先前形成的结构上全面性沉积间隙壁层(图未显示)。上述间隙壁层较佳包括氮化硅、氮氧化物、碳化硅、氮氧化硅、氧化物或其他类似的材料。较佳利用例如化学气相沉积(CVD)法、等离子增强型化学气相沉积(plasma enhanced CVD)法、溅镀(sputter)法或其他方法等常用的方法，形成上述间隙壁层。接着，较佳利用非等向性蚀刻方式移除上述结构的垂直表面上的上述间隙壁层，以图案化上述间隙壁层，形成间隙壁209。
在栅极介电质205相对侧的衬底201中形成多个源/漏极区211。在衬底201为n型衬底的一个实施例中，较佳利用植入例如硼、镓、铟或类似的材料等适当的p型掺质以形成源/漏极区211。在衬底201为p型衬底的其他实施例中，较佳利用植入例如磷、鉮或类似的材料等适当的n型掺质以形成源/漏极区211。上述源/漏极区211利用栅极介电质205、栅电极207和间隙壁209作为掩模，以离子植入方式形成。
值得注意的是，本领域技术人员了解可以利用许多其他工艺、步骤或类似的方式形成上述源/漏极区211。举例来说，本领域技术人员了解可以利用不同组合的间隙壁和衬垫层，进行多次离子植入，以形成具有特定形状或适合特定要求的特定性质的源/漏极区。上述工艺的其中之一可用以形成上述源/漏极区211，且上述工艺描述并非用以限定本发明。
选择性地在部分的源/漏极区211和栅电极207上形成硅化物接触物213。硅化物接触物213较佳包括镍。然而，也可利用例如钛、钴、钯、铂、钡或类似的材料等其他常用的材料，形成硅化物接触物213。硅化工艺较佳利用下列方式进行，全面性沉积一层适当的金属层，接着进行退火步骤以使金属层与其下暴露出的硅产生反应。然后，较佳以选择性蚀刻工艺，以移除未反应的金属。硅化物接触物213的厚度范围较佳介于3nm到50nm之间，且其厚度值较佳约为10nm。在其他实施例中，可以移除上述硅化物接触物213，仅留下衬底201作为接触点。或者是另外形成一层其他的金属层(图未显示)，以作为源/漏极区211的接触点。
图3显示位于晶体管200上方的层间介电层(ILD)301的形成方式。可利用化学气相沉积(CVD)法、溅镀(sputter)法或其他常用的方法，形成上述层间介电层301。层间介电层301典型地具有平坦化的表面。层间介电层301可包括氧化硅。然而，在其他实施例中，例如其他高介电常数的材料等其他材料，也可作为层间介电层301。
图4显示开口401的形成方式，上述开口401穿过层间介电层301到硅化物接触物213。可利用常用的微影及蚀刻工艺，在层间介电层301中形成开口401。上述微影工艺通常包括沉积光阻材料，再遮蔽、曝光和显影上述光阻材料，以暴露出部分层间介电层301。然后，移除上述暴露的部分层间介电层301。上述残留的光阻材料保护其下的材料不受例如蚀刻步骤等后续的工艺步骤的影响。在一个实施例中，光阻材料用以产生图案化的掩模，以定义开口401。然而，也可利用例如硬掩模的额外掩模来定义开口401。在一个实施例中，上述蚀刻工艺持续进行，直到至少暴露出部分一部分的硅化物接触物213为止。
图5显示接触孔插塞阻障层501的形成方式，上述接触孔插塞阻障层501位于暴露的部分硅化物接触物213上，且位于开口401中。如果没有使用硅化物接触物213，接触孔插塞阻障层501可较佳形成于用以作为源/漏极区211的接触点的上述衬底或上述金属层上。在一个实施例中，接触孔插塞阻障层501选择性地以电镀方式形成。当硅化物接触物213为导电且层间介电层301为不导电时，接触孔插塞阻障层501仅会形成于硅化物接触物213上，而不会形成于层间介电层301的顶面上。
接触孔插塞阻障层501较佳由CoW形成。然而，在其他实施例中，也可使用例如CoWP、CoWB、上述材料的组合或其他类似的材料形成接触孔插塞阻障层501。接触孔插塞阻障层501的厚度范围较佳介于5nm到50nm之间，且其厚度值较佳约为20nm。
图6显示对接触孔插塞阻障层的额外处理步骤。对接触孔插塞阻障层进行处理步骤，以大体上填满接触孔插塞阻障层的晶界(grain boundary)，以形成晶界填满接触阻障层(grain-filled contact barrier layer)501。上述处理步骤较佳利用硅烷(silane，SiH4)、锗烷(germane，GeH4)、氨气(ammonia，NH3)或其组合。在其他实施例中，也可使用例如乙烯(C2H4)或甲烷(CH4)等其他的材料形成接触孔插塞阻障层。上述处理步骤用以填满接触孔插塞阻障层的晶界(grainboundary)，因而改善硅化物接触物213和后续形成的接触孔插塞(其形成方式请参考图7和图8的说明)的接触孔插塞电阻，并且更进一步防止接触孔插塞迁移穿过接触孔插塞阻障层501。
上述处理步骤较佳利用等离子处理(plasma treatment)方式进行。在上述等离子处理方式中，接触孔插塞阻障层501暴露在硅烷(silane，SiH4)、锗烷(germane，GeH4)、氨气(ammonia，NH3)或其组合的等离子中。上述等离子处理步骤的压力范围介于0.1托(torr)到100托(torr)之间，且其压力值较佳约为4托(torr)。上述等离子处理方式的温度范围介于200℃到450℃之间，且其温度值较佳约为400℃。另外，进行上述等离子处理方式的振荡频率(excitationfrequency)范围较佳介于0.1MHz到10MHz之间，且其振荡频率值较佳约为2MHz。进行上述等离子处理步骤的功率范围介于200W到1200W之间，且其功率值较佳约为600W。然而，也可利用例如乙烯(C2H4)或甲烷(CH4)等进行其他的处理。
经过处理的接触孔插塞阻障层501会形成不同的材料，其不仅取决于接触孔插塞阻障层501的起始材料，也取决于用于上述对接触孔插塞阻障层501的处理步骤的材料。举例来说，假如接触孔插塞阻障层501最初是由CoW形成，则经过处理的接触孔插塞阻障层501可包括CoWGe、CoWSi、CoWGeN、CoWSiN或CoWGeSiN，上述经过处理的接触孔插塞阻障层501的处理步骤在锗烷(germane，GeH4)、硅烷(silane，SiH4)、锗烷(germane，GeH4)和氨气(ammonia，NH3)、硅烷(silane，SiH4)和氨气(ammonia，NH3)、硅烷(silane，SiH4)和锗烷(germane，GeH4)和氨气(ammonia，NH3)或其组合的环境下进行。在其他实施例中，假如接触孔插塞阻障层501最初是由CoWP形成，则经过处理的接触孔插塞阻障层501可包括CoWPGe、CoWPSi、CoWGePN、CoWPSiN或CoWPGeSiN，上述经过处理的接触孔插塞阻障层501的处理步骤在锗烷(germane，GeH4)硅烷(silane，SiH4)、锗烷(germane，GeH4)和氨气(ammonia，NH3)、硅烷(silane，SiH4)和氨气(ammonia，NH3)、硅烷(silane，SiH4)和锗烷(germane，GeH4)和氨气(ammonia，NH3)或其组合的环境下进行。在其他实施例中，假如接触孔插塞阻障层501最初是由CoWB形成，则经过处理的接触孔插塞阻障层501可包括CoWBGe、CoWBSi、CoWGeBN、CoWBSiN或CoWBGeSiN，上述经过处理的接触孔插塞阻障层501的处理步骤在锗烷(germane，GeH4)硅烷(silane，SiH4)、锗烷(germane，GeH4)和氨气(ammonia，NH3)、硅烷(silane，SiH4)和氨气(ammonia，NH3)、硅烷(silane，SiH4)和锗烷(germane，GeH4)和氨气(ammonia，NH3)或其组合的环境下进行。然而，上述实施例为了方便举例而描述，然其上述描述仅用以表示本发明的目的，并非用以排除本发明其他可能的组合。用于处理上述接触孔插塞阻障层，以填满上述晶界的所有的组合完全被包括在本发明的范围中。
图7显示扩散阻障层701和导电材料703的形成方式。扩散阻障层701较佳通过全面性形成方式所形成，以覆盖位于接触孔插塞阻障层501上方的开口401的侧壁和底面。扩散阻障层701较佳以包括钛、氮化钛、钽、氮化钽、钌、氮化钌、钛的化合物、钽的化合物或其组合等材料组成。接触孔插塞阻障层701较佳的形成方式包括物理气相沉积法(PVD)、原子层沉积法(ALD)或其他常用的方法。
较佳在扩散阻障层701上形成一层包括铜或铜合金的晶种层(seedlayer)(图未显示)。接着，较佳利用电镀方式，在开口401中填入导电材料703。导电材料703较佳包括铜或铜合金。然而，也可利用例如铝、钨、银或其组合的其他材料作为导电材料703。
图8显示用于硅化物接触物213的接触孔插塞801的形成方式。较佳进行化学机械研磨工艺(CMP)以移除多余的材料，并降低导电材料703和扩散阻障层701的顶面，直到使导电材料703和扩散阻障层701的顶面对准层间介电层301的顶面为止。结果，仅留下开口401内部的材料，以形成接触孔插塞801。
图9显示连接到接触孔插塞801的金属线903的形成方式。金属线903的较佳形成方式为镶嵌法(damascene method)。一般而言，镶嵌法包括形成介电层901。接着，在介电层901形成开口。通常利用前述的常用的微影及蚀刻工艺形成上述开口。形成开口之后，以铜或铜合金填满上述开口，以形成金属线903。接着，利用例如化学机械研磨工艺(CMP)的平坦化工艺，移除位于介电层901表面上的多余金属材料。
另外，虽然在图中并未明确地显示，本领域技术人员可知前述用于源/漏极211上的接触孔插塞阻障层501的工艺(请参考图2到图9)也可用于形成栅极207或是例如介层孔的其他导电接触物上的接触孔插塞阻障层501。上述形成栅极207上的接触孔插塞阻障层501的工艺会发生在不同于图2到图9所示的工艺剖面图中，但栅极207上的接触孔插塞801的形成方式完全包括在本发明的范围中。
图10为本发明另一个实施例，其显示在沉积层间介电层301的步骤之前形成接触孔插塞阻障层501。在本实施例中，在形成硅化物接触物213的步骤之后且形成层间介电层301的步骤之前，进行电镀工艺(较佳可参考图5的叙述)，以在晶体管200的导电区域上形成接触孔插塞阻障层501。经过上述工艺，可在源/漏极211上的大体上所有硅化物接触物213上形成接触孔插塞阻障层501，且可在栅极207上的硅化物接触物213上形成接触孔插塞阻障层501。
一旦形成接触孔插塞阻障层501，接着，以类似于图6的叙述方式处理接触孔插塞阻障层501。上述处理步骤较佳在形成层间介电层301的步骤之前进行，因而能处理大体上所有暴露的接触孔插塞阻障层501。在其他实施例中，也可利用如图3和图4的叙述方式，在处理接触孔插塞阻障层501的暴露部分的步骤之前，形成层间介电层301和开口401，因而允许只处理一部分的接触孔插塞阻障层501。上述的每一种方法皆在本发明的范围之内。
图11显示本发明实施例的接触孔插塞801的形成方式。较佳利用图2到图9的叙述方式形成层间介电层301(如果还未形成)、扩散阻障层701、填满的导电材料703、接触孔插塞801和金属线903，以形成接触孔插塞801。然而，在本实施例中，接触孔插塞801仅和接触孔插塞阻障层501的部分顶面接触，以代替与接触孔插塞阻障层501的大体上的全部顶面接触。
虽然本发明已经以实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做出一些更动与变化，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (19)

1.一种接触孔插塞的制造方法，包括下列步骤：
形成导电区域；
在该导电区域上方形成介电层；
形成至少一个开口，穿过该介电层，以暴露出至少一部分该导电区域，该开口包括多个侧壁和位于该导电区域上方的底部；
沿着该开口的该底部选择性形成接触孔插塞阻障层，该接触孔插塞阻障层包括第一材料，其中选择性形成该接触孔插塞阻障层的步骤是至少一部分利用电镀方式进行，以使该接触孔插塞阻障层仅会形成于该开口的该底部上，而不会形成于该介电层的该多个侧壁和一顶面上；
对至少一部分该接触孔插塞阻障层进行等离子处理步骤，以于该接触孔插塞阻障层中形成第二材料；以及
在该接触孔插塞阻障层上方形成导电材料，并接触该多个侧壁。
2.如权利要求1所述的接触孔插塞的制造方法，其中该第一材料包括一种材料，该材料从下列族群中选择：CoW、CoWB和CoWP。
3.如权利要求1所述的接触孔插塞的制造方法，其中对至少一部分该接触孔插塞阻障层进行该等离子处理步骤是至少一部分利用硅烷进行。
4.如权利要求1所述的接触孔插塞的制造方法，其中对至少一部分该接触孔插塞阻障层进行该等离子处理步骤是至少一部分利用氨气进行。
5.如权利要求1所述的接触孔插塞的制造方法，其中对至少一部分该接触孔插塞阻障层进行该等离子处理步骤是至少一部分利用锗烷进行。
6.如权利要求1所述的接触孔插塞的制造方法，其中对至少一部分该接触孔插塞阻障层进行该等离子处理步骤是至少一部分利用硅烷和锗烷的化合物进行。
7.如权利要求1所述的接触孔插塞的制造方法，其中对至少一部分该接触孔插塞阻障层进行该等离子处理步骤是至少一部分利用硅烷和氨气的化合物进行。
8.如权利要求1所述的接触孔插塞的制造方法，其中对至少一部分该接触孔插塞阻障层进行该等离子处理步骤是至少一部分利用锗烷和氨气的化合物进行。
9.如权利要求1所述的接触孔插塞的制造方法，其中对至少一部分该接触孔插塞阻障层进行该等离子处理步骤是至少一部分利用硅烷、锗烷和氨气的化合物进行。
10.一种接触孔插塞的制造方法，包括下列步骤：
提供导电区域；
在该导电区域上方形成介电层；
在该导电区域上方形成导电插塞，且穿过该介电层；以及
在该导电区域和该导电插塞之间形成经过等离子处理的导电层，其中形成经过处理的该导电层的步骤包括至少一部分利用电镀方式选择性形成导电层，以使该经过处理的该导电层仅会形成于该导电区域上，而不会形成于该介电层的一顶面上。
11.如权利要求10所述的接触孔插塞的制造方法，其中形成经过等离子处理的该导电层的步骤在形成该介电层的步骤之前进行。
12.如权利要求10所述的接触孔插塞的制造方法，其中形成经过等离子处理的该导电层的步骤在形成该介电层的步骤之后进行。
13.如权利要求10所述的接触孔插塞的制造方法，其中经过等离子处理的该导电层包括一种材料，该材料从下列族群中选择：CoWGe、CoWSi、CoWGeN、CoWSiN和CoWGeSiN。
14.如权利要求10所述的接触孔插塞的制造方法，其中经过等离子处理的该导电层包括一种材料，该材料从下列族群中选择：CoWPGe、CoWPSi、CoWPGeN、CoWPSiN和CoWPGeSiN。
15.如权利要求10所述的接触孔插塞的制造方法，其中经过等离子处理的该导电层包括一种材料，该材料从下列族群中选择：CoWBGe、CoWBSi、CoWGeBN、CoWBSiN和CoWBGeSiN。
16.一种接触孔插塞的制造方法，该接触孔插塞穿过介电层以接触导电区域，包括下列步骤：
提供导电区域；
从该导电区域暴露出的多个区域上选择性形成接触孔插塞阻障层，该接触孔插塞阻障层包括第一材料，其中选择性形成该接触孔插塞阻障层的步骤是至少一部分利用电镀方式进行，以使该接触孔插塞阻障层仅会形成于该导电区域暴露出的多个区域上，而不会形成于该导电区域未暴露出的区域上；
对该接触孔插塞阻障层进行至少一部分等离子处理步骤，通过导入不纯物的方式，将至少一部分该第一材料转变成第二材料；
在该导电区域上方形成介电层；
在一部分该导电区域上方形成至少一开口，该开口穿过该介电层；以及
在该开口中填入导电材料。
17.如权利要求16所述的接触孔插塞的制造方法，其中形成该接触孔插塞阻障层的步骤在形成该介电层之前的步骤进行。
18.如权利要求16所述的接触孔插塞的制造方法，其中形成该接触孔插塞阻障层的步骤在形成该介电层之后的步骤进行。
19.如权利要求16所述的接触孔插塞的制造方法，其中该等离子处理步骤是利用一个或多个实质上包括硅烷、锗烷和氨气的族群进行，将至少一部分该第一材料转变成该第二材料。
CN2008101460172A 2008-01-24 2008-08-06 接触孔插塞的制造方法 Active CN101494192B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/019,396 US7897514B2 (en) 2008-01-24 2008-01-24 Semiconductor contact barrier
US12/019,396 2008-01-24

Publications (2)

Publication Number Publication Date
CN101494192A CN101494192A (zh) 2009-07-29
CN101494192B true CN101494192B (zh) 2012-07-18

Family

ID=40899672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101460172A Active CN101494192B (zh) 2008-01-24 2008-08-06 接触孔插塞的制造方法

Country Status (2)

Country Link
US (3) US7897514B2 (zh)
CN (1) CN101494192B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268065B2 (en) * 2004-06-18 2007-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing metal-silicide features
DE102007010563A1 (de) * 2007-02-22 2008-08-28 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Selektives Wachstum von polykristallinem siliziumhaltigen Halbleitermaterial auf siliziumhaltiger Halbleiteroberfläche
US7897514B2 (en) 2008-01-24 2011-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor contact barrier
US7947606B2 (en) * 2008-05-29 2011-05-24 Infineon Technologies Ag Methods of forming conductive features and structures thereof
US9934976B2 (en) * 2008-12-18 2018-04-03 Intel Corporation Methods of forming low interface resistance rare earth metal contacts and structures formed thereby
US8466064B2 (en) * 2010-11-12 2013-06-18 Macronix International Co., Ltd. Semiconductor integrated circuit device and method of manufacturing a semiconductor integrated circuit device
US8455960B2 (en) * 2011-07-18 2013-06-04 Globalfoundries Inc. High performance HKMG stack for gate first integration
CN103165454B (zh) * 2011-12-12 2016-08-17 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
CN103578944B (zh) * 2012-07-18 2016-08-03 中国科学院微电子研究所 半导体器件制造方法
US20140048888A1 (en) 2012-08-17 2014-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained Structure of a Semiconductor Device
FR3013502A1 (fr) * 2013-11-20 2015-05-22 Commissariat Energie Atomique Procede de protection d’une couche de siliciure
US20170084706A1 (en) * 2015-09-17 2017-03-23 Applied Materials, Inc. Amorphization layer, selective, defect free superactivation
US10510851B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance contact method and structure
US10796995B2 (en) * 2017-11-29 2020-10-06 Tohoku University Semiconductor devices including a first cobalt alloy in a first barrier layer and a second cobalt alloy in a second barrier layer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5695810A (en) * 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
CN1039562C (zh) * 1992-12-10 1998-08-19 三星电子株式会社 半导体器件及其制造方法
US6797608B1 (en) * 2000-06-05 2004-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming multilayer diffusion barrier for copper interconnections
CN101017793A (zh) * 2007-02-16 2007-08-15 上海集成电路研发中心有限公司 一种扩散阻挡层的制作方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907188A (en) 1995-08-25 1999-05-25 Kabushiki Kaisha Toshiba Semiconductor device with conductive oxidation preventing film and method for manufacturing the same
US6054382A (en) * 1996-03-28 2000-04-25 Texas Instruments Incorporated Method of improving texture of metal films in semiconductor integrated circuits
US5801098A (en) 1996-09-03 1998-09-01 Motorola, Inc. Method of decreasing resistivity in an electrically conductive layer
US5990008A (en) 1996-09-25 1999-11-23 Kabushiki Kaisha Toshiba Semiconductor device with pure copper wirings and method of manufacturing a semiconductor device with pure copper wirings
US6084279A (en) * 1997-03-31 2000-07-04 Motorola Inc. Semiconductor device having a metal containing layer overlying a gate dielectric
US5958508A (en) * 1997-03-31 1999-09-28 Motorlola, Inc. Process for forming a semiconductor device
US5985762A (en) 1997-05-19 1999-11-16 International Business Machines Corporation Method of forming a self-aligned copper diffusion barrier in vias
US5942799A (en) 1997-11-20 1999-08-24 Novellus Systems, Inc. Multilayer diffusion barriers
US6001415A (en) 1997-12-03 1999-12-14 Advanced Micro Devices, Inc. Via with barrier layer for impeding diffusion of conductive material from via into insulator
US5968333A (en) 1998-04-07 1999-10-19 Advanced Micro Devices, Inc. Method of electroplating a copper or copper alloy interconnect
US6181012B1 (en) * 1998-04-27 2001-01-30 International Business Machines Corporation Copper interconnection structure incorporating a metal seed layer
US6828683B2 (en) * 1998-12-23 2004-12-07 Micron Technology, Inc. Semiconductor devices, and semiconductor processing methods
US6090707A (en) * 1999-09-02 2000-07-18 Micron Technology, Inc. Method of forming a conductive silicide layer on a silicon comprising substrate and method of forming a conductive silicide contact
US6291332B1 (en) 1999-10-12 2001-09-18 Advanced Micro Devices, Inc. Electroless plated semiconductor vias and channels
US6348420B1 (en) * 1999-12-23 2002-02-19 Asm America, Inc. Situ dielectric stacks
US6194310B1 (en) 2000-06-01 2001-02-27 Sharp Laboratories Of America, Inc. Method of forming amorphous conducting diffusion barriers
US6531352B1 (en) * 2000-08-31 2003-03-11 Micron Technology, Inc. Methods of forming conductive interconnects
JP4225728B2 (ja) * 2002-01-08 2009-02-18 株式会社ルネサステクノロジ 不揮発性半導体記憶装置の製造方法
US6713835B1 (en) * 2003-05-22 2004-03-30 International Business Machines Corporation Method for manufacturing a multi-level interconnect structure
US7897514B2 (en) * 2008-01-24 2011-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor contact barrier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1039562C (zh) * 1992-12-10 1998-08-19 三星电子株式会社 半导体器件及其制造方法
US5695810A (en) * 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
US6797608B1 (en) * 2000-06-05 2004-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming multilayer diffusion barrier for copper interconnections
CN101017793A (zh) * 2007-02-16 2007-08-15 上海集成电路研发中心有限公司 一种扩散阻挡层的制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2001-323381A 2001.11.22

Also Published As

Publication number Publication date
US20110121410A1 (en) 2011-05-26
CN101494192A (zh) 2009-07-29
US8294274B2 (en) 2012-10-23
US8618668B2 (en) 2013-12-31
US7897514B2 (en) 2011-03-01
US20130043546A1 (en) 2013-02-21
US20090191705A1 (en) 2009-07-30

Similar Documents

Publication Publication Date Title
CN101494192B (zh) 接触孔插塞的制造方法
US9865594B2 (en) Semiconductor devices
US10903337B2 (en) Air gap spacer with wrap-around etch stop layer under gate spacer
US10622458B2 (en) Self-aligned contact for vertical field effect transistor
US20200168735A1 (en) Semiconductor Device with Self-Aligned Wavy Contact Profile and Method of Forming the Same
US9553189B2 (en) Self-aligned silicide formation on source/drain through contact via
US10020381B1 (en) Embedded bottom metal contact formed by a self-aligned contact process for vertical transistors
CN100568514C (zh) 混合取向基板上用于嵌入的沟槽存储器的结构及制造方法
CN202721115U (zh) 一种半导体结构
US8399327B2 (en) Methods of manufacturing a semiconductor device
US9508820B2 (en) Semiconductor devices and methods of manufacturing the same
CN108231562A (zh) 逻辑单元结构和方法
US9812450B2 (en) Semiconductor devices and methods of manufacturing the same
KR20120133652A (ko) 반도체 소자의 제조 방법
US20200075617A1 (en) Electronic devices including vertical memory cells and related methods
JP2020521319A (ja) Ｖｆｅｔアーキテクチャ内の超長チャネル・デバイス
CN103515195B (zh) 衬底电阻器及其制造方法
KR102400361B1 (ko) 반도체 소자 및 그 제조 방법
US7329599B1 (en) Method for fabricating a semiconductor device
US7622348B2 (en) Methods for fabricating an integrated circuit
CN113078151A (zh) 集成电路装置
US6472265B1 (en) Method for manufacturing embedded dynamic random access memory
CN105990336B (zh) 半导体器件结构及其形成方法
CN110896076A (zh) 半导体器件及其制备方法
CN209401624U (zh) 半导体栅极结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant