CN1574615A - 反馈控制系统和方法 - Google Patents
反馈控制系统和方法 Download PDFInfo
- Publication number
- CN1574615A CN1574615A CNA2004100465293A CN200410046529A CN1574615A CN 1574615 A CN1574615 A CN 1574615A CN A2004100465293 A CNA2004100465293 A CN A2004100465293A CN 200410046529 A CN200410046529 A CN 200410046529A CN 1574615 A CN1574615 A CN 1574615A
- Authority
- CN
- China
- Prior art keywords
- level
- signal
- output
- control signal
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 230000004044 response Effects 0.000 claims abstract description 35
- 239000013598 vector Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 101001084254 Homo sapiens Peptidyl-tRNA hydrolase 2, mitochondrial Proteins 0.000 description 5
- 102100030867 Peptidyl-tRNA hydrolase 2, mitochondrial Human genes 0.000 description 5
- 101100272590 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BIT2 gene Proteins 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000004304 visual acuity Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
Abstract
提供一种反馈控制系统及其方法。所述反馈控制方法包括(a)将参考信号的电平与第一和第二信号的电平进行比较，(b)如果第一和第二信号的电平低于参考信号的电平，则生成第一控制信号；如果第一和第二信号的电平高于参考信号的电平，则生成第二控制信号；如果参考信号的电平在第一信号的电平与第二信号的电平之间，则生成第三控制信号；(c)响应于第一至第三控制信号来控制输出信号的电平，(d)输出受控制的输出信号并生成第一信号和第二信号。
Description
本申请要求于2003年6月3日向韩国知识产权局提交的韩国专利申请第2003-35563号的优先权，其内容通过引用整体结合于此。
技术领域
本发明涉及一种半导体集成电路(IC)，更具体的，涉及一种消除噪声的方法及其系统，所述噪声是在利用反馈来控制半导体集成电路(IC)的模拟信号时所产生的。
背景技术
用于半导体集成电路(IC)的模拟电路反馈它自己的输出，并将该反馈输出与参考信号的电平进行比较，以便获得所希望的输出电平。模拟电路包括锁相环路(PLL)或延迟锁定环路(DLL)以及用于输出驱动器的阻抗控制电路或输出电流控制电路。
为控制模拟电路的输出，应当提供将模拟电路的输出与参考值进行比较的检测器、接收检测器的输出并控制模拟电路的输出值的控制器、以及存储和表示当前状态的状态机(state-machine)。
反馈控制方法包括模拟反馈控制方法和数字反馈控制方法。在模拟反馈控制方法中，检测器的输出是与参考值和模拟电路的输出电平的差值成正比的模拟电平，其中状态机的状态表示连续值。因此，输出状态也表示连续值。
相反，在数字反馈控制方法中，检测器的输出具有一个诸如1或0的有限离散值，并且通过改变有限状态机(FSM)(主要地，计数器)的值并基于所述值来控制模拟电路而获得输出值，所述有限状态机是状态机。因此，在数字反馈控制方法中，输出值不是连续的而是根据FSM的大小和分辨力而量化的。
模拟反馈控制方法和数字反馈控制方法两者都具有优点和缺点。但是，由于利用FSM进行控制，存储了当前状态并且可以进行多种处理，因此广泛使用数字反馈控制方法。
图1是利用模拟电路执行的传统数字反馈控制方法的方框图。
检测器110将当前输出值OUT与参考值REF进行比较，并确定输出的变化方向。根据确定结果，检测器110输出上升信号或下降信号UP/DOWN，计数器130响应上升信号或下降信号UP/DOWN来控制有限状态机(FSM)120的计数器130的值。
将计数器130的输出施加到数字-模拟转换器(DAC)140，并将其转换成模拟控制信号CTRL，并且利用该转换的模拟控制信号CTRL来控制模拟电路的输出值OUT，即发生器150的输出值OUT。
例如，如果当前输出值OUT小于所希望的参考值REF，则检测器110通过生成上升信号UP来增大计数器130的值。结果，模拟控制信号CTRL的电平升高。从而，输出值OUT增大并且达到参考值REF。通过重复上述操作，输出值OUT几乎与参考值相同。
从输出值OUT几乎与参考值REF相同时重复基于参考值REF的往复(coming and going)，并且将其称为开关式(bang-bang)。例如，如果输出值OUT比参考值REF小一点，则检测器110生成上升信号UP并将输出值OUT增大1。
但是，如果输出值OUT增大1后的值高于参考值REF，则在下一个比较操作期间，检测器110生成下降信号DOWN并控制输出值OUT返回其初始状态，并且继续重复上述的操作。上述的操作被称为开关式操作，并示于图2中。
开关式操作引起对于模拟输出值的噪声分量。在延迟锁定环路(DLL)中还引起跳动噪声。
发明内容
本发明提供一种能够消除输出噪声的反馈控制方法。
本发明还提供一种能够消除输出噪声的反馈控制系统。
根据本发明的一个方面，提供一种反馈控制方法，该方法包括步骤：(a)将参考信号的电平与第一和第二信号的电平进行比较；(b)如果第一和第二信号的电平低于参考信号的电平，则生成第一控制信号；如果第一和第二信号的电平高于参考信号的电平，则生成第二控制信号；如果参考信号的电平在第一信号的电平与第二信号的电平之间，则生成第三控制信号；(c)响应于第一至第三控制信号来控制输出信号的电平；(d)输出受控制的输出信号并生成第一信号和第二信号。
在一个实施例中，步骤(c)包括步骤：(c1)响应于第一至第三控制信号来增大预定的数字值，并输出增大的数字值；(c2)将输出的数字值转换成模拟值的输出控制信号；和(c3)响应于所述输出控制信号来控制输出信号的电平。
在一个实施例中，所述第一控制信号被用来升高输出信号的电平，所述第二控制信号被用来降低输出信号的电平，所述第三控制信号被用来保持输出信号的电平。
第一信号的电平可以比输出信号的电平高预定的偏移，第二信号的电平比输出信号的电平低所述的偏移。
第一信号和第二信号中的一个可以具有与输出信号的电平相同的电平，而另一个具有比输出信号的电平高或低预定的偏移的电平。
根据本发明的另一个方面，提供一种反馈控制系统。该系统包括检测器、控制器和输出信号生成器。
检测器将参考信号的电平与第一和第二信号的电平进行比较。如果第一和第二信号的电平低于参考信号的电平，则检测器生成第一控制信号；如果第一和第二信号的电平高于参考信号的电平，则检测器生成第二控制信号。如果参考信号的电平在第一信号的电平与第二信号的电平之间，则生成第三控制信号。控制器响应于第一至第三控制信号而生成用于控制输出信号的电平的输出控制信号。输出信号生成器响应于输出控制信号而输出受控制的输出信号并生成第一信号和第二信号。
控制器包括计数器，其响应于所述第一至第三控制信号而计数数字值并输出该数字值；以及数字-模拟转换器，其将计数器的输出转换成模拟值的输出控制信号。
在一个实施例中，第一控制信号被用来升高输出信号的电平，第二控制信号被用来降低输出信号的电平，第三控制信号被用来保持输出信号的电平。在一个实施例中，所述第一信号的电平比输出信号的电平高预定的偏移，所述第二信号的电平比输出信号的电平低所述的偏移。在一个实施例中，所述第一信号和第二信号中的一个具有与输出信号的电平相同的电平，而另一个具有比输出信号的电平高或低预定的偏移的电平。
根据本发明的另一个方面，提供一种输出驱动器电流控制电路，该电路包括检测器、计数器和输出驱动器控制器。
检测器将参考电流的电平与第一和第二信号的电平进行比较，如果第一和第二信号的电平低于参考电流的电平，则生成第一控制信号。如果第一和第二信号的电平高于参考电流的电平，则检测器生成第二控制信号；如果参考电流的电平在第一信号的电平与第二信号的电平之间，则检测器生成第三控制信号。
计数器响应于第一至第三控制信号而输出用于控制输出驱动器的电流电平的第一计数器位和第二计数器位。输出驱动器控制器响应于第一计数器位和第二计数器位而控制输出驱动器的电流电平，并生成第一信号和第二信号。
在一个实施例中，所述检测器包括第一比较部件，其将第一信号的电平与参考电流的电平进行比较；第二比较部件，其将第二信号的电平与参考电流的电平进行比较；确定部件，其响应于第一比较部件和第二比较部件的输出而生成第一至第三控制信号。
在一个实施例中，输出驱动器控制器包括第一输出驱动器，其响应于第一计数器位来控制输出驱动器的电流电平，并输出对应于受控制的电流电平的第一信号；和第二输出驱动器，其响应于第二计数器位来控制输出驱动器的电流电平，并输出对应于受控制的电流电平的第二信号。
第一控制信号可以被用来升高输出信号的电平，第二控制信号可以被用来降低输出信号的电平，第三控制信号可以被用来保持输出信号的电平。
所述输出驱动器电流控制电路可以安装在Rambus DRAM(内存总线式动态随机存取存储器)上。
附图说明
从如附图中所示的、本发明实施例的更加具体的描述中，本发明的上述和其他特征和优点将会更加明显。附图不必按照比例，而是重点在于图解说明本发明的原理。
图1是利用模拟电路执行的传统数字反馈控制方法的方框图。
图2图解了开关式操作。
图3是根据本发明的反馈控制方法的流程图。
图4是根据本发明的反馈控制系统的方框图。
图5是根据本发明实施例的输出驱动器电流控制电路的方框图。
图6是在其中将本发明应用于内存总线式动态随机存取存储器(RambusDRAM)的延迟锁定环路(DLL)的方框图。
具体实施方式
图3是根据本发明的反馈控制方法的流程图。参照图3，在步骤310，将参考信号的电平与第一和第二信号的电平进行比较。如果第一和第二信号的电平低于参考信号的电平，则在步骤320生成第一控制信号。如果第一和第二信号的电平高于参考信号的电平，则如步骤330和340所示生成第二控制信号。如果参考信号的电平在第一信号的电平和第二信号的电平之间，则在步骤350生成第三控制信号。
在步骤360，响应第一至第三控制信号来控制输出信号的电平，输出受控制的输出信号，并生成第一信号第二信号。
图4是根据本发明的反馈控制系统的方框图。
下文中，将参照图3和图4详细描述根据本发明的反馈控制系统及其方法。
在一个实施例中，通过图4的检测器410执行步骤310至350的操作，通过图4的控制器420和输出信号生成器450执行步骤360的操作。反馈第一和第二信号S1和S2而不是输出信号OUT，以和参考信号REF进行比较。
在第一信号S1和第二信号S2的电平之间存在微小的差异，并且第一信号S1和第二信号S2的值与输出信号OUT的电平非常接近。即，第一信号S1的电平可以比输出信号OUT的电平高预定的偏移，第二信号S2的电平可以比输出信号OUT的电平低所述偏移。
可选的，第一信号S1和第二信号S2中的一个具有与输出信号OUT的电平相同的电平，而另一个具有比输出信号OUT的电平高或低预定的偏移的电平。
这里，所述偏移是对应于图4的计数器430中的1位变化的输出信号OUT的电平变化量。随着输出信号OUT的电平被改变，第一和第二信号S1和S2的电平也被改变。
通过将第一信号S1、第二信号S2和参考信号REF进行比较，检测器410可以输出三个状态。
如果第一信号S1和第二信号S2的电平都低于参考信号REF的电平，则检测器410生成用于升高输出信号OUT的电平的第一控制信号CTRL1。如果第一信号S1和第二信号S2的电平都高于参考信号REF的电平，则检测器410生成用于降低输出信号OUT的电平的第二控制信号CTRL2。
另外，如果第一信号S1的电平高于参考信号REF的电平并且第二信号S2的电平低于参考信号REF的电平，则检测器410生成用于保持输出信号OUT的电平的第三控制信号CTRL3。
如果输出信号OUT的电平明显与参考信号REF的电平不同，则检测器410生成第一控制信号CTRL1或第二控制信号CTRL2。本领域的技术人员将容易理解如何根据前面的描述来构造检测器410。
第一控制信号CTRL1或第二控制信号CTRL2被用来增大或减小计数器430的数字值。数字-模拟转换器(DAC)440将计数器430的输出转换为模拟信号并生成作为输出控制信号OUTCTRL。将所述输出控制信号OUTCTRL施加到输出信号生成器450，并用来升高或降低输出信号OUT的电平。
本领域的技术人员将容易理解如何构造输出信号生成器450，该输出信号生成器450响应于输出控制信号OUTCTRL控制输出信号OUT的电平，并生成对于输出信号OUT的电平具有预定偏移的第一信号S1和第二信号S2。
通过上面的操作，输出信号OUT的电平变得逐渐接近于参考信号REF的电平。如果参考信号REF的电平在第一信号S1和第二信号S2的电平之间，检测器410生成第三控制信号CTRL3。
第三控制信号CTRL3被用来将计数器430的数字值保持在当前状态，随后被用来将输出信号OUT的电平保持在当前状态。从而，可以消除在开关式操作中产生的输出信号OUT的噪声。
如果参考信号REF的电平变化，则输出信号OUT的电平也跟随参考信号REF。
图5是根据本发明实施例的输出驱动器电流控制电路的方框图。
参照图5，输出驱动器电流控制电路500包括检测器530、计数器520和输出驱动器控制器510。
检测器530将参考电流REFC的电平与第一和第二信号S1和S2的电平进行比较，如果第一和第二信号S1和S2的电平低于参考电流REFC的电平，则生成第一控制信号；如果第一和第二信号S1和S2的电平高于参考电流REFC的电平，则生成第二控制信号；如果参考电流REFC的电平在第一信号S1的电平和第二信号S2的电平之间，则生成第三控制信号CTRL3。
计数器520响应于第一至第三控制信号CTRL1、CTRL2和CTRL3输出用于控制输出驱动器的电流电平的第一计数器位CCBIT1和第二计数器位CCBIT2。输出驱动器控制器510响应于第一计数器位CCBIT1和第二计数器位CCBIT2控制输出驱动器的电流电平，并生成第一信号S1和第二信号S2。
下文中，将参照图5详细描述根据本发明实施例的输出驱动器电流控制电路的操作。
典型Rambus DRAM的输出单元包括多个输出驱动器，每个输出驱动器连接至多个输出端衰减器(output pad)(未示出)中的每一个。每个输出驱动器从存储器阵列(未示出)接收数据并通过每个输出端衰减器将该数据输出至外部。
输出驱动器包括多个晶体管对，在所述晶体管对中接收数据的NMOS晶体管和接收从预定的计数器输出的计数器位的NMOS晶体管串行连接。从计数器输出的计数器位被用来导通或截止相应的NMOS晶体管，并用来控制输出驱动器的电流电平。
在典型的Rambus DRAM中，仅利用一个输出驱动器以开关式控制方式将整个输出驱动器的电流电平保持在大约28.6mA。
但是，如果输出驱动器的电流电平达到了所希望的电平，图5的输出驱动器电流控制电路500利用对于两个输出驱动器DRV1和DRV2具有预定的偏移的第一和第二计数器位CCBIT1和CCBIT2来保持输出驱动器的电流电平。
输出驱动器控制器510包括第一输出驱动器DRV1和第二输出驱动器DRV2。第一输出驱动器DRV1响应于第一计数器位CCBIT1来控制第一输出驱动器DRV1的电流电平，并输出对应于第一输出驱动器DRV1的受控制的电流电平的第一信号S1。
第二输出驱动器DRV2响应于第二计数器位CCBIT2来控制第二输出驱动器DRV2的电流电平，并输出对应于第二输出驱动器DRV2的受控制的电流电平的第二信号S2。
第一和第二输出驱动器DRV1和DRV2响应于第一和第二计数器位CCBIT1和CCBIT2根据NMOS晶体管是否导通来确定第一和第二输出驱动器DRV1和DRV2的电流电平。
检测器530将参考电流REFC的电平与第一和第二信号S1和S2的电平进行比较。第一信号S1对应于第一输出驱动器DRV1的电流电平，第二信号S2对应于第二输出驱动器DRV2的电流电平。
检测器530包括第一比较部件540、第二比较部件550和确定部件560。第一比较部件540将第一信号S1的电平与参考电流REFC的电平进行比较。第二比较部件550将第二信号S2的电平与参考电流REFC的电平进行比较。
确定部件560响应于第一比较部件540及第二比较部件550的输出而生成第一至第三控制信号CTRL1、CTRL2和CTRL3。
如果第一和第二信号S1和S2的电平都低于参考电流REFC的电平，则确定部件560生成用于升高第一和第二输出驱动器DRV1和DRV2的电流电平的第一控制信号CTRL1。
如果第一和第二信号S1和S2的电平都高于参考电流REFC的电平，则确定部件560生成用于降低第一和第二输出驱动器DRV1和DRV2的电流电平的第二控制信号CTRL2。
如果参考电流REFC的电平在第一信号S1的电平和第二信号S2的电平之间，则确定部件560生成用于保持第一和第二输出驱动器DRV1和DRV2的电流电平的第三控制信号CTRL3。
计数器520响应于第一至第三控制信号CTRL1、CTRL2和CTRL3而输出用于控制第一和第二输出驱动器DRV1和DRV2的电流电平的第一计数器位CCBIT1和第二计数器位CCBIT2。如果接收到第一控制信号CTRL1，则计数器520通过执行向上计数操作生成第一计数器位CCBIT1和第二计数器位CCBIT2作为较大值。
然后，第一和第二输出驱动器DRV1和DRV2的电流电平被升高，并且第一和第二信号S1和S2的电平变为接近于参考电流REFC的电平。
如果接收到第二控制信号CTRL2，则计算器520通过执行向下计数操作生成第一计算器位CCBIT1和第二计数器位CCBIT2作为较小值；然后，第一和第二输出驱动器DRV1和DRV2的电流电平被减小，并且第一和第二信号S1和S2的电平变为接近于参考电流REFC的电平。
在重复上述操作之后，并且如果参考电流REFC的电平在第一信号S1的电平和第二信号S2的电平之间，则确定部件560生成第三控制信号CTRL3，并且计数器520保持当前计数器值。然后，第一计数器位CCBIT1和第二计数器位CCBIT2保持恒定以使得第一和第二输出驱动器DRV1和DRV2的电流电平保持恒定。
输出驱动器的电流电平不能保持在开关式状态，但是可以利用图5的输出驱动器电流控制电路500将其保持为恒定。
图6是图解说明在其中将本发明应用于Rambus DRAM的延迟锁定环路(DLL)的结构的方框图。
典型Rambus DRAM的延迟锁定环路(DLL)(未示出)在一个参考相位环路中生成八个相位向量，并响应于计数器位从该八个相位向量中选择两个相位向量。通过相位混合器将所选择的两个相位向量进行混合，成为具有所希望的相位的信号，并输出至时钟缓冲器。
图6示出了一个在其中将本发明应用于Rambus DRAM的DLL实施例。
第一和第二相位选择器620和630响应于第一和第二计数器位BIT1和BIT2，从自参考相位环路610输出的八个相位向量k0至k7中选择两个相位向量，并输出所选择的两个相位向量。第一和第二相位混合器640和650将每个接收到的相位向量相互混合，并将具有所希望的相位的信号输出至时钟缓冲器。
在这一情形中，计数器660接收输出至时钟缓冲器的第一相位混合器640的输出和第二相位混合器650的输出，并生成第一和第二计数器位BIT1和BIT2。第一计数器位BIT1比第二计数器位BIT2大或小1。
将第一计数器位BIT1施加到第一相位选择器620并选择一个信号，该信号具有比由第二计数器位BIT2所选择的相位大或小预定数量的相位。
然后，通过控制第一和第二计数器位BIT1和BIT2，可以产生一个相位向量，该相位向量具有所选择的相位向量之间的、所希望的相位，并且可以将具有预定相位而没有开关式噪声的信号输出至时钟缓冲器。
如上所述，在根据本发明的反馈控制方法和系统中，可以消除当利用反馈来控制半导体集成电路(IC)的模拟信号时产生的输出噪声。
虽然已经参考本发明的优选实施例详细示出和描述了本发明，但本领域的技术人员应当明白，可以在不背离如附加的权利要求所限定的本发明的精神和范围的情况下，对本发明在形式和细节上作出各种变化。
Claims (15)
1.一种反馈控制方法，包括步骤：
(a)将参考信号的电平与第一和第二信号的电平进行比较；
(b)如果第一和第二信号的电平低于参考信号的电平，则生成第一控制信号；如果第一和第二信号的电平高于参考信号的电平，则生成第二控制信号；如果参考信号的电平在第一信号的电平与第二信号的电平之间，则生成第三控制信号；
(c)响应于所述第一至第三控制信号来控制输出信号的电平；
(d)输出受控制的输出信号并生成第一信号和第二信号。
2.如权利要求1所述的方法，其中所述第一控制信号被用来升高输出信号的电平，所述第二控制信号被用来降低输出信号的电平，所述第三控制信号被用来保持输出信号的电平。
3.如权利要求1所述的方法，其中所述第一信号的电平比输出信号的电平高预定的偏移，所述第二信号的电平比输出信号的电平低所述的偏移。
4.如权利要求1所述的方法，其中所述第一信号和第二信号中的一个具有与输出信号的电平相同的电平，而另一个具有比输出信号的电平高或低预定的偏移的电平。
5.如权利要求1所述的方法，其中所述步骤(c)包括步骤：
(c1)响应于所述第一至第三控制信号来增大预定的数字值，并输出增大的数字值；
(c2)将输出的数字值转换成模拟值的输出控制信号；和
(c3)响应于所述输出控制信号来控制输出信号的电平。
6.一种控制反馈系统，包括：
检测器，其将参考信号的电平与第一和第二信号的电平进行比较，如果第一和第二信号的电平低于参考信号的电平，则生成第一控制信号；如果第一和第二信号的电平高于参考信号的电平，则生成第二控制信号；如果参考信号的电平在第一信号的电平与第二信号的电平之间，则生成第三控制信号；
控制器，其响应于所述第一至第三控制信号而生成用于控制输出信号的电平的输出控制信号；和
输出信号生成器，其响应于输出控制信号而输出受控制的输出信号并生成第一信号和第二信号。
7.如权利要求6所述的系统，其中所述控制器包括：
计数器，其响应于所述第一至第三控制信号而计数数字值并输出该数字值；和
数字-模拟转换器，其将计数器的输出转换成模拟值的输出控制信号。
8.如权利要求6所述的系统，其中所述第一控制信号被用来升高输出信号的电平，所述第二控制信号被用来降低输出信号的电平，所述第三控制信号被用来保持输出信号的电平。
9.如权利要求6所述的系统，其中所述第一信号的电平比输出信号的电平高预定的偏移，所述第二信号的电平比输出信号的电平低所述的偏移。
10.如权利要求6所述的系统，其中所述第一信号和第二信号中的一个具有与输出信号的电平相同的电平，而另一个具有比输出信号的电平高或低预定的偏移的电平。
11.一种输出驱动器电流控制电路，包括：
检测器，其将参考电流的电平与第一和第二信号的电平进行比较，如果第一和第二信号的电平低于参考电流的电平，则生成第一控制信号；如果第一和第二信号的电平高于参考电流的电平，则生成第二控制信号；如果参考电流的电平在第一信号的电平与第二信号的电平之间，则生成第三控制信号；
计数器，其响应于所述第一至第三控制信号而输出用于控制输出驱动器的电流电平的第一计数器位和第二计数器位；和
输出驱动器控制器，其响应于所述第一计数器位和第二计数器位而控制输出驱动器的电流电平，并生成第一信号和第二信号。
12.如权利要求11所述的电路，其中所述检测器包括：
第一比较部件，其将第一信号的电平与参考电流的电平进行比较；
第二比较部件，其将第二信号的电平与参考电流的电平进行比较；
确定部件，其响应于第一比较部件和第二比较部件的输出而生成第一至第三控制信号。
13.如权利要求11所述的电路，其中所述输出驱动器控制器包括：
第一输出驱动器，其响应于第一计数器位来控制输出驱动器的电流电平，并输出对应于受控制的电流电平的第一信号；和
第二输出驱动器，其响应于第二计数器位来控制输出驱动器的电流电平，并输出对应于受控制的电流电平的第二信号；
14.如权利要求11所述的电路，其中所述第一控制信号被用来升高输出信号的电平，所述第二控制信号被用来降低输出信号的电平，所述第三控制信号被用来保持输出信号的电平。
15.如权利要求11所述的电路，其中所述输出驱动器电流控制电路安装在Rambus DRAM上。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR35563/2003 | 2003-06-03 | ||
| KR35563/03 | 2003-06-03 | ||
| KR1020030035563A KR100546327B1 (ko) | 2003-06-03 | 2003-06-03 | 피드백 제어 시스템 및 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1574615A true CN1574615A (zh) | 2005-02-02 |
| CN100492895C CN100492895C (zh) | 2009-05-27 |
Family
ID=33487841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100465293A Expired - Fee Related CN100492895C (zh) | 2003-06-03 | 2004-06-01 | 反馈控制系统和方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7164295B2 (zh) |
| KR (1) | KR100546327B1 (zh) |
| CN (1) | CN100492895C (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102111142A (zh) * | 2009-12-29 | 2011-06-29 | 海力士半导体有限公司 | 用于半导体集成电路的接口装置和其接口方法 |
| CN102147595A (zh) * | 2010-12-16 | 2011-08-10 | 中国兵器工业第二○六研究所 | 防止数字反馈控制系统失控的软件保护方法 |
| CN103378806A (zh) * | 2012-04-25 | 2013-10-30 | 三星电机株式会社 | 压控振荡装置和驱动压控振荡装置的方法 |
| CN110557016A (zh) * | 2018-05-31 | 2019-12-10 | 西门子(深圳)磁共振有限公司 | 电源装置和磁共振成像系统 |
| CN114020679A (zh) * | 2021-11-12 | 2022-02-08 | 中国船舶重工集团公司第七一一研究所 | I2c总线控制电路及用于船舶的电路系统 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7119549B2 (en) * | 2003-02-25 | 2006-10-10 | Rambus Inc. | Output calibrator with dynamic precision |
| ES2529553T3 (es) * | 2007-09-05 | 2015-02-23 | Savant Systems Llc | Sistema y procedimiento expandible de control de multimedios |
| KR102432800B1 (ko) | 2017-11-20 | 2022-08-17 | 에스케이하이닉스 주식회사 | 피드백 시스템 및 그 동작 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2530904B2 (ja) * | 1988-02-22 | 1996-09-04 | 富士通株式会社 | 最適識別レベル制御方式 |
| JPH0594222A (ja) * | 1991-09-30 | 1993-04-16 | Rohm Co Ltd | 定電圧制御回路内蔵ｉｃ |
| KR930010674A (ko) * | 1991-11-26 | 1993-06-23 | 정용문 | 전압 보호 회로 |
| FR2709005B1 (fr) * | 1993-08-13 | 1995-11-10 | Motorola Semiconducteurs | Circuit destiné à une utilisation avec un agencement de retour. |
| US5905403A (en) * | 1997-09-29 | 1999-05-18 | Credence Systems Corporation | Multiple output programmable reference voltage source |
| FR2793091B1 (fr) * | 1999-04-30 | 2001-06-08 | France Telecom | Dispositif d'asservissement de frequence |
| KR100400224B1 (ko) * | 2001-06-27 | 2003-10-01 | 삼성전자주식회사 | 오프셋 보상 기능을 갖는 버스트 모드 수신 장치 및 그의데이타 복원 방법 |
-
2003
- 2003-06-03 KR KR1020030035563A patent/KR100546327B1/ko not_active IP Right Cessation
-
2004
- 2004-05-18 US US10/848,034 patent/US7164295B2/en not_active Expired - Fee Related
- 2004-06-01 CN CNB2004100465293A patent/CN100492895C/zh not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102111142A (zh) * | 2009-12-29 | 2011-06-29 | 海力士半导体有限公司 | 用于半导体集成电路的接口装置和其接口方法 |
| CN102111142B (zh) * | 2009-12-29 | 2015-04-08 | 海力士半导体有限公司 | 用于半导体集成电路的接口装置 |
| CN102147595A (zh) * | 2010-12-16 | 2011-08-10 | 中国兵器工业第二○六研究所 | 防止数字反馈控制系统失控的软件保护方法 |
| CN103378806A (zh) * | 2012-04-25 | 2013-10-30 | 三星电机株式会社 | 压控振荡装置和驱动压控振荡装置的方法 |
| CN110557016A (zh) * | 2018-05-31 | 2019-12-10 | 西门子(深圳)磁共振有限公司 | 电源装置和磁共振成像系统 |
| CN110557016B (zh) * | 2018-05-31 | 2021-07-30 | 西门子(深圳)磁共振有限公司 | 电源装置和磁共振成像系统 |
| CN114020679A (zh) * | 2021-11-12 | 2022-02-08 | 中国船舶重工集团公司第七一一研究所 | I2c总线控制电路及用于船舶的电路系统 |
| CN114020679B (zh) * | 2021-11-12 | 2023-11-07 | 中国船舶集团有限公司第七一一研究所 | I2c总线控制电路及用于船舶的电路系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040104968A (ko) | 2004-12-14 |
| CN100492895C (zh) | 2009-05-27 |
| US7164295B2 (en) | 2007-01-16 |
| US20040246041A1 (en) | 2004-12-09 |
| KR100546327B1 (ko) | 2006-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1487669A (zh) | 内部修正占空比的延时锁定环电路及其占空比修正方法 | |
| CN1808902A (zh) | 输出电路、半导体器件和调整输出电路的特性的方法 | |
| CN1113362C (zh) | 减少其输入缓冲电路所消耗的电流的同步型半导体存储器 | |
| CN1158767C (zh) | 时间数字转换器以及利用该转换器的锁定电路和方法 | |
| CN1794580A (zh) | 用于半导体存储器装置中的延迟锁定回路及其方法 | |
| CN1716783A (zh) | 寄存器控制的延迟锁定回路及其控制方法 | |
| CN1040377C (zh) | 半导体集成电路装置 | |
| CN1700354A (zh) | 用于产生可变参考电平的读出放大器及方法 | |
| CN1801625A (zh) | 延时锁定环路及具有该延时锁定环路的半导体存储器 | |
| CN1790546A (zh) | 数字工作周期改正器 | |
| CN1767055A (zh) | 延迟锁定回路及其锁定方法 | |
| CN1231548A (zh) | 能够抑制抖动的数字锁相环 | |
| CN1637925A (zh) | 提供多个工作电压的半导体器件卡 | |
| CN1591683A (zh) | 数据输出驱动器 | |
| CN1574615A (zh) | 反馈控制系统和方法 | |
| CN1885720A (zh) | 时钟生成电路和时钟生成方法 | |
| CN101075478A (zh) | 半导体存储器和刷新周期控制方法 | |
| CN1747065A (zh) | 用于生成参考电压的方法和电路 | |
| CN1661918A (zh) | 时钟占空系数校正电路 | |
| CN1934786A (zh) | 使用两个混合器延迟的可变延迟线 | |
| CN1457149A (zh) | 基于升降编码的数/模转换器和延迟锁定环设备及方法 | |
| CN1503267A (zh) | 用于高速输出数据的管线锁存器电路 | |
| CN1941168A (zh) | 快速预先充电电路及提供存储器元件快速预先充电的方法 | |
| US11170829B2 (en) | Semiconductor device performing duty ratio adjustment operation | |
| CN1674150A (zh) | 半导体存储器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090527 Termination date: 20140601 |