CN1571928A - 装配及测试一种电子模块的方法 - Google Patents

装配及测试一种电子模块的方法 Download PDF

Info

Publication number
CN1571928A
CN1571928A CNA028179382A CN02817938A CN1571928A CN 1571928 A CN1571928 A CN 1571928A CN A028179382 A CNA028179382 A CN A028179382A CN 02817938 A CN02817938 A CN 02817938A CN 1571928 A CN1571928 A CN 1571928A
Authority
CN
China
Prior art keywords
integrated circuit
module
test
module substrate
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028179382A
Other languages
English (en)
Other versions
CN1571928B (zh
Inventor
B·N·埃尔德瑞基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FormFactor Inc
Original Assignee
FormFactor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FormFactor Inc filed Critical FormFactor Inc
Publication of CN1571928A publication Critical patent/CN1571928A/zh
Application granted granted Critical
Publication of CN1571928B publication Critical patent/CN1571928B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505Test of Modular systems, e.g. Wafers, MCM's
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134Stud bumping, i.e. using a wire-bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00013Fully indexed content
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49004Electrical device making including measuring or testing of device or component part
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种以可拆卸方式装配的、将集成电路附加到一个模块基板的电子模块。该模块然后在特定的操作速率下得到测试。如果该模块无法以被测速率正确操作,那么用新的集成电路来替换引起操作失败的集成电路或多个电路,且模块得到重新测试。一旦确定模块能以被测速率正确操作,那么模块可被额定以被测速率操作,且可以出售,或模块可在一种更高的速率下得到测试。

Description

装配及测试一种电子模块的方法
技术领域
本发明针对一种经过改良的、装配及测试一种电子模块的方法,更具体而言,针对可拆卸互连的使用,以便允许去除和替换包含模块的单个集成电路。
背景技术
现代电子或计算机系统时常包括一个或更多的、组成一种模块主板的电子模块,例如一种印刷电路板,许多集成电路被安装在印刷电路板之上。典型情况下,模块主板针对下列操作而包括传导性迹线,例如形成集成电路的互连;将电源、接地、及/或电压基准信号供应到模块主板以及集成电路之上;且将数据、控制、时序、时钟及/或其它信号供应到模块主板之上,以及从模块主板之上将其去除。典型情况下,模块主板也包括连接器,以便连结到全部电子系统的其它模块主板,其它模块或其它元件。这种电子模块经常必须能以可靠方式在一种给定时钟速率、数据速率、或操作速率(以下集体称为“操作速率”或简单称为“速率”)下工作。典型情况下,这种模块在销售给客户时可以保证该模块能以其额定速率操作。
图1说明现有技术中制造、额定、和测试电子模块的方法的通常步骤,以便确定它们能以一种特定速率来操作。最初,制造102集成电路,其可能是微处理器、存储器、微控制器、模拟电路、数字信号处理电路,或任何其它类型的集成电路。典型情况下,每个集成电路以单个方式得到测试,以便决定它的最大操作速率104。然而,每个集成电路实际被测的操作速率必须被降低等级106。需要降低等级的首要理由是因为测试集成电路的环境不同于模块环境。举例来说,典型情况下,集成电路是单独被测试的,但将会在包含其它集成电路和具有互连的一种模块主板的系统中进行操作。确实,在集成电路之间提供信号路径、且提供到自身远离模块主板的连结的模块主板上的互连可能产生寄生现象,该现象可能显著减少集成电路的操作速率。
对集成电路的被测操作速率进行降低等级处理提供了一种安全限度(有时被称为“防护带”),以增加模块将能以其组成的集成电路的额定速率(如经过降低等级处理的速率)进行操作的可能性。一旦得到单独测试和额定,集成电路就根据它们经过降低等级的速率额定108得到分类(或“用箱储存”)。
通过选择分类集成电路,使其进入符合操作速率110的组或箱之内,可以装配旨在以一种特定速率操作的模块。被装配的模块然后得到测试112。通过测试的模块被销售和运送给客户114,而典型情况下,未能通过的模块则被丢弃。
应该清楚,防护带的使用在生产电子模块的过程中导致了效率低下。举例来说,一些集成电路,如果不是很多,将能以一种高于它们在模块环境中得到降低等级处理的额定的速率来操作。对这些集成电路进行防护带处理会造成集成电路的使用小于其全部能力。另一方面,如果集成电路没有得到防护带处理,那些在模块环境中无法以被测速率适当工作的集成电路将会导致任何包括它们在内的模块出现故障。因此,需要采取方法最小化或消除对防护带集成电路的需要,而不会引起大量装配模块的故障。
发明内容
本发明针对一种经过改良的、装配和测试一种电子模块的方法。通过以可拆卸方式将集成电路附加到一种模块基板,装配一种模块。该模块然后在特定操作速率下得到测试。如果该模块无法以被测速率正确操作,那么用新的集成电路来替换引起操作失败的集成电路或多个电路,且模块得到重新测试。一旦确定模块能以被测速率正确操作,那么模块可被额定以被测速率操作,且可以出售,或模块可在一种更高的速率下得到测试。
附图简单介绍
图1举例说明现有技术中制造、额定、和测试电子模块的方法的通常步骤。
图2举例说明例证本发明一种实施例的过程,其中一模块得到装配和测试。
图3举例说明一种示范性的装配模块。
图4A和4B举例说明示范性的传导性弹性触点。
图5A举例说明位于一种集成电路和一种模块主板之间的一种示范性暂时互连。
图5B举例说明使图5A的互连成为永久互连的焊料的使用。
图5C举例说明使图5的互连成为永久互连的一种粘合剂的使用。
图5D举例说明在一种集成电路和一种模块主板之间形成一种示范性互连的夹的使用。
图6举例说明在一种集成电路和一种模块主板之间的一种示范性互连。
图7举例说明在一种集成电路和一种模块主板之间的一种示范性互连。
图8举例说明在一种集成电路和一种模块主板之间的一种示范性互连。
图9举例说明在一种集成电路和一种模块主板之间的一种示范性互连。
图10举例说明在一种集成电路和一种模块主板之间的一种示范性互连。
图11A-11D举例说明在一种集成电路和一种模块主板之间的一种示范性互连。
图12a-12D举例说明在一种集成电路和一种模块主板之间的一种示范性互连。
图13A举例说明在一种集成电路和一种模块主板之间的一种示范性暂时互连。
图13B举例说明得到永久处理的图13A的互连。
图14a-14C举例说明将集成电路安装到一种模块基板上的一种示范性装配。
图15A-15C举例说明图14A-14C的侧面-截面剖视图。
图16A-18D举例说明示范性的、以平版印刷方式形成的传导性弹性触点。
图19举例说明一种示范性机器人工作单元的简单示意图。
图20A举例说明使用图1说明的现有技术方法装配的三个示范性模块。
图20B举例说明使用图2的实施例装配的三个示范性模块。
图21举例说明本发明的另一种示范性实施例,其中一一种模块得到装配和测试。
图22举例说明另一种示范性机器人工作单元。
图23举例说明本发明另一种示范性实施例,其中一种模块得到装配和测试。
图24A和24B举例说明本发明的另一种示范性实施例,其中一种模块得到装配和测试。
图25举例说明本发明的另一种示范性实施例,其中一种模块得到装配和测试。
具体实施方式
本发明针对一种经过改良的、装配和测试一种电子模块的方法。下列说明描述了本发明的示范性实施例和应用。然而,本发明不限于这些示范性实施例和应用,也不限于示范性实施例和应用的操作方式以及在此处得到描述的方式。
图2显示举例说明本发明一种示范性实施例的过程。如图显示,该示范性过程由集成电路202的获得开始。集成电路经过测试,以便决定它们的最大操作速率204,且集成电路被分类进入以集成电路206的被测性能为基础的组之内。测试集成电路的操作速率的一种方法是暂时装配一种模块,且在一系列操作速率下测试该模块,并因此额定和分类单个的集成电路。然而,集成电路可能以单个方式或以其它方式得到测试,以便决定它们的操作速率额定。
一旦被分类进入速率类别之内,来自一种特定速率类别的集成电路就以可拆卸方式得到装配,以便形成一种模块208。被装配的模块然后以特定速率类别210得到测试。如果模块无法通过212,则失败的集成电路或多个电路被从模块上去除,且用新的集成电路214来替换,且模块再一次得到测试210。如果模块通过212,集成电路和基板之间的连结可在步骤216得到永久处理。然后,模块被额定以被测速率218操作,之后它可以被销售和运送给客户220。
现在对图2说明的每一步骤进行更详细的讨论可能在步骤202提供的集成电路的类型由将得到构建的模块的类型所驱动。可能被提供的集成电路类型的非专用例子包括微处理器、存储器、数字信号处理器、微控制器,数字逻辑线路、变换电路、模拟电路、针对应用的电路等。
提供集成电路202的方式对本发明而言并非是决定性的,且可以使用任何过程来获得集成电路。典型情况下,一种形成的集成电路可以作为一种半导体薄片上的许多薄片之一。一旦薄片得到制造,就在薄片上进行初始功能性测试,且薄片然后被切成薄片。通过功能性测试的薄片得到包装,且在典型情况下要进行额外的测试,包括烧进测试。然而,再次声明,集成电路可能是任何类型的集成电路,且可能通过任何方法来提供。另外,集成电路可能经过包装或未经包装。
集成电路204得到速率测试的方式对本发明而言也不是至关重要的。本技术领域的专业人士熟知多种设备和许多方法以便决定集成电路最好的或几乎最好的操作速率,且可以使用任何这种设备和方法。确实,如下文所讨论的那样,这个步骤是可选的,且没有被包括在发明的其它替代性实施例中。应该注意,速率测试步骤204可能与提供集成电路的步骤结合起来,以便在步骤202提供的集成电路已经过速率测试。
较佳方法是集成电路对应针对模块的一些可能的操作速率额定之一被分类206进入、且被储存在组之内(即,“用箱储存”)。举例来说,如果电子模块将要有三个可能速率额定之一——600兆赫(″MHz″),700MHz或800MHz——那么在步骤204以600MHz和699MHz之间的速率得到测试的集成电路将以600MHz得到额定并被储存或“用箱储存”在一起。同样地,以700MHz和799MHz之间的速率得到测试的集成电路以700MHz得到额定,且被储存在一起,且以800MHz或更快的速率被测试的集成电路以800MHz得到额定,且被储存在一起。在600MHz之下得到测试的集成电路会被丢弃或在别处使用。该步骤206也可能被与提供集成电路的步骤结合,以便在步骤202提供的集成电路已经过速率测试,且根据速率被分类进入组之内。当然,既然速率测试步骤204是可选的,则根据速率206的集成电路分类步骤也是可选的。
较佳方法是,如同上文的讨论一样,集成电路没有得到降低等级处理,以便在步骤206提供一种防护带,相反,根据它们的实际被测速率性能得到分类处理。然而,可以替换的方法是,集成电路的速率性能可得到降低等级处理,以便提供一定量的防护带。然而,即使这样做,典型情况下,防护带也不需要与现有技术方法中的防护带同样大。
举例来说,如果认为需要一种10MHz的防护带,那么以610MHz和709MHz之间的速率测试的集成电路将以600MHz得到额定,且被储存在一起。而且,以710MHz和809MHz之间的速率得到测试的集成电路将以700MHz得到额定,且被储存在一起,而以810MHz或更高的速率测试的集成电路则被额定为800MHz,且被储存在一起。在610MHz以下得到测试的集成电路会被丢弃,或在其它地方使用。可用10MHz之外的防护带,但依照上文的讨论,在一种较佳实施例中,没有使用防护带,或使用一种小的防护带。正如上文所提到的那样,步骤204和206可能被完全省略,且一种最初装配的模块(下文讨论的步骤208)没有首先决定集成电路的速率额定。
为了在步骤208装配一种模块,来自一种特定组(也就是,符合一种特定速率额定)的集成电路得到选择,且被放置在一种模块基板上,典型情况下,该基板是一种模块主板。举例来说,如图3所示,从一种700MHz的箱中选择集成电路302,每个电路都在速率测试步骤204期间被额定为700MHz(使用上述例证),且被放置在模块主板314上,以便形成模块300。当然,如果集成电路302一点都不相似(举例来说,其中之一是一种微处理器,而另一种则是存储器芯片),那么必须将适当的集成电路放在模块基板314上的对应位置上。许多已知的技术和机器可以被用来抓去经过选择的集成电路,且将它们放置在一种模块基板之上,且本发明可以使用任何这种技术或机器。举例来说,一种机器人工作单元(未显示)可被配置去挑选适当的集成电路302,并将它们放置在模块主板314上。这种机器人操作单元的选择和配置是本技术领域的从业人员可以掌握的技术而且本发明可使用任何已知的单元。当然,可以通过手动或通过自动和手动结合的方法来选择、并将集成电路放置在模块上。
应该注意,集成电路302可被放置在模块314的单面或两面上。典型情况下,模块主板314包括电连接器306,以便连结到全部电子系统的其它模块主板或其它元件。
使用可轻易获得的可拆卸连接,将集成电路302安装到模块主板314上。下文将更详细地讨论这样一种情形,即可拆卸连接的使用允许引起模块无法以额定速率通过功能性测试的集成电路302可以得到容易的去除,并用新的集成电路来替换。
一般而言,一种集成电路302和模块基板314之间的连结包括一个位于集成电路的一种输入/输出端子之上的接触器,以及位于模块基板上的一种对应接触器。一种较佳的连接包括传导性的延长接触,其可能是一种弹性触点,被以稳固方式固定到一种集成电路302的输入/输出端子和一种在模块主板314之上或之中形成的对应插座。
图4A举例说明一种本发明可能使用的示范性延长、弹性互连元件410的截面视图。互连元件410包含一种被接线结合到基板402(举例来说,一种集成电路)上的端子404的接线芯430。可用标准的接线结合技术。较佳方法中,接线芯430是用一种柔软的、容易成型的材料来制造。根据所选择材料,接线芯430可能被做成几乎任何形状。然而,一种柔软的、容易成型的材料通常不特别具有强度或不具备弹性。为了使结构更加具有强度及/或弹性,在接线芯430上形成一种涂层432。较佳方法是,涂层432由一种比接线芯430更具有强度、硬度、及/或弹性的材料制成。如果是这种情形,那么涂层432就将强度、硬度及/或弹性传递给互连元件410。通过使用一种针对接线芯430的柔软的、容易成型的材料以及一种针对涂层432的更具强度和弹性的材料组合,可以用实际上任何的形状形成具有强度和弹性的互连结构410。因此,图4A举例说明的形状只是示范性的。举例来说,可以形成在方向上具有一个或更多改变的、弯曲的、之字形等延长形状(举例来说,参照图4A,可以具有″x″,“y,″及/或″z″方向)。图4B举例说明在方向上具有两个弯曲或变化的示范性形状。
虽然图4A和4B举例说明的互连元件410由两种材料所组成(一种接线芯430和一种涂层432),但附加材料可被包含在互连元件的组成中。举例来说,一种或更过材料附加涂层可以被包括在接线芯430和涂层432之间。同样地,一种或多种其它材料涂层可被形成在涂层432上。除此之外,在可选择的方法中,可以将添加剂加入构成互连结构410的一种或多种材料中,且互连结构可获得热处理,以便改良或操纵结构的物理和机械性质。U.S.专利第6,150,186号描述了示范性添加剂和热处理,此处完整引用作为参考。U.S.专利第5,476,211号,U.S.专利第5,917,707号和U.S.申请序号08/452,255(1995年5月26日归档)详细描述了图4A和4B举例说明的互连元件的多种变更,包括形状、结构,以及制造过程,此处完整引用作为参考。
图5A举例说明一种具有多个输入/输出端子504(显示两个)的集成电路502,其中端子上固定了多个弹性触点510(显示两个)。弹性触点510可能是图4A和4B说明的多层弹性触点。在可以替代的方法中,弹性触点510可用一种单层有弹性的材料来制成,而不是图4A和4B所显示的多层材料。除此之外,且依照下文结合图14A到16所讨论的内容,弹性触点510可通过平版印刷方式得到形成,延长弹性触点。此外,可用依然能延长的非弹性触点来替换弹性触点510,这种触点可以充份延伸,远离集成电路,以便与模块主板中的接触位置或插座(举例来说,垫、凹口、通路、孔洞、端子等)发生接触。经过金属处理的聚合物冲击以及填充性的传导性聚合物凸起是这种触点的两个非排它性例子。(所有这种从集成电路上的输入/输出垫凸出的触点此处都被称为“凸起触点”,“延长触点”或“延长互连元件”。)
模块主板514包括多个接触垫516(显示两个),以便与弹性触点510发生电接触。在图2的步骤208,一种集成电路,例如一种图5A举例说明的502,可能通过使集成电路与模块主板发生接触、且将一种暂时力512施加到集成电路502而被以可拆卸方式装配到模块主板514,其中暂时力的方向通常如图5A所示指向模块主板514。只要通过去除暂时力512,且将集成电路从模块主板上移开,就可以容易地将集成电路502从模块主板514上去除。可用一种机器人工作单元来施加暂时力512,该单元也得到配置来将集成电路502从模块主板514上移开。当然,可施加该力,且可以通过手动或自动和手动方法的组合来去除集成电路。
如同下文更详细的讨论所揭示的那样,图5B和5C举例说明了两种示范性方法,以便在模块以给定的操作速率通过测试之后使步骤216的装配得到永久化处理。弹性触点510可被焊接518到端子516(见图5B),或将一种粘合剂520应用在集成电路502和模块主板514之间(见图5C)。
图5D举例说明夹530的使用,以便将集成电路502固定到图2步骤208的模块主板514。如图所示,夹530被附加到模块主板514,且是柔性的。为了装配一种模块208,夹被移到位置530′,允许一种集成电路502与模块主板514发生接触。只要通过将夹移入位置530′,并将集成电路移离模块主板,就可以容易地将集成电路502从模块主板上去除。
图6和7举例说明了图5A的示范性变更。如图6所示,集成电路602上的弹性触点610与模块主板614上的传导性凹口616发生接触。应该注意,凹口616可能具有任何形状,包括、但不限于半圆、方形、和矩形。在图7中,集成电路702上的弹性触点710被容纳到模块主板714上的传导性通孔716中。如同上文图6所显示的那样,在图2的测试步骤210期间,一种暂时力612,712将集成电路602,702保持在模块主板614,714上。
图8举例说明了另一种制造集成电路和模块主板之间可拆卸的连结的示范性方式。如图显示,弹性触点810(其被固定到集成电路802上的输入/输出端子804)的形状在其被插入模块主板814中的传导性通孔816之内时,可以使弹性触点810用充份的力来啮合通孔816的侧面,以便牢固地将集成电路802保持在模块主板814上,而不需要一种外力,例如图5A,6,和7举例说明的力512,612,和712。在这个意义上,连接是永久性的。然而,如果将充份的力以一种远离模块主板814的方向施加在集成电路802上,那么弹簧810可以轻易地从通孔816中脱离出来,使集成电路脱离模块主板。在这个意义上,该连接是可拆卸的。
图9举例说明制造一种可拆卸连接的另一种示范性方法。与上文讨论的集成电路相同的是,集成电路902包括多个输入/输出端子904(显示两个),它们上面固定了多个弹性触点910(显示两个)。与上文讨论的模块主板514同样相似的是,模块主板914包括多个垫或端子916,以便与多个弹性触点910之一形成电接触。在可以替代的方法中,垫或端子916可能是凹口、孔洞或通孔,例如图6和7举例说明的、且在上文得到讨论的情形。(所有这些垫、凹口、孔洞、通孔、端子等通常都被称为“插座”或“触点位置”。)
然而,如图9所举例说明的那样,模块主板914也包括多个弹簧夹920(显示两个),以便将集成电路902固定在模块主板914上。弹簧夹920可由一种容易弯曲的、涂上一层弹性材料的内芯来制作,例如图中4A和4B举例说明的弹性触点。因为弹簧夹920是柔性的,所以它们在图9中容易弯曲到左边和右边,允许集成电路902与如图9所示的模块主板914发生接触或被移离模块主板。然而,因为弹簧夹920是弹性的,它们自然返回到图9显示的位置。弹簧夹920因此将集成电路902保持相对于模块主板914的位置上,但弹簧夹920在图9中被分别轻易地移动到左边和右边,允许将集成电路902轻易地从模块主板914中去除(或卸下)。
图10举例说明了图9配置的一种变更。在图10中,夹弹簧1020在集成电路1002上得到形成。当夹弹簧1020如图10所示被啮合时,夹弹簧1020将集成电路1002保持在模块主板1014上。模块主板1014中的孔洞1018允许从模块主板1014去除夹弹簧1020,允许将集成电路1002从模块主板1014上去除。
图11A-11D是制造与模块主板形成的永久连接的另一种例子,其中该主板可以轻易地得到拆卸。如图11A所示,一种集成电路1102包括多个输入/输出端子1104(显示两个),该端子上固定了多个弹性触点1110(显示两个)。模块主板1114包括电端子1116,其上以电方式固定了传导性夹1120。集成电路1102上的弹性触点1110最初如图11A所示以垂直方式(由图11A的透视图可见)被插入模块主板1114的通孔1118。(图11B显示了图11的一种底部视图。)一旦弹性触点1110如图11A和11B所示被插入,集成电路1102就被水平移动(在图11A和11B中被移动到左边),以便啮合夹1116,如图11C所示。(图11D显示了图11C的一种底部视图。)夹1120,其形状可能类似于图4A和4B举例说明的弹性触点,将集成电路1102固定到模块主板1114上。通过反向执行上述步骤,可将集成电路1102从模块主板1114上卸下。
图12A-12D举例说明了针对依然可以轻易拆卸的模块主板制造一种永久性连接的另一种例子。如图12A所示,一种集成电路1202包括多个输入/输出端子1204(显示两个),其中端子上固定了多个弹性触点1210(显示两个)。如图12A和12B(其显示了图12A的一种底部视图)所示,模块主板1214包括通孔1220(显示两个),在该通孔中形成凸起1218。通孔1220或凸起1218中至少一个具有电传导性。通过将一种弹性触点1210如图12A和12B所示垂直地(由图12A透视图可见)插入一种通孔1220,且然后水平地(由图12A的透视图可见)移动集成电路1202,以致于弹性触点1210如图12C和12D所示被楔入凸起1218之间,可将一种集成电路1202固定到模块主板1214。(图12D显示了图12C的一种底部视图。)通过反向执行这些步骤,可以轻易地将集成电路1202从模块主板1214上卸下。
图13A举例说明了以可拆卸方式将一种集成电路1302装配到一种模块主板1314的另一种方法,该主板可在图2的步骤208中得到使用。与上文描述的其它集成电路一样,集成电路1302包括多个输入/输出端子1304(显示两个),其中端子上固定了多个弹性触点1310(显示两个)。与上文描述的其它模块主板一样,模块主板1314包括多个插座1316(其可能是垫、凹口、孔洞或依照上文描述的通孔),以便以电方式啮合弹性触点1310。图13A举例说明的集成电路1302进一步包括多个导向引线1320,且模块主板1314包括对应的导孔1322,导向引线1320就插入这些导孔中。如图13A所示,通过将导向引线1320插入导孔1322之内,且将一种向下的力1312施加在朝向模块主板1314的集成电路1302上,可以暂时将集成电路1302安装在模块主板1314。如图13B所举例说明、且在下文参照图2的步骤216讨论的那样,通过弯曲导向引线1320的如图13B所示穿过导孔的1322末端,装配能得到永久化处理。
本发明可使用的插座的进一步例子和描述可参见上述的U.S.专利5,476,211,5,917,707,和6,110,823。下列文件同样举例说明了插座,且此处完整引用作为参考:U.S.专利第5,772,451号;U.S.专利第6,033,935号;和U.S.专利申请序号08/452,255,归档于1995年5月26日。
图14A-15C举例说明了另一种示范性方式,其中集成电路可能以可拆卸方式被固定到一种模块主板上。图14A和15A(图15A是图14A的一种截面侧视图)显示了一种模块主板1402,在该主板上放置了一种冲模边缘纪录夹具(通常被称为″DERF″)1408。一般而言,DERF的首要目的是提供一种结构,以便通常将集成电路引导进入模块主板上的大约正确位置。为了实现这个目的,在图14A和15A中举例说明的示范性DERF1408包括通常符合位置1410′的开口1404,集成电路要在这个位置被放置在模块主板1402上。(这些集成电路位置1410′在图14A中以虚线得到说明。)当然,可以对DERF进行许多变更处理。举例来说,它不需要由如图14A所示的一种邻近材料所组成。相反,DERF可能由在集成电路位置1410′周围形成一般导向的任何模式所组成。一般而言,DERF 1408可能由许多不同的材料制成。在一种例子中,DERF可能包含在模块主板1402上形成的一种焊料面罩。经过DERF 1408和模块主板1402提供通孔1406。
如图14B和15B(图15B是图14B的一种截面侧视图)所示,集成电路1410被放置在模块主板1402之上。依照上文提到的方式,DERF 1408中的开口1404帮助导引集成电路1410进入模块主板1402上的一种大致正确的位置。DERFs的使用可在装配模块时允许使用更少的精密(因此成本更低)设备。
如图14C和15C(图15C是图14C的一种截面侧视图)所示,一种框架1418的脚1412被经过孔洞1406而插入。在较佳方法中,该框架由金属片及/或线形成,但也可能由其它材料形成。框架1418包括一种保持弹簧1416,其将一种集成电路1410保持在相对模块主板1402的位置。脚1412的末端形成将框架1418固定在模块主板1402上的夹1414。夹1414可能通过许多方式来形成。举例来说,夹1414可能被载入弹簧,以便当它们被插入通孔1406时发生皱缩,且在离开孔洞之后又能扩大。作为另一种例子,脚1412可能最初是直的。脚1412的末端可能被弯曲,以便在脚被插入通孔1406后形成夹1414。如果必需,可以多个方式中的任何一种方式来将框架1418从模块主板1402上去除。举例来说,可用一种工具来充份弄直夹1414,以便允许将脚1412从孔洞1406中去除。作为另一种例子,夹1414可简单地从脚1412中切割出去,允许将脚从孔洞1406中去除。
应该注意,一种停止结构或多个停止结构(未显示)可在可选择的方法中被固定到图5A,6,7,8,9,10,11,12A,13A和14A-15C中举例说明的集成电路502,602,702,802,902,1002,1102,1202,1302,1410,以便防止集成电路移动到比停止结构高度更接近于模块主板514,614,714,814,914,1014,1114,1214,1314,或1402的位置。在可以替代的方法中,停止结构或多个停止结构可被固定到模块主板上,或被固定到集成电路和模块主板上。
值得注意的是虽然如图4A和4B中举例说明的那些弹性触点在通过15C在图5A中显示的、每个示范性连接方案中都有所显示,但是本发明并不限于这种弹性触点的使用。
图16a-18D举例说明以平版印刷的方式制作、而不是通过图4A和4B中举例说明的一种引线接合法技术制成的接触弹簧。这种弹性触点的制作使用平版印刷的技术,类似与用于制作集成电路的技术。也就是说,一层或更多遮蔽层用于产生一种图案,在该图案上可以形成弹性触点的元件
图16A-18D举例说明用于形成延长、弹性互连元件的示范性平版印刷过程,该互连元件可能随本发明得到使用。图16A中,一层或多层遮蔽材料1660在集成电路1630上形成。遮蔽层1660界定一种暴露端子1640的开口和一种针对一种将在端子上形成的延长弹性互连元件1650的形状。一旦遮蔽层1660被形成在集成电路1640上,材料就被放置在遮蔽层1660上,形成如图16B所示的端子1640上的互连元件1650。其后,遮蔽层1660被去除,使延长互连元件1650被附加到端子1640,如图16C所示。
半导体领域中的专业人士所熟知的标准平版印刷技术可被用来形成集成电路1630上的遮蔽层1660。放置在遮蔽层1660上的材料可能是一种单一的、有弹力的材料。在可以替代的方法中,可能在遮蔽层1660上进行不同材料的多种放置,以便互连元件1650最后由多层不同的材料组成。而且,在遮蔽层1460从集成电路1630被去除之后,互连元件1650可得到进一步的处理。举例来说,放置在遮蔽层1660中的最初材料可能是一种柔软的、容易成型的材料,例如图4A和4B举例说明的、形成互连元件1650的内芯的材料。然后,该材料可得到涂层处理,举例来说,在遮蔽层1660被去除之后,用一种上文参照图4A和4B所描述的、有强度的弹性材料来进行涂层。另一个例子是,互连元件410可得到热处理,举例来说,如同上文参照图4A和4B的描述。
应该清楚,由互连元件形成的平版印刷的形状和配置几乎是无限的。通过适当地形成遮蔽层1660,互连元件1650差不多可以形成任何轮廓、弯曲、方向上的变化、之字型等形状,以及处于任何位置或方向(举例来说,参照图16A-16C可以具有″x″,″y″及″z″的任何方向)。图17A-17C举例说明互连元件1750的一种非排它性例证,该元件的形成便于将一种一种基础部分1752附加到集成电路1730上的一种端子1740,一种横梁部分1754和一种接触部分1756。如图17A和17B所示,遮蔽层1760形成一种模式,其中放置一种或多种材料,以便形成互连元件1750。去除遮蔽层1760可以使互连元件1750附加到集成电路1730上的端子1740上,如图17C所示。
图18A-18D举例说明一种以平版印刷方式形成的弹性触点1850的例证,其中可以单独建立清楚的柱子1852、横梁1854和尖端1856部分。典型情况下,通过在端子1840上具有开口的集成电路1830上形成一种第一遮蔽层1862,可以建立柱子1852。然后通过用一种适合如图18A所示的柱子的材料填充该开口,开以形成柱子部分1852。其后,一种第二遮蔽层1864被形成在第一遮蔽层1862上,定义一种包括柱子1852且定义横梁1854的开口。然后,通过用一种适合如图18B所示的横梁的材料填充该开口,可以建立横梁1854。然后用定义如图18C所示的尖端1856的一种第三遮蔽层1866来重复该过程。其后,遮蔽层1862,1864,1866被去除,使互连结构1850附加到端子1840。应该注意,一种分离的尖锐或成角的接触尖端可被附加到尖端部分1856。
应该注意,不需要在集成电路1630,1730,1830上形成互连元件1650,1750,1850,相反,可用集成电路分开形成互连元件,且一旦形成互连元件,则该元件被附加到集成电路上,以便与构成集成电路的的薄片上的端子平齐。应该清楚,使用平版印刷方法在一种集成电路上形成互连元件,例如上文描述的方法,这样做允许将互连元件安置在集成电路上几乎任何位置,且允许用几乎任何可想像的形状来形成互连元件。下列各项美国专利和专利申请描述了用于以平版印刷方式在一种基板上形成互连元件的许多示范性技术和过程,例如半导体集成电路,以及许多示范性互连元件的形状,此处整体引用作为参考:美国专利申请序号08/802,054,归档于1997年2月18日;美国专利第6,184,053号;美国专利申请序号09/032,473,归档于1998年2月26日;美国专利申请序号09/205,022,归档于1998年12月2日;美国专利申请序号09/205,023,归档于1998年12月2日;美国专利申请序号09/473,414,归档于1999年12月28日;美国专利申请序号09/474,788,归档于1999年12月29日;美国专利申请序号09/710,539,归档于2000年11月9日;美国专利申请序号09/781,833,归档于2001年2月12日;美国专利申请序号09/795,772,归档于2001年2月27日;和美国专利申请序号09/880,658,归档于2001年6月13日。本发明可使用其中任何此类互连元件。除此之外,这种互连元件的物理和机械属性可能通过在用来形成互连元件的材料中包括特定的添加剂或通过上文描述的热处理来得到操纵。
无论弹性触点的形状如何,也不管它们以何种方式得到形成,一般而言,以平版印刷方式形成的弹性触点替换任何一种如图5A到15C举例说明的接线结合接触弹簧,且插座(举例来说,垫、凹口、通孔,孔洞等)能被提供在一种模块主板上,以便与在集成电路上以平版印刷方式形成的弹性触点发生电连接。
应该进一步注意,本发明可以使用除了弹性触点之外的触点。的确,本发明可以使用任何从集成电路的输入/输出端子出发的延长接触凸起,以便能与一种模块主板上的插座(举例来说,垫、凹口、通孔孔洞等)形成可拆卸的电连接。
图19举例说明一种可用于图2举例说明的过程的示范性机器人工作单元的简单示意图。如图显示,一种机器臂1902从箱1908,1910,1912中取出集成电路,且将它们放在模块主板1904上。当然,虽然举例说明了三个箱子1908,1910,1912,但可以使用不同数目的箱子。箱子1908,1910,1912可根据速率额定储存集成电路。在可以替代的方法中,或在可以增加的方法中,箱1908,1910,1912可储存其它种类的集成电路,例如集成电路的类型。如上文所提到的那样,许多类型的机器人工作单元是已知的,且本发明可以使用任何此类机器人单元。同样应该清楚的是,本发明不一定需要一种机器人工作单元;集成电路的选择、运动和装配可以通过手动或自动和手动方法的组合来进行。
应该注意,模块主板1904可能只是一种测试模块或主板。即,通过按照上述方式暂时将集成电路连结到模块主板1904上,可以将一种暂时模块装配到模块主板上,其后,暂时装配的模块根据上述方法得到测试,如需要,则用集成电路的替换来进行。然而,一旦决定一组集成电路以一种所需的操作速率(如上文所描述)来操作,则将集成电路从模块主板1904上去除,且被永久重新装配在另一种模块主板上,其起到模块的最后装配作用。其后,重复该过程。即,暂时装配一种新模块,且在模块主板1904上进行测试,如需要,则用集成电路的替换来进行。一旦决定新的集成电路以一种所需的操作速率来操作,则将集成电路从模块主板1904上去除,且被永久重新装配在另一种模块主板上。如果模块主板1904只是一种如上文所描述的测试模块或主板,则较佳方法是,该模块或主板尽可能相似于集成电路在测试之后得到永久装配的模块主板。
再次参考图2,一旦一种模块在步骤208以可拆卸方式得到装配,那么该模块以模块的预期操作速率得到测试210,该速率符合从中选择集成电路来在步骤208装配模块的操作速率箱。在图19中,一种测试器1906测试模块1904。如上文所提到的那样,典型情况下,模块1904将包括电触点(未显示),以便与全部电子系统中的一个或多个其它元件发生电连接,其中模块是该系统的一部分。较佳方法是,测试器1906与这些触点中的一个或多个发生电连接。然而,在可以替代或可以增加的方法中,测试器1906可能与模块1904上的其它电传导点发生电接触。测试器1906产生测试信号,该信号被提供到模块1904,且模块产生响应信号,该信号被提供给测试器1906。
本发明不需要任何特定类型的测试器1906;相反,适合测试电子模块的许多测试器1906都是已知的,且本发明可以使用任何此类测试器。较佳方法是,测试器1906测试模块的方法可以通过识别发生故障的特定集成电路或多个电路来隔离导致模块失败的原因。在可以替代的方法中,测试器1906可将导致模块失败的原因隔离到一组集成电路中,其中该组由少于所有构成模块的集成电路的电路所组成。举例来说,测试器1906可将导致模块失败的原因隔离到模块上的一组两个集成电路中,或一组三个电路等,其中模块包括超过两个或超过三个等数量的集成电路。同时,这种测试器是已知的,且本发明可以使用任何这种测试器。
再一次参考图2,如果决定212模块无法通过测试210,则失败的集成电路或多个集成电路被去除,且由新的集成电路所替换。因为在步骤208产生的、集成电路302和模块主板314之间的连结(再一次参考图3)可以得到容易的拆卸,所以可以相对简单地去除失败的集成电路,并用新的电路来代替它们。上文参照附图讨论了图5A到15C举例说明的拆卸示范性互连的方式。依照上文的讨论,一种机器人工作单元,例如图19举例说明的一种单元,可被配置来自动卸下失败的集成电路,且用新的集成电路代替它们。在可以替代的方法中,可通过手动或自动和手动方法的组合来拆卸和替换集成电路。一旦失败的集成电路被替换214,则模块得到再测试210。如果模块再一次失败,那么重复步骤214和210。
失败的集成电路可能被降低等级达到一个速率额定单元且在一种以较低速率额定运行的模块中得到重新使用。因此,举例来说,如果失败的集成电路以700MHz(继续上述的例证)种类在步骤204得到额定,但是引起模块无法以700MHz在步骤210运行,那么失败的集成电路可能被降级到600MHz种类。
如果模块通过测试210,212,那么集成电路和模块主板之间的可拆卸连结可以通过可选择的方法在步骤216得到永久性处理。举例来说,如果例如图5A,6,或7举例说明的暂时连接被用来在步骤208装配一种模块,那么弹性触点510,610,710可能如图5B所示在步骤216得到焊接处理。然而,制造永久性连接的方法对苯发明而言并不具决定性意义,可使用任何这种方法。举例来说,如图5C举例说明的那样,可以将一种粘合剂应用在集成电路和模块主板之间。图13B举例说明的另一种例证,其中导引弹簧1322的末端在步骤216(图2)被弯曲,以便将集成电路1302固定到模块主板1314。同样,一种机器人工作单元(未显示)可被用来自动形成永久连接216。当然,可以通过手动或手动和自动方法的组合来进行。
如果在模块装配期间(图2步骤208)制造足以将集成电路在无限时间内固定到模块主板的连接,那么就不需要运行使连接永久化216的步骤。举例来说,如果使用例如图5D,8,9,10,11,12A,12B或14A-15C举例说明的那些技术,在步骤208装配模块,那么使连接永久化216的步骤就可能在典型情况下被省略。当然,通过依然执行步骤216,例如,通过焊接或使用图5B和5C说明的一种粘合剂,或将集成电路固定到模块主板的任何其它方法,可以使任何这些连接技术变得更为牢固。
图20A举例说明三个使用一种现有技术装配的模块2002,2012,2022,例如图1举例说明的方法。在每个模块2002,2012,2022上安装十二个集成电路2006,2008。集成电路2006在图1的步骤104以一种介于大于700MHz但小于800MHz之间的操作速率得到测试。然而,集成电路2008以大于800MHz但小于800MHz外加一种防护带的操作速率得到测试。因此,集成电路2008在图1的步骤106被降低等级到一种700MHz的额定。在图20A中举例说明的所有三个模块2002,2012,2022都被额定以700MHz-而不是800MHz-进行操作,即使12个集成电路2008(足以占据一个模块主板)能以800MHz或更大的速率进行操作。
图20B举例说明使用图2举例说明的示范性过程装配的三个模块2032,2042,2052。如图显示,使用图2举例说明的示范性过程,能以800MHz操作的十二个集成电路2008被装配在主板2042之上,该主板被额定以800MHz操作。模块2032,2042,仅仅包括额定在700MHz操作的集成电路2006,该模块被额定在700MHz操作。因此,使用图2被举例说明的过程,装配一种被额定以800MHz操作的模块2052,而使用图1举例说明的现有技术过程,没有装配800MHz的模块。一般而言,模块的速率额定越高,它的货币价值就越大。
图21举例说明本发明另一种实施例。如同图2举例说明的实施例一样,图21举例说明的过程由提供集成电路2102开始。如同图2举例说明的实施例一样,制造或获得集成电路的任何方法可被用于图21举例说明的实施例。
一种模块然后被装配2104。如同图2的实施例一样,通过将集成电路装配到一种基板,可以装配模块,例如一种模块主板,如图3大致显示。上文讨论的任何技术可能被用来形成模块主板314和集成电路302之间的可拆卸连结。然而,与图2的实施例不同的是,在装配进一种模块之前,集成电路没有得到速率测试或分类处理。然而,集成电路的选择是任意的,且被装配进入模块之内。
下一步,测试设备(未显示)被设定来以针对模块的最低速率额定进行测试。举例来说,如果模块要能在600MHz,700MHz和800MHz(继续上文开始的例证)之一下操作,那么测试设备将最初被设定以600MHz操作速率来测试模块。如上文讨论的一样,已知许多不同类型的设备能被用来测试这种模块,且本发明可以使用任何这种测试设备。
然后,模块以测试设备被设定2108的操作速率得到测试。如果模块通过测试2108,2110,那么测试设备被设定以下一更高的操作速率2112来进行测试。继续上述的例证,测试设备会被设定以700MHz操作速率在步骤2112进行测试。该模块然后以新的操作速率重新得到测试2108。继续这些测试模块2108的步骤,如果模块通过测试2112,则增加测试速率,以及重新测试模块2108的步骤,直到模块无法通过测试2110。(当然,如果模块以模块的最高额定速率通过测试,那么模块该速率得到额定,且可以运送。为了简洁起见,图21没有举例说明这种情形)。一旦模块以一种给定的测试速率无法通过测试,就可以确定模块中失败集成电路的数目是否超过一种给定的阈值2114。如果不,失败集成电路被去除,且得到替换2116,而且模块得到重新测试2108。如果失败集成电路的数目超过阈值2114(该阈值可能是零),那么模块以下个最低速率2118(该速率是通过测试的模块的最高速率)得到额定,且被运送2120。虽然未显示,但是,如果需要,集成电路和模块主板之间的连结就可能得到永久化处理。(当然,图21没有显示的特殊提供必须在下列情形中出现,即在模块的最低可能速率额定测试之后,达到了步骤2118。)选择一种阈值代表了在迅速发现能在步骤2108通过测试的集成电路组合的做法和确保更高速率的集成电路被装配进最后以更高速率得到额定的模块之内的做法之间的平衡。因此,该阈值可能是任何数目,其代表少量的集成电路(在这种情况下,平衡作用倾向于迅速发现在步骤2108通过测试的集成电路组合),也可以代表一定数量的集成电路(在这种情况下,平衡作用倾向于确定更高速率的集成电路被装配进入最后以更高速率额定的模块之内)。
图22举例说明可能被用于图21举例说明的过程的示范性机器人单元的一种简化示意图。图22举例说明的示范性机器人单元包括机器臂1902和箱2208,2210,2212,2214。在这个例子中,在2102接收的新集成电路被储存在箱2214中。继续上述的例证,其中具有600MHz,700MHz和800MHz速率额定的模块将被装配,箱2208用于储存具有估计为600MHz额定的集成电路,箱2210用于储存具有估计为700MHz额定的集成电路,且箱2212用于储存具有估计为800MHz额定的集成电路。最初,只有箱2214(未额定的箱)被集成电路所占据。的确,新收到的集成电路(它们在图21显示的过程中没有得到速率测试)最初被储存在未额定的箱2214中。在步骤2108以一种特定速率无法通过测试、且在图21的步骤2116的模块上被替换集成电路可被放在箱2208,2210,2212之一之内,符合一种位于集成电路在步骤2108失败的测试速率额定之下的速率额定。其后,在步骤2104装配一种新的模块,或在步骤2116替换一种失败的模块时,机器臂可得到编程,以便从未额定的箱2214或额定箱2208,2210,2212之一选择集成电路,其中箱符合将在图21的步骤2108进行的下个测试的速率额定。
当然,在图21中举例说明的机器人单元只是示范性的。本发明不依靠使用任何特定的机器人单元;已知许多机器人单元可以被用来处理集成电路和模块组合,且本发明可以使用任何这种机器人单元。的确,可以完全不需要一种机器人单元。集成电路的选择和处理以及模块的装配可完全通过手动或手动和自动方法的组合来完成。
图23举例说明本发明的另一种实施例。如同先前讨论的实施例一样,图23举例说明的实施例开始提供集成电路2302。通过以可拆卸方式将集成电路302附加到一种模块主板314,例如图3,然后可以装配一种模块2304。装配一种模块2304的步骤可能相同于或相似于上面参照图2或21描述的步骤。然而,值得注意的是,如同图21一样,在装配一种模块2304之前,集成电路没有得到速率测试,也没有得到速率分类。
测试设备(未显示)然后被设定以针对模块2306的最高速率额定进行测试。举例来说,如果模块要在600MHz,700MHz和800MHz(继续上文开始的讨论)之一操作,那么测试设备将最初被设定以800MHz操作速率去测试模块。如同上文的讨论一样,已知许多不同类型的设备可被用来测试这种模块,且本发明可以使用任何这种测试设备。
模块然后以测试设备被设定2308的操作速率得到测试。如果模块通过测试2308,2310,则模块被额定以被测速率2312进行操作,且可以销售并运送给客户2314。当然,如果需要,集成电路和模块主板之间的连结可得到永久化处理。然后,可以装配一种新的模块,且重复从测试新模块的步骤2308开始的过程。另一方面,如果模块无法通过测试2308,2310,那么用新集成电路2322来替换失败模块上的集成电路,且模块得到重新测试2308。
因为效率的目的,一个或多个步骤可能以可选择的方式在决定模块失败2310和用新的集成电路2322来替换失败集成电路的动作之间得到执行。这种步骤的目的在于做出某种决定,表明以目前测试速率测试模块已经没有价值,结果,可以减少测试速率。
图23中的步骤2316举例说明了这样一种示范性步骤。在决定模块无法通过测试2310之后,可决定模块以当前操作速率无法通过测试的总次数。如果失败的数目超过一种阈值2316,则测试速率可被渐减一个单元2318,且模块以新设定的较低测试速率2308得到重新测试,继续上述的例证,其中初始测试速率被设定为800MHz,测试速率将在步骤2318被渐减到700MHz,且模块在步骤2308以700MHz得到重新测试。
如同上面参照图21的讨论一样,针对步骤2316选择阈值代表在迅速发现能在步骤2308通过测试的集成电路组合的做法和确保更高速率的集成电路被装配进最后以更高速率得到额定的模块之内的做法之间的平衡。因此,该阈值可能是任何数目,其代表少量的集成电路(在这种情况下,平衡作用倾向于迅速发现在步骤2308通过测试的集成电路组合),也可以代表一定数量的集成电路(在这种情况下,平衡作用倾向于确定更高速率的集成电路被装配进入最后以更高速率额定的模块之内)。
图22中举例说明的机器人单元也可能与图23中举例说明的过程得到一起使用,这应是很明显的。但是此外,并不需要特定的机器人单元,且任何机器人单元都可能得到使用;当然,手动方法或手动与自动相结合的方法可能用于选择和处理集成电路和装配模块。
人们可以设计一种图22中举例说明的机器人单元,以便跟踪选择集成电路和测试模块中的各种过程,以达到多种最佳化目标中的任何一种,这应是很明显的。举例而言,人们可以设计一种机器人单元来跟踪一种能够确保制作尽可能多的较高速率的模块的过程。可以替代的方法是,人们可以设计一种机器人单元以达到最高传输量,即,在最少数目的测试中、在最大可能的速率模块中具有最成功放置薄片的最大几率。
图24A和24B举例说明本发明的另一种示范性实施例。如图24A所示,在步骤2402中提供集成电路,参照图2,21,和23,该步骤可能与以上所讨论的步骤相同或相似。如果使用一种如图22中举例说明的一种机器人单元2202,那么集成电路可能最初被储存在箱2214中。当集成电路在步骤2402被接收时,该集成电路则得到测试以决定它们的最大操作速率且该集成电路通过其速率额定2404得到组合。速率测试的步骤和集成电路2404分类的步骤可能与图2中举例说明的且在上文讨论的速率测试步骤204和分类步骤206类似。如果使用一种如图22中举例说明的机器人单元2202,那么速率被测集成电路可能储存在箱2208,2210,2212中,对应它们的特定速率额定。举例而言,继续上述实施例,其中模块在600MHz,700MHz和800MHz之一下进行操作,在600MHz进行测试的集成电路可能储存在箱2208中,在700MHz进行测试的集成电路可能储存在箱2210中,且在800MHz进行测试的集成电路可能储存在箱2212中。典型情况下,集成电路通过它们的被测速率而不是它们低于一种防护带的被测速率而得到组合。虽然有许多方法对一种集成电路进行速率测试,且任何这样的方法都可能被本发明所使用,但是速率测试的一种方法是暂时装配模块主板2204上的一种模块,该模块主板使用来自箱2214的未经测试的集成电路。然后,该集成电路可能通过测试器2206进行测试,以便针对模块主板2204上的每个集成电路来获得一种速率额定。其后,根据集成电路的被测操作速率,每种个别的集成电路可能被储存在箱2208,2210,2212之一中。当新的集成电路在步骤2402被接收到时,图24A中举例说明的过程进行周期性地重复。
足够的集成电路被分为至少一个速率组,且以该速率组建造一种模块时,图24B中举例说明的过程则可能开始进行。图24A中举例说明的该过程可能连续进行操作,因此新的集成电路被不断地接收到,并进行速率测试,且被分为速率组。
如图显示,图24B中举例说明的过程通过决定哪个操作速率组有足够的集成电路(该集成电路通过图24A所述的过程得到接收、测试和分类)来开始建造一种模块。有多种方法可以决定一种速率组是否有足够的集成电路来建造一种模块。
这样的一种方法可以较容易地在每个速率组中追踪模块的数目。举例而言,可以对与每个速率组相对应的还未使用的、经过测试的集成电路进行运行中的计数。虽然针对一种特定速率组的计数超过需要建造一种模块的集成电路的数目,但是有足够的集成电路来为那种速率组建造一种模块。
如图22中举例说明的一种机器人单元可以用来保存这样一种计数。继续上述实施例,其中将在三种不同的操作速率下-600MHz,700MHz和800MHz-建造模块,根据集成电路的被测操作速率,被测集成电路被储存在箱2208,2210,2212之一中。举例而言,经过测试在600MHz下进行操作的集成电路可能被储存在箱2208中,经过测试在700MHz下进行操作的集成电路可能被储存在箱2210中,且经过测试在800MHz下进行操作的集成电路可能被储存在箱2212中。机器人单元的设计可以计算每个箱2208,2210,2212中集成电路的数目。可以替换的方法是,机器人单元可以给每个箱2208,2210,2212称重,且以其重量为基础估计每个箱中集成电路的数目。
在步骤2408中,选择一种操作速率。该操作速率从步骤2406确定的组中选择出来。如果步骤2406只确定一个组,那么就选择该组的操作速率。另一方面,如果超过一组在步骤2406得到确定,那么这些组之一会在步骤2408中被选择出来。在步骤2408中选择组的一种特定方法可能因图24A和24B中举例说明的装配电子模块的全过程的目标而改变。举例而言,如果首先需要装配较高速率的模块,那么在步骤2406中确定的、具有最高操作速率的组在步骤2408被选择出来。如另一种实施例,速率组可能被预先指定一种优先次序,且选择的速率组在具有足够集成电路以建造一种模块的组中具有最高的优先次序。当然,其它的选择策略可能在步骤2408中实施。的确,步骤2408中的选择可能是任意的。
一旦一种操作速率在步骤2408被选择出来,那么一种模块会在步骤2410中以可拆卸方式进行装配。如上所述,该步骤可能与图2的步骤206,图21的步骤2104,或图23的步骤2304相类似。然后,以可拆卸方式装配的模块在步骤2410中选择出来的操作速率下、在步骤2412中得到测试。如上所述,步骤2412中的测试可能与图2,21,和23中的测试步骤相似。
如果模块通过测试2214,那么模块被额定地在步骤2418中被选择的操作速率下进行操作,且步骤2420中被运送给客户。如图2,21,和23中举例说明的过程,集成电路和基板之间可折卸方式的连结可能在运送模块之前被制作成永久性的。然后,可能会重复图24B中的过程以便安装和测试附加的模块。allthewhile,图24A中的过程可能继续进行操作或可能周期性地进行操作以便不断地把新的集成电路增加到速率组中。
如果模块无法完成测试2214,那么应确定引起模块障碍的集成电路,且用对应被选择操作速率2416的、新的集成电路来替换它。这可能与以上所讨论的、图2中步骤214,图21中步骤2116,或图23中步骤2322相类似。如图22中举例说明的一种机器人单元能去除故障的集成电路,且来自于适当的箱2208,2210,2212中的集成电路被收回。故障的集成电路可能被降低一个速率额定等级且重新用箱储存、被丢弃或在其它的应用中得到使用。
一旦故障的集成电路由2416替换,那么模块在步骤2412中得到测试且该过程由此重复进行。当然,针对结束该过程的错误恢复方案和特殊程序必须被包含在图24A和24B中举例说明的过程中。这些程序可能也适当地用来处理无法以最低的可接受的速率进行操作的集成电路。然而,这种方案和程序对本发明而言并不是决定性的,且在相关领域的那些实践技术中性能良好。因此,这种方案和程序在此不做描述。
图25举例说明本发明的另一种示范性实施例。例如图22中举例说明的一种机器人单元可能用来完成图25中举例说明的示范性过程.
如图25所示,在第2502步骤中提供集成电路,参照图2,21,23,和24A,该步骤可能与以上所讨论的步骤相同或相似。例如,如果使用图22中举例说明的一种机器人单元,那么新近接收到的集成电路被储存在箱2214中。正如以下将要讨论的,已进行过速率测试的集成电路被储存在箱2208,2210,2212之一中,较佳方法是,其中任何一个符合将要建造的模块的可能速率额定之一。继续上述实施例,其中模块将在600MHz,700MHz和800MHz之一下进行操作,经过测试在600MHz下进行操作的集成电路可能被储存在箱2208中,经过测试在700MHz下进行操作的集成电路可能被储存在箱2210中,且经过测试在800MHz下进行操作的集成电路可能被储存在箱2212中。当然,根据不同操作速率的数目,可能会使用更多或更少的箱,而模块的建造也将针对该数目而进行。
在步骤2504中,应决定是建造一种使用经过测试的还是未经过测试的集成电路的模块,即,是建造一种来自被储存在箱2214中的集成电路的模块(未经过测试的集成电路)还是建造一种来自被储存在箱2208,2210或2212之一中的集成电路的模块(经过测试的集成电路)。该决定的根据在于,箱2208,2210或2212中的任何一种是否包含足够的经过测试的集成电路来建造一种模块。举例而言,如果箱2208,2210,或2212中的一个或多个包含足够的集成电路来建造一种模块,那么图25的过程可能在步骤2504到步骤2516中出现分支,此时设定一种测试速率。可以替换的方法是,在步骤2504中所做出的该决定可能会按照其它标准做出。
步骤2516中的测试速率设定符合模块的可能操作速率之一,以便有足够的经过测试的集成电路来建造一种模块。如果在唯一一种操作速率种类中,具有足够数量的经过测试的集成电路,那么该操作速率得到设定,正如步骤2516中的测试速率。另一方面,如果在多种操作速率种类中具有足够数量的经过测试的集成电路,那么这些操作速率种类得到选择和设定,正如步骤2516中的测试速率设定。这样的选择可能较随意或可能针对图25中举例说明的装配电子模块的全部过程的进一步特别目标而做出设计。举例而言,如果需要首先装配较高速率的模块,那么测试速率可能被设定位操作速率,符合最高速率,针对该速率有足够的、经过测试的集成电路来装配一种模块。该标准过去常用于在步骤2516中选择一种测试速率,然而,该标准对本发明并不具有决定性,且任何标准都可能得到使用。
一旦一种测试速率在步骤2516中得到选择,那么使用符合被选择的测试速率、经过测试的集成电路,以可拆卸方式装配一种模块。该步骤可能与以上所讨论的图2的步骤206、图21的步骤2104、图23的步骤2304或图24B的步骤2410相同或相似。如果使用如图22中举例说明的一种机器人单元,该机器人单元可能将集成电路从箱2208,2210,或2212之一中去除,且以可拆卸方式把集成电路附加在基板2204上。
另一方面,如果在步骤2504决定使用未经测试的集成电路来装配模块,那么图25的过程在步骤2504到2506中出现分支,在这些步骤中使用步骤2502中新近接收到的未经测试的集成电路,以可拆卸方式装配一种模块。举例而言,如果使用一种如图22中举例说明的机器人单元,那么该机器人单元可能将集成电路从箱2214中去除,且以可拆卸方式把集成电路附加在基板2204上。另外,装配模块的步骤2506可能与步骤2518相同或相似。
然后,被装配的模块在各种不同的操作速率下得到测试,模块的建造2508也将针对这些速率。这种测试导致每个集成电路得到一种初始设定的速率额定。在步骤2510中,一种测试速率得到选择,其对应多数经过合理测试的集成电路的速率额定。在步骤2512中,不符合步骤2510中的测试速率设定的集成电路从模块中被去除,且根据它们的速率额定得到组合或用箱储存(例如,在箱2208,2210,2212中)。然后,去除的集成电路在步骤2514中被新的集成电路所替换。新的集成电路可能是未经测试的集成电路(例如,从图22的机器人单元的箱2214中选择出来)或者可能是先前经过测试以便在设定测试速率下进行操作的集成电路。(例如,对应设定测试速率,从箱2208,2210或2212之一中选择)
无论一种模块是在步骤2514-2506中被建造还是在步骤2516-2518中被建造,被装配的模块在步骤2520中得到测试。参照图2,21,23和24B中相似的步骤,测试可能如上文所描述的。
如果该模块经过测试2520,2522,那么该模块被额定以步骤2526中的设定测试速率进行操作,且在步骤2528中被运送给客户。如图2,21,23和24B中举例说明的过程集成电路和基板之间可拆卸方式的连结可能在运送模块之前被做成永久性的。然后,图25中举例说明的过程可能重复进行来装配附加的模块。该过程可能以步骤2504开始重复进行,这是很明显的。可能在图25的过程中随时在步骤2502中提供新的集成电路,这也是很明显的。
如果该模块未无法完成测试2520,2522,那么应确定引起模块故障的集成电路,并用步骤2524中新的集成电路来替换它。新的集成电路可能是先前的被测的集成电路,其速率额定符合设定测试速率或可能是目前为止未被测的集成电路。引起模块故障的集成电路可能从设定测试速率中降低一个等级的速率额定,且因此用箱储存。可以替换的方法是,这些集成电路可能在其它应用程序中被丢弃或使用。一旦故障的集成电路被2524所替换,那么该模块在步骤2520中进行再测试,且该过程从此处开始重复。
当然,针对结束该过程的错误恢复方案和特殊程序必须被包含在图25举例说明的过程中。这些程序可能也适当地用来处理无法以最低的可接受的速率进行操作的集成电路。然而,这种方案和程序对本发明而言并不是决定性的,且在相关领域的那些实践技术中性能良好。因此,这种方案和程序在此不做描述。
以上讨论的本发明实施例的多种变更是可能的,且在本发明的精神和范围内,这是很明显的。举例而言,图2,19,21,24A和24B中举例说明的实施例是可能混合的。举例而言,假如将做的模块要以四种可能的操作速率--500MHz,600MHz,700MHz或800MHz之一进行操作,那么一种总的速率测试和分类可能用来决定一种给定的集成电路是在较高的两个速率(也就是,700MHz或更高)内,还是在较低的两个速率(也就是,小于700MHz)内。其后,图18或19举例说明的实施例可以被用于装配和测试模块,该模块使用被分为两组之一的集成电路(继续上述实施例)。
以上所讨论的实施例的另一种示范性的变更如下:虽然突出或延长触点(举例而言,图4A的元件410,图5A-5D的元件510,图6的元件610,图7的元件710,图8的元件810,图9的元件910,图10的元件1010,图11A-D的元件1110,图12A-12D的元件1210,图13A-13B的元件1310,图16B-16C的元件1650,图17B-17C的元件1750,或图18D的元件1850)在集成电路上形成,且插座在以上所述实施例中的是模块主板上形成,但是可以替换的方法是,该突出或延长触点可能在模块主板上形成,且插座在集成电路上形成。举例而言,该突出的触点可能在模块主板上的输入/输出端子上形成。
可能变更的另一种实施例包括下列:虽然模块在上文被描述为,构成多个被安装在一种模块主板上的集成电路,但是可以替换的方法是,该模块可以构成多个互连的模块主板,其中每个模块主板具有一个或多个在此安装的集成电路。如另一种修改的实施例,且如上所述,任何适于支撑的基板和互连集成电路能够适当地用于模块主板,该模块主板被用于以上所述的本发明的示范性实施例中。
还有另一种示范性方法,其中上述实施例可以按如下修改。可以替换的方法是,图19的图3,1904或图22的2204举例说明的模块主板314可以是一种特殊的测试主板,其配置可提供与一种模块主板或其它模块基板相似的环境。这种测试主板可能形成测试器1906(图19)的一部分,或者可能轻易地被连接到测试器上。在这种情况下,一旦集成电路的一组通过测试,且被额定在测试的操作速率下,那么集成电路从特殊测试主板上去除,且牢固地安装在一种模块主板或其它模块基板上,然后进行销售且运送。

Claims (46)

1.一种制造一种电子模块的方法,其中所述电子模块将在预定的多个操作速率之一下进行操作,所述的方法包含:
提供多个集成电路;
通过以可拆卸方式将所述多个集成电路中所选择的数个电路附加到一种模块基板上,装配所述电子模块;
在所述多个操作速率之一下测试所述以可拆卸方式装配的模块;
如果所述模块无法完成所述的测试:
将至少一个被确定引起所述故障的所述集成电路从所述模块基板中去除,
用另外一种所述的多个集成电路替换所述至少一种被去除的集成电路,且
重复所述的测试步骤,以及,如果所述模块又一次无法完成测试,那么重复所述的去除、替换和重复步骤。
2.根据权利要求1所述的方法,其中:
每个集成电路包含多个输入/输出端子和多个附加在所述输入/输出端子上的传导性延长互连元件,且
所述模块基板包含多个触点位置,用来接触多个所述延长互连元件。
3.根据权利要求2所述的方法,其中装配所述模块的所述步骤包含:将附加在所述被选择的集成电路上的延长互连元件与数个对应的所述触点位置相接触,且
以可拆卸方式将所述被选择的集成电路固定在所述模块基板上。
4.根据权利要求3所述的方法,其中所述以可拆卸方式固定的步骤包含:将一种暂时力以所述模块基板的一种普遍方向施加在被选择的集成电路上。
5.根据权利要求4所述的方法,其中去除所述至少一种集成电路的所述步骤包含:
从所述至少一种集成电路中去除所述的暂时力,且移动所述至少一种集成电路,使其远离所述模块基板。
6.根据权利要求3所述的方法其中所述以可拆卸方式固定的所述步骤包含将被选择的集成电路夹到所述模块基板上。
7.根据权利要求6所述的方法,其中去除所述至少一种集成电路的所述步骤包含:
松开所述至少一种集成电路,且
移动所述至少一种集成电路,使其远离所述模块基板。
8.根据权利要求3所述的方法其中以可拆卸方式固定的所述步骤包含将附加在所述被选择的集成电路上的延长互连元件楔入对应的数个所述触点位置上。
9.根据权利要求8所述的方法其中去除所述至少一种集成电路的所述步骤包含从对应的数个所述触点位置去除附加在所述至少一种集成电路上的延长互连元件。
10.根据权利要求2所述的方法,其中所述传导性延长互连元件包含弹性触点。
11.根据权利要求2所述的方法,其中所述触点位置从由凹口、垫、端子、孔和通孔所组成的组中选择出来。
12.根据权利要求1所述的方法进一步包含:
如果所述模块经过测试,那么将以可拆卸方式固定在所述模块基板上的所述集成电路以永久方式固定在所述模块基板上。
13.根据权利要求12所述的方法,其中以永久的方式固定的所述步骤包含将被固定在所述集成电路上的所述延长互连元件焊接在对应的数个所述触点位置。
14.根据权利要求12所述的方法,其中以永久的方式固定的所述步骤包含施加一种粘合剂,使所述集成电路附着于所述模块基板。
15.根据权利要求1所述的方法,其中装配所述模块的所述步骤包含选择数个所述的多个集成电路,而不考虑所述集成电路的一种速率额定。
16.权利要求1所述的方法进一步包含:
测试每个所述的多个集成电路,以决定所述集成电路的一种最大操作速率;且
根据所述集成电路的所述最大操作速率组合所述多个集成电路。
17.根据权利要求16所述的方法,其中装配所述模块的所述步骤包含:从与所述模块的一种所需操作速率相对应的组中选择集成电路。
18.根据权利要求1所述的方法,其中:
每个所述集成电路包含多个输入/输出端子,且所述模块基板包含多个延长互连元件,用来接触对应的数个所述输入/输出端子。
19.根据权利要求1所述的方法,其中所述的装配所述电子模块包含利用至少一种在所述模块基板上形成的冲模边缘记录夹具,以便以可拆卸方式将所述被选择的集成电路附加在所述模块基板上。
20.根据权利要求1所述的方法,其中所述电子模块包含利用一种机器人工作单元,以可拆卸方式将所述被选择的集成电路附加在所述模块基板上。
21.权利要求1所述的方法进一步包含:如果所述模块通过所述测试:
那么从所述模块基板上去除所述集成电路,且以永久的方式将所述集成电路固定在一种第二模块基板上。
22.制造一种电子模块的一种方法,其中所述电子模块将在预定的多个操作速率之一下进行操作,所述的方法包含:
根据所述操作速率组合多个集成电路;
从所述的组之一中选择集成电路;
通过以可拆卸方式将所述被选择的集成电路附加在一种模块基板上,装配所述电子模块;
在与所述的组之一相对应的操作速率下测试所述以可拆卸方式装配的模块;
如果所述模块无法完成所述测试:
那么将至少一个被确定引起所述故障的所述集成电路从所述模块基板中去除,
用另一种从所述的组之一中选择出来的所述多个集成电路替换所述至少一种被去除的集成电路,且
重复所述测试步骤,以及,如果所述模块又一次无法完成所述测试,那么重复所述的去除、替换和重复步骤。
23.根据权利要求22所述的方法,其中根据所述操作速率组合多个集成电路的所述步骤包含:
决定每个所述集成电路的一种实际操作速率;且根据实际操作速率组合所述集成电路。
24.根据权利要求22所述的方法,其中根据所述操作速率组合多个集成电路的所述步骤包含:
决定每个所述集成电路的一种实际操作速率;
减去来自于所述的实际操作速率的一种防护带,以便获得一种防护带的操作速率;且
根据所述防护带的操作速率组合所述集成电路。
25.根据权利要求22所述的方法,其中:
每个集成电路包含多个输入/输出端子和多个被附加在所述输入/输出端子上的传导性延长互连元件,且所述模块基板包含多个触点位置以便接触所述延长互连元件。
26.根据权利要求25所述的方法,其中装配所述模块的所述步骤包含:将附加在所述被选择的集成电路上的延长互连元件与数个对应的所述触点位置相接触,且
以可拆卸方式将所述被选择的集成电路固定在所述模块基板上。
27.根据权利要求26所述的方法,其中所述以可拆卸方式固定的步骤包含将一种暂时力以所述模块基板的一种普遍方向施加在被选择的集成电路上。
28.根据权利要求27所述的方法,其中去除所述至少一种集成电路的所述步骤包含:
从所述至少一种集成电路中去除所述的暂时力,且移动所述至少一种集成电路,使其远离所述模块基板。
29.根据权利要求26所述的方法,其中所述以可拆卸方式固定的步骤包含将被选择的集成电路夹到所述模块基板上。
30.根据权利要求29所述的方法,其中去除所述至少一种集成电路的所述步骤包含:
松开所述至少一种集成电路,且
移动所述至少一种集成电路,使其远离所述模块基板。
31.根据权利要求26所述的方法,其中所述以可拆卸方式固定的步骤包含将附加在所述被选择的集成电路上的延长互连元件楔入对应的数个所述触点位置上。
32.根据权利要求31所述的方法,其中去除所述至少一种集成电路的所述步骤包含从对应的数个所述触点位置去除附加在所述至少一种集成电路上的延长互连元件。
33.根据权利要求25所述的方法,其中所述传导性延长互连元件包含弹性触点。
34.根据权利要求25所述的方法,其中所述触点位置从由凹口、垫、端子、孔和通孔所组成的组中选择出来。
35.根据权利要求22所述的方法进一步包含:
如果所述模块经过所述的测试,那么将以可拆卸方式固定在所述模块基板上的所述集成电路以永久方式固定在所述模块基板上。
36.根据权利要求35所述的方法,其中以永久的方式固定的所述步骤包含将被附加在所述集成电路上的所述延长互连元件焊接在对应的数个所述触点位置。
37.根据权利要求35所述的方法,其中以永久的方式固定的所述步骤包含施加一种粘合剂,使所述集成电路附着于所述模块基板。
38.根据权利要求22所述的方法,其中所述的装配所述电子模块包含利用至少一种在所述模块基板上形成的冲模边缘记录夹具,以便以可拆卸方式将所述被选择的集成电路附加在所述模块基板上。
39.根据权利要求22所述的方法,其中所述电子模块包含利用一种机器人工作单元,以可拆卸方式将所述被选择的集成电路附加在所述模块基板上。
40.权利要求22所述的方法进一步包含:如果所述模块通过所述的测试:
那么从所述模块基板上去除所述集成电路,且以永久的方式将所述集成电路固定在一种第二模块基板上。
41.一种制造一种电子模块的方法,其中所述电子模块将在预定的多个操作速率之一下进行操作,所述的方法包含:
提供多个集成电路;
测试每个所述集成电路以便决定所述操作速率的一种最大值,在此最大值上所述集成电路能够进行操作;
根据所述操作速率,将所述集成电路分组;
决定所述的组中,哪一组针对至少一种电子模块包含足够的集成电路;
选择所述的决定的组之一;
通过以可拆卸方式将来自于所述被选择的组的集成电路附加在一种模块基板上,装配一种电子模块;
在一种对应于所述被选择的组的操作速率下测试所述的以可拆卸方式装配的模块;
如果所述模块无法完成所述的测试:
将至少一个被确定引起所述故障的所述集成电路从所述模块基板中去除,
用另一种来自所述被选择的组的集成电路替换所述至少一种被去除的集成电路,且
重复所述的测试步骤,以及,如果所述模块又一次无法完成测试,那么重复所述的去除、替换和重复步骤。
42.根据权利要求41所述的方法,其中选择所述被决定的组之一的所述步骤包含选择一种符合所述组中一种最高操作速率的组,在决定哪一所述组针对至少一种电子模块包含足够的集成电路的步骤决定上述符合的组。
43.根据权利要求41所述的方法,其中每个所述操作速率获得一种优先次序,且选择所述决定的组之一的所述步骤包含:选择一种符合所述组中一种最高优先次序的组,在决定哪一所述组针对至少一种电子模块包含足够的集成电路的步骤决定上述符合的组。
44制造一种电子模块的一种方法,其中所述电子模块将在预定的多个操作速率之一下进行操作,所述方法包含:
(a)提供多个集成电路;
(b)通过以可拆卸方式将来自于所述被选择的组的集成电路附加在一种模块基板上,装配一种电子模块;
(c)测试所述模块,以便针对每个被选择的集成电路决定一个最大操作速率;
(d)识别所述多个操作速率中哪个符合所述多个被选择的集成电路中的大部分电路;
(e)将一些所述被选择的集成电路从模块主板中去除,这些电路的最大操作速率不符合所述识别的操作速率,且将所述去除的集成电路分类进入符合所述多个操作速率的速率组之内;
(f)替换所述被去除的集成电路;
(g)在所述识别的操作速率下测试所述模块;如果所述模块不能通过所述测试:
(h)从所述模块基板上去除至少一个被决定引起所述故障的所述集成电路,
(i)用另一种集成电路替换至少一个所述被去除的集成电路,且
(j)重复所述测试步骤,且,如果所述模块再一次无法通过所述测试,则重复所述去除、替换和重复的步骤。
45.根据权利要求44所述的方法进一步包含通过下列方法装配一种新的电子模块:如果至少一个所述速率组针对至少一个模块包括充足的集成电路,则从所述至少一个所述速率组中选择集成电路,且以可拆卸方式将所述被选择的集成电路附加到一种模块基板上;
如果所述速率组都没有针对至少一种模块包括充份的集成电路,则重复所述步骤(b),(c),(d),(e),和(f)。
46.根据权利要求45所述的方法进一步包含测试所述新的电子模块。
CN028179382A 2001-09-12 2002-09-11 装配及测试一种电子模块的方法 Expired - Fee Related CN1571928B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/955,258 2001-09-12
US09/955,258 US6764869B2 (en) 2001-09-12 2001-09-12 Method of assembling and testing an electronics module
PCT/US2002/029139 WO2003023427A2 (en) 2001-09-12 2002-09-11 Method of assembling and testing an electronics module

Publications (2)

Publication Number Publication Date
CN1571928A true CN1571928A (zh) 2005-01-26
CN1571928B CN1571928B (zh) 2010-05-26

Family

ID=25496581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN028179382A Expired - Fee Related CN1571928B (zh) 2001-09-12 2002-09-11 装配及测试一种电子模块的方法

Country Status (7)

Country Link
US (3) US6764869B2 (zh)
JP (1) JP4279142B2 (zh)
KR (1) KR100915928B1 (zh)
CN (1) CN1571928B (zh)
AU (1) AU2002324994A1 (zh)
TW (1) TW578000B (zh)
WO (1) WO2003023427A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107036645A (zh) * 2016-02-04 2017-08-11 上海晨兴希姆通电子科技有限公司 一种异常处理方法及模块

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914613A (en) 1996-08-08 1999-06-22 Cascade Microtech, Inc. Membrane probing system with local contact scrub
US6256882B1 (en) 1998-07-14 2001-07-10 Cascade Microtech, Inc. Membrane probing system
DE20114544U1 (de) 2000-12-04 2002-02-21 Cascade Microtech, Inc., Beaverton, Oreg. Wafersonde
US7355420B2 (en) 2001-08-21 2008-04-08 Cascade Microtech, Inc. Membrane probing system
US6764869B2 (en) * 2001-09-12 2004-07-20 Formfactor, Inc. Method of assembling and testing an electronics module
US6984533B1 (en) * 2001-10-09 2006-01-10 Xilinx, Inc. Method of sorting dice by speed during die bond assembly and packaging to customer order
KR100443999B1 (ko) * 2003-02-28 2004-08-21 주식회사 파이컴 인쇄회로기판용 상호 접속체, 이의 제조방법 및 이를구비한 상호 접속 조립체
US7057404B2 (en) 2003-05-23 2006-06-06 Sharp Laboratories Of America, Inc. Shielded probe for testing a device under test
WO2005065258A2 (en) 2003-12-24 2005-07-21 Cascade Microtech, Inc. Active wafer probe
US7420381B2 (en) 2004-09-13 2008-09-02 Cascade Microtech, Inc. Double sided probing structures
US7656172B2 (en) 2005-01-31 2010-02-02 Cascade Microtech, Inc. System for testing semiconductors
US7535247B2 (en) 2005-01-31 2009-05-19 Cascade Microtech, Inc. Interface for testing semiconductors
US7139630B1 (en) * 2005-04-28 2006-11-21 International Business Machines Corporation Allocating manufactured devices according to customer specifications
TW200717680A (en) * 2005-07-19 2007-05-01 Koninkl Philips Electronics Nv Method of manufacturing a system in package
US7835881B1 (en) * 2006-04-24 2010-11-16 Invantest, Inc. System, method, and computer program product for testing and re-testing integrated circuits
US7403028B2 (en) 2006-06-12 2008-07-22 Cascade Microtech, Inc. Test structure and probe for differential signals
US7723999B2 (en) 2006-06-12 2010-05-25 Cascade Microtech, Inc. Calibration structures for differential signal probing
US7764072B2 (en) 2006-06-12 2010-07-27 Cascade Microtech, Inc. Differential signal probing system
US7876114B2 (en) 2007-08-08 2011-01-25 Cascade Microtech, Inc. Differential waveguide probe
CN101316014B (zh) * 2007-10-17 2012-02-01 番禺得意精密电子工业有限公司 电连接装置及其组装方法
US7888957B2 (en) 2008-10-06 2011-02-15 Cascade Microtech, Inc. Probing apparatus with impedance optimized interface
US8410806B2 (en) 2008-11-21 2013-04-02 Cascade Microtech, Inc. Replaceable coupon for a probing apparatus
US9557378B2 (en) * 2012-07-20 2017-01-31 Globalfoundries Inc. Method and structure for multi-core chip product test and selective voltage binning disposition
US9672142B2 (en) * 2013-06-06 2017-06-06 International Business Machines Corporation Replacement of suspect or marginally defective computing system components during fulfillment test of build-to-order test phase
US9354965B2 (en) * 2013-10-18 2016-05-31 GM Global Technology Operations LLC Method and apparatus for isolating a fault in a controller area network
KR200486586Y1 (ko) 2016-06-27 2018-06-11 대구도시철도공사 휴대용 간이 교통카드 개집표기
KR102044303B1 (ko) * 2018-04-27 2019-11-13 퍼스트실리콘 주식회사 게이트 드라이버 모듈과, 이것을 이용한 하프브릿지 dc/dc 컨버터 및 분산형 전력 최적화기

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US25608A (en) * 1859-09-27 Geain-sepabatoe
US132379A (en) * 1872-10-22 Improvement in lubricating compounds
US4538867A (en) * 1984-02-17 1985-09-03 Thomas & Betts Corporation Socket assembly connector for an electrical component
US5829128A (en) * 1993-11-16 1998-11-03 Formfactor, Inc. Method of mounting resilient contact structures to semiconductor devices
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
JPH01100472A (ja) 1987-10-13 1989-04-18 Nec Corp Sopic用自立式クリップ
US5640762A (en) * 1988-09-30 1997-06-24 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
US5101149A (en) 1989-07-18 1992-03-31 National Semiconductor Corporation Modifiable IC board
JPH03101289A (ja) 1989-09-14 1991-04-26 Seiko Epson Corp 半導体装置の実装構造
US6219908B1 (en) * 1991-06-04 2001-04-24 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
CA2110472C (en) * 1993-03-01 1999-08-10 Anilkumar Chinuprasad Bhatt Method and apparatus for in-situ testing of integrated circuit chips
US5461544A (en) * 1993-03-05 1995-10-24 Sgs-Thomson Microelectronics, Inc. Structure and method for connecting leads from multiple chips
US5798565A (en) 1993-08-16 1998-08-25 Micron Technology, Inc. Repairable wafer scale integration system
US5438749A (en) 1993-09-02 1995-08-08 Delco Electronics Corp. Method of making a flex circuit interconnect for a microprocessor emulator and a method of testing
US5772451A (en) 1993-11-16 1998-06-30 Form Factor, Inc. Sockets for electronic components and methods of connecting to electronic components
US6064213A (en) 1993-11-16 2000-05-16 Formfactor, Inc. Wafer-level burn-in and test
US6336269B1 (en) 1993-11-16 2002-01-08 Benjamin N. Eldridge Method of fabricating an interconnection element
US6029344A (en) 1993-11-16 2000-02-29 Formfactor, Inc. Composite interconnection element for microelectronic components, and method of making same
KR100261935B1 (ko) * 1994-04-18 2000-07-15 더블유. 브리얀 퍼네이 전자다이 자동배치 방법 및 장치
JP2725615B2 (ja) * 1994-10-31 1998-03-11 日本電気株式会社 集積回路試験装置
US5589765A (en) * 1995-01-04 1996-12-31 Texas Instruments Incorporated Method for final testing of semiconductor devices
JP2630295B2 (ja) 1995-02-28 1997-07-16 日本電気株式会社 マルチ・チップ・モジュール
US20020004320A1 (en) 1995-05-26 2002-01-10 David V. Pedersen Attaratus for socketably receiving interconnection elements of an electronic component
JPH08334544A (ja) 1995-06-09 1996-12-17 Fujitsu Ltd マルチチップモジュールのベアチップ不良検出装置
US5578527A (en) * 1995-06-23 1996-11-26 Industrial Technology Research Institute Connection construction and method of manufacturing the same
US6061504A (en) * 1995-10-27 2000-05-09 Emc Corporation Video file server using an integrated cached disk array and stream server computers
US5614838A (en) 1995-11-03 1997-03-25 International Business Machines Corporation Reduced power apparatus and method for testing high speed components
US5807762A (en) * 1996-03-12 1998-09-15 Micron Technology, Inc. Multi-chip module system and method of fabrication
US5781766A (en) * 1996-05-13 1998-07-14 National Semiconductor Corporation Programmable compensating device to optimize performance in a DRAM controller chipset
US6061507A (en) * 1996-12-13 2000-05-09 Texas Instruments Incorporated Scheduling diagnostic testing of automated equipment for testing integrated circuit devices
US5952840A (en) * 1996-12-31 1999-09-14 Micron Technology, Inc. Apparatus for testing semiconductor wafers
US5927512A (en) 1997-01-17 1999-07-27 Micron Technology, Inc. Method for sorting integrated circuit devices
KR100216066B1 (ko) * 1997-05-20 1999-08-16 윤종용 반도체 집적회로 소자 검사공정 제어 시스템 및 제어방법
AU8280398A (en) 1997-06-30 1999-01-19 Formfactor, Inc. Sockets for semiconductor devices with spring contact elements
FR2773625B1 (fr) * 1998-01-13 2003-01-03 Sgs Thomson Microelectronics Microcontroleur a vitesse de fonctionnement amelioree
US6107812A (en) 1998-03-05 2000-08-22 International Business Machines Corporation Apparatus and method for testing integrated circuit components of a multi-component card
US6209110B1 (en) * 1998-03-30 2001-03-27 Cypress Semiconductor Corporation Circuitry, apparatus and method for embedding a test status outcome within a circuit being tested
US5991215A (en) * 1998-03-31 1999-11-23 Micron Electronics, Inc. Method for testing a memory chip in multiple passes
US6238942B1 (en) * 1998-04-07 2001-05-29 Micron Technology, Inc. Method of wire-bonding a repair die in a multi-chip module using a repair solution generated during testing of the module
US6324657B1 (en) * 1998-06-11 2001-11-27 Micron Technology, Inc. On-clip testing circuit and method for improving testing of integrated circuits
PL350155A1 (en) * 1998-09-30 2002-11-18 Cadence Design Systems Block based design methodology
US6329832B1 (en) * 1998-10-05 2001-12-11 Micron Technology, Inc. Method for in-line testing of flip-chip semiconductor assemblies
EP1145612B1 (en) 1998-12-04 2005-03-09 Formfactor, Inc. Method for mounting an electronic component
EP1135794B1 (en) 1998-12-04 2008-04-23 FormFactor, Inc. A method and apparatus for the transport and tracking of an electronic component
JP2001068621A (ja) 1999-06-21 2001-03-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
KR100327335B1 (ko) * 1999-07-22 2002-03-06 윤종용 칩크기 반도체 패키지의 제조방법
US6426637B1 (en) * 1999-12-21 2002-07-30 Cerprobe Corporation Alignment guide and signal transmission apparatus and method for spring contact probe needles
US6383822B1 (en) * 2000-03-30 2002-05-07 Advanced Micro Devices Methodology for testing and qualifying an integrated circuit by measuring an operating frequency as a function of adjusted timing edges
JP2002074985A (ja) * 2000-08-29 2002-03-15 Mitsubishi Electric Corp メモリモジュールおよびその製造方法ならびにそれに使用するテストコネクタ
TWI240343B (en) * 2001-03-14 2005-09-21 Winbond Electronics Corp Semiconductor multi-die testing system and method with expandable channels
US6764869B2 (en) 2001-09-12 2004-07-20 Formfactor, Inc. Method of assembling and testing an electronics module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107036645A (zh) * 2016-02-04 2017-08-11 上海晨兴希姆通电子科技有限公司 一种异常处理方法及模块
CN107036645B (zh) * 2016-02-04 2019-08-06 上海晨兴希姆通电子科技有限公司 一种异常处理方法及模块

Also Published As

Publication number Publication date
JP4279142B2 (ja) 2009-06-17
WO2003023427A3 (en) 2003-11-06
KR100915928B1 (ko) 2009-09-07
US20070194779A1 (en) 2007-08-23
AU2002324994A1 (en) 2003-03-24
US7204008B2 (en) 2007-04-17
KR20040039347A (ko) 2004-05-10
US20040096994A1 (en) 2004-05-20
CN1571928B (zh) 2010-05-26
US7634849B2 (en) 2009-12-22
US6764869B2 (en) 2004-07-20
JP2005502887A (ja) 2005-01-27
US20030049873A1 (en) 2003-03-13
WO2003023427A2 (en) 2003-03-20
TW578000B (en) 2004-03-01

Similar Documents

Publication Publication Date Title
CN1571928A (zh) 装配及测试一种电子模块的方法
CN1114946C (zh) 半导体装置及其制造方法和其测试方法
CN1246893C (zh) 接触构件及其生产方法以及采用该接触构件的探针接触组件
JP3114999B2 (ja) 柔軟性ワイヤからの電気的接触構造
CN1225724A (zh) 晶片级老化和测试
CN1271699C (zh) 测试具有许多半导体器件的晶片的探针卡及其制作方法
US6336269B1 (en) Method of fabricating an interconnection element
CN1045693C (zh) 用于互联、插件和半导体组件的接触结构及其方法
CN1345087A (zh) 接触构件及其生产方法以及采用该接触构件的探针接触组件
CN1151008C (zh) 高强度焊接头
CN1215545C (zh) 半导体测试装置
CN1722535A (zh) 柱形凸点插座
CN1398448A (zh) 触点结构及其制造方法以及使用该触点结构的探针接触装置
CN1826845A (zh) 连接盘栅格阵列连接器
CN101076883A (zh) 制造互连元件的结构和方法,包括互连元件的多层线路板
CN1816748A (zh) 探针板及使用探针片或探针板的半导体检测装置及半导体装置的制造方法
CN1832152A (zh) 半导体封装及制造方法
CN1630068A (zh) 布线电路板
CN101080958A (zh) 部件内置模块及其制造方法
CN1444269A (zh) 多层半导体器件及其制造方法
CN1700431A (zh) 电路装置及其制造方法、板状体
CN1747630A (zh) 基板制造方法和电路板
CN1240568A (zh) 电子部件及其安装方法和装置
CN1637963A (zh) 线圈和叠层线圈导体及其制法和使用它们的电子元器件
CN1623094A (zh) 探针卡及探针卡的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100526

Termination date: 20110911